JPH10253698A - 半導体素子の特性試験方法及びその装置 - Google Patents
半導体素子の特性試験方法及びその装置Info
- Publication number
- JPH10253698A JPH10253698A JP7459597A JP7459597A JPH10253698A JP H10253698 A JPH10253698 A JP H10253698A JP 7459597 A JP7459597 A JP 7459597A JP 7459597 A JP7459597 A JP 7459597A JP H10253698 A JPH10253698 A JP H10253698A
- Authority
- JP
- Japan
- Prior art keywords
- test
- forward current
- voltage drop
- current
- drop value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 10
- 238000010998 test method Methods 0.000 claims description 5
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 サージ順電流試験と熱抵抗試験とを１つの装
置により同時に行ない被試験素子に余分な負担与えずか
つ経済性に優れた半導体素子の特性試験方法及びその装
置を提供する。 【解決手段】 サージ順電流試験回路１２と、熱抵抗試
験回路１３とが共通の通電手段１４に含まれ、断続的に
試験電流をダイオード素子ＤＵＴ（被試験素子）に通電
することなく、単一の試験順電流Ｉoによりサージ順電
流試験と熱抵抗試験とができるようにする。
置により同時に行ない被試験素子に余分な負担与えずか
つ経済性に優れた半導体素子の特性試験方法及びその装
置を提供する。 【解決手段】 サージ順電流試験回路１２と、熱抵抗試
験回路１３とが共通の通電手段１４に含まれ、断続的に
試験電流をダイオード素子ＤＵＴ（被試験素子）に通電
することなく、単一の試験順電流Ｉoによりサージ順電
流試験と熱抵抗試験とができるようにする。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子、特にダイオ
ードの特性試験方法及びその装置に関するものである。
ードの特性試験方法及びその装置に関するものである。
【０００２】
【従来の技術】ダイオードの特性試験のうち、サージ順
電流試験、熱抵抗試験があるが、従来これらの試験はそ
れぞれ別の装置を用いて別個の方法により行なわれてい
た。図５はサージ順電流試験装置の概略を示す図である
が、その装置を用いた試験方法は次のようにして行なわ
れていた。すなわち、被試験素子（ダイオード）１の両
端にサージ順電流試験回路２から決められた定格の数倍
のサージ電流（ＩFSM）、例えばＩFSM＝３０〜２５０Ａ
程度の電流を通電して被試験素子１の両端電圧を測定す
るという試験を行なっている。なお、上記サージ順電流
を通電する際の電流波形は、例えば図７に示すように６
ｍｓ程度の方形波あるいは図８に示す１０ｍｓ程度の正
弦波である。これらの波形の電流を通電することによっ
て被試験素子１の定格最高接合温度を越えることになる
が、素子の寿命期間中許容できる程度の順電流である。
電流試験、熱抵抗試験があるが、従来これらの試験はそ
れぞれ別の装置を用いて別個の方法により行なわれてい
た。図５はサージ順電流試験装置の概略を示す図である
が、その装置を用いた試験方法は次のようにして行なわ
れていた。すなわち、被試験素子（ダイオード）１の両
端にサージ順電流試験回路２から決められた定格の数倍
のサージ電流（ＩFSM）、例えばＩFSM＝３０〜２５０Ａ
程度の電流を通電して被試験素子１の両端電圧を測定す
るという試験を行なっている。なお、上記サージ順電流
を通電する際の電流波形は、例えば図７に示すように６
ｍｓ程度の方形波あるいは図８に示す１０ｍｓ程度の正
弦波である。これらの波形の電流を通電することによっ
て被試験素子１の定格最高接合温度を越えることになる
が、素子の寿命期間中許容できる程度の順電流である。
【０００３】一方、熱抵抗試験（ΔＶF）は、図６に示
すような試験装置と方法で行なっている。すなわち、被
試験素子１に熱抵抗試験回路３と熱抵抗判定回路４を接
続し、該熱抵抗試験回路３からケルビン法により被試験
素子１に所定の電流を通電するとともに、熱抵抗判定回
路４によりΔＶF電圧を測定するようにしている。例え
ば図９に示すようなタイミングで順電流Ｉｓを通電し、
図１０に示すように、その時の電圧降下ＶF1，ＶF2を測
定し、その結果から熱抵抗特性の良否を判別するように
している。この時の試験手順をさらに詳細に述べると次
のようになる。
すような試験装置と方法で行なっている。すなわち、被
試験素子１に熱抵抗試験回路３と熱抵抗判定回路４を接
続し、該熱抵抗試験回路３からケルビン法により被試験
素子１に所定の電流を通電するとともに、熱抵抗判定回
路４によりΔＶF電圧を測定するようにしている。例え
ば図９に示すようなタイミングで順電流Ｉｓを通電し、
図１０に示すように、その時の電圧降下ＶF1，ＶF2を測
定し、その結果から熱抵抗特性の良否を判別するように
している。この時の試験手順をさらに詳細に述べると次
のようになる。
【０００４】まず、図９のように微少電流Ｉｍ1を２
ｍｓ通電し、図１０のようにその時の電圧降下値ＶF1を
測定する。 次に、微少電流Ｉｍ1の通電後２ｍｓ経過した後に、
順電流Ｉｓを１０ｍｓ通電し、素子接合部の温度を上昇
させる。 次に、順電流Ｉｓの通電後１０ｍｓ経過した後に、図
９のように再び微少電流Ｉｍ2を２ｍｓ通電し、図１０
のように、通電中に電圧降下値ＶF2を測定する。 最後に、ΔＶF＝ＶF1−ＶF2の差を求め、予め定めた
上限値と下限値の間にΔＶFが収まっているか否かによ
り熱抵抗の良否を判定している。
ｍｓ通電し、図１０のようにその時の電圧降下値ＶF1を
測定する。 次に、微少電流Ｉｍ1の通電後２ｍｓ経過した後に、
順電流Ｉｓを１０ｍｓ通電し、素子接合部の温度を上昇
させる。 次に、順電流Ｉｓの通電後１０ｍｓ経過した後に、図
９のように再び微少電流Ｉｍ2を２ｍｓ通電し、図１０
のように、通電中に電圧降下値ＶF2を測定する。 最後に、ΔＶF＝ＶF1−ＶF2の差を求め、予め定めた
上限値と下限値の間にΔＶFが収まっているか否かによ
り熱抵抗の良否を判定している。
【０００５】例えば、具体例として定格電流（ＩF）＝
１０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子につ
いて試験した結果を示す。上記ダイオード素子に対して
サージ順電流（ＩFSM）＝１８０Ａ、微少電流（Ｉm1，
Ｉm2）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａとした場合
に、熱抵抗（ΔＶF）＝０〜１００ｍＶとなり、この値
が下限値＜ΔＶF＜上限値の範囲にあるか否かを判別し
熱抵抗の良否を決めていた。
１０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子につ
いて試験した結果を示す。上記ダイオード素子に対して
サージ順電流（ＩFSM）＝１８０Ａ、微少電流（Ｉm1，
Ｉm2）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａとした場合
に、熱抵抗（ΔＶF）＝０〜１００ｍＶとなり、この値
が下限値＜ΔＶF＜上限値の範囲にあるか否かを判別し
熱抵抗の良否を決めていた。
【発明が解決しようとする課題】 従来は上記のような試験装置と方法によりサージ順電
流試験、熱抵抗試験を行ない被試験素子に定格電流の数
倍の電流をそれぞれの試験毎に通電するため、被試験素
子に余分な負担を与え素子の寿命を低下させるおそれが
あるとともに、特性試験自体を２度行なわなければなら
ず、手数と時間を要していた。 サージ電流試験用の装置及び熱抵抗試験用の装置とい
うように、類似の試験装置を別個に製作しなければなら
ず、経済性に乏しかった。
流試験、熱抵抗試験を行ない被試験素子に定格電流の数
倍の電流をそれぞれの試験毎に通電するため、被試験素
子に余分な負担を与え素子の寿命を低下させるおそれが
あるとともに、特性試験自体を２度行なわなければなら
ず、手数と時間を要していた。 サージ電流試験用の装置及び熱抵抗試験用の装置とい
うように、類似の試験装置を別個に製作しなければなら
ず、経済性に乏しかった。
【０００６】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、サージ順電流試験と熱抵抗試験
とを１つの装置を用いて同時に試験を行ない被試験素子
に余分な負担与えず、かつ、試験装置としても経済性に
優れた半導体素子の特性試験方法及びその装置を提供す
ることを目的とするものである。
ためになされたもので、サージ順電流試験と熱抵抗試験
とを１つの装置を用いて同時に試験を行ない被試験素子
に余分な負担与えず、かつ、試験装置としても経済性に
優れた半導体素子の特性試験方法及びその装置を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体素子の特
性試験方法は、所定のタイミングで単一の試験順電流を
被試験素子に通電し、この通電中に所定のタイミングで
複数回電圧降下値を測定し、前記電圧降下値の差から前
記被試験素子のサージ順電流特性及び熱抵抗特性の良否
を判定するようにしたことを特徴とするものである。ま
た、もう１つの半導体素子の特性試験方法は、所定のタ
イミングで単一の試験順電流を被試験素子に通電し、こ
の通電中に所定のタイミングで瞬時電圧降下値を測定
し、該瞬時電圧降下値から前記被試験素子の接合部の状
態を判定するようにしたことを特徴とするものである。
さらに、本発明の半導体素子の特性試験装置は、サージ
順電流試験回路と、熱抵抗試験回路とが共通の通電手段
に含まれ、この通電手段から所定のタイミングで単一の
試験順電流を被試験素子に通電し、この通電中に所定の
タイミングで複数回電圧降下値及び所定のタイミングで
瞬時電圧降下値を測定するようにしたことを特徴とする
ものである。
性試験方法は、所定のタイミングで単一の試験順電流を
被試験素子に通電し、この通電中に所定のタイミングで
複数回電圧降下値を測定し、前記電圧降下値の差から前
記被試験素子のサージ順電流特性及び熱抵抗特性の良否
を判定するようにしたことを特徴とするものである。ま
た、もう１つの半導体素子の特性試験方法は、所定のタ
イミングで単一の試験順電流を被試験素子に通電し、こ
の通電中に所定のタイミングで瞬時電圧降下値を測定
し、該瞬時電圧降下値から前記被試験素子の接合部の状
態を判定するようにしたことを特徴とするものである。
さらに、本発明の半導体素子の特性試験装置は、サージ
順電流試験回路と、熱抵抗試験回路とが共通の通電手段
に含まれ、この通電手段から所定のタイミングで単一の
試験順電流を被試験素子に通電し、この通電中に所定の
タイミングで複数回電圧降下値及び所定のタイミングで
瞬時電圧降下値を測定するようにしたことを特徴とする
ものである。
【０００８】
【発明の実施の形態】以下に、本発明の実施の形態を図
を参照して詳細に説明する。本発明の半導体素子の特性
試験装置は、図１に示すようにサージ順電流試験回路１
２と、熱抵抗試験回路１３とが共通の通電手段１４に含
まれている。また、この通電手段１４から所定の電流が
被試験素子、ここではダイオード素子ＤＵＴの両端に通
電された時に、その時の電圧降下値を測定するための電
圧測定判別回路１５を備えており、これらと上記のダイ
オード素子ＤＵＴとはケルビン法により接続されてい
る。
を参照して詳細に説明する。本発明の半導体素子の特性
試験装置は、図１に示すようにサージ順電流試験回路１
２と、熱抵抗試験回路１３とが共通の通電手段１４に含
まれている。また、この通電手段１４から所定の電流が
被試験素子、ここではダイオード素子ＤＵＴの両端に通
電された時に、その時の電圧降下値を測定するための電
圧測定判別回路１５を備えており、これらと上記のダイ
オード素子ＤＵＴとはケルビン法により接続されてい
る。
【０００９】次に、上記の特性試験装置を用いて試験電
流Ｉが図２に示すタイミングで通電できるようにする。
なお、図２において、Ｉm1＝Ｉm2は微少電流であり、Ｉ
oはサージ順電流（ＩFSM）兼順電流（ＩS）であり、こ
こでＩoを便宜上、単一の試験順電流という。次に、微
少電流Ｉm1，Ｉm2及び単一の試験順電流Ｉoを図３に示
したタイミングで通電した際に、その時の電圧降下値を
図４に示したタイミングで測定し、サージ順電流試験の
瞬時電圧降下値（ＭＶF）及び熱抵抗（ΔＶF）を判定す
る。以下に、その測定手順を詳細に述べる。
流Ｉが図２に示すタイミングで通電できるようにする。
なお、図２において、Ｉm1＝Ｉm2は微少電流であり、Ｉ
oはサージ順電流（ＩFSM）兼順電流（ＩS）であり、こ
こでＩoを便宜上、単一の試験順電流という。次に、微
少電流Ｉm1，Ｉm2及び単一の試験順電流Ｉoを図３に示
したタイミングで通電した際に、その時の電圧降下値を
図４に示したタイミングで測定し、サージ順電流試験の
瞬時電圧降下値（ＭＶF）及び熱抵抗（ΔＶF）を判定す
る。以下に、その測定手順を詳細に述べる。
【００１０】まず、微少電流（Ｉm1）を２ｍｓ通電
し、その通電中１ｍｓ経過後のタイミングで電圧降下値
（ＶF1）を測定する。 次に、単一の試験順電流（Ｉo）を１０ｍｓ通電し、
その通電中５．５ｍｓ経過したところで、瞬時電圧降下
値（ＭＶF）を測定する。 次いで、Ｉoの通電が１０ｍｓ経過後した後に、Ｉm2
を２ｍｓ通電し、その通電中に電圧降下値（ＶF2）を測
定する。 上記の結果から、瞬時電圧降下値ＭＶFが、下限値＜
ＭＶF＜設定値の範囲あるか否かによりサージ順電流試
験の結果を判定する。一方、熱抵抗（ΔＶF）は、ΔＶF
＝ＶF1−ＶF2により求め、予め設定した数値と比較し、
良否の判定を行なう。
し、その通電中１ｍｓ経過後のタイミングで電圧降下値
（ＶF1）を測定する。 次に、単一の試験順電流（Ｉo）を１０ｍｓ通電し、
その通電中５．５ｍｓ経過したところで、瞬時電圧降下
値（ＭＶF）を測定する。 次いで、Ｉoの通電が１０ｍｓ経過後した後に、Ｉm2
を２ｍｓ通電し、その通電中に電圧降下値（ＶF2）を測
定する。 上記の結果から、瞬時電圧降下値ＭＶFが、下限値＜
ＭＶF＜設定値の範囲あるか否かによりサージ順電流試
験の結果を判定する。一方、熱抵抗（ΔＶF）は、ΔＶF
＝ＶF1−ＶF2により求め、予め設定した数値と比較し、
良否の判定を行なう。
【００１１】次に、具体例として定格電流（ＩF）＝１
０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子につい
て試験した結果を示す。なお、従来はサージ順電流（Ｉ
FSM）＝１８０Ａ、微少電流（Ｉm1，Ｉm2）＝８０ｍ
Ａ、順電流（Ｉｓ）＝２０Ａに設定したが、本発明装置
を用いる場合は、単一の試験順電流Ｉo＝１８０Ａとな
り、他は従来と同様である。すなわち、本発明装置を用
いて試験する場合には、ＩFSMとＩｓとが単一の試験順
電流Ｉo＝１８０Ａとなる。この場合、ΔＶF＝１５〜４
０ｍＶ（従来と同じ）、ＭＶF＝０〜４Ｖとなる。
０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子につい
て試験した結果を示す。なお、従来はサージ順電流（Ｉ
FSM）＝１８０Ａ、微少電流（Ｉm1，Ｉm2）＝８０ｍ
Ａ、順電流（Ｉｓ）＝２０Ａに設定したが、本発明装置
を用いる場合は、単一の試験順電流Ｉo＝１８０Ａとな
り、他は従来と同様である。すなわち、本発明装置を用
いて試験する場合には、ＩFSMとＩｓとが単一の試験順
電流Ｉo＝１８０Ａとなる。この場合、ΔＶF＝１５〜４
０ｍＶ（従来と同じ）、ＭＶF＝０〜４Ｖとなる。
【００１２】ところで、従来のサージ順電流試験におけ
るサージ順電流ＩFSMが本発明ではＩoとなるが、その通
電時間が６ｍｓであった。これに対して本発明装置を用
いる場合には１０ｍｓ通電時間が長くなる。しかしなが
ら、サージ順電流試験としては問題がなく、むしろ定格
の数倍の電流を断続的に通電する従来の方法の方が素子
に多大な悪影響を与える可能性があるということができ
る。本発明は、単一の試験順電流により試験をし、この
点を改善したものである。一方、本発明の場合、熱抵抗
試験でＩｓがＩｏとなり、Ｉｓ定格の数倍になるが、Ｉ
ｓは素子接合部の温度上昇を目的として通電するもの
で、ここではそれほど問題となるものではない。
るサージ順電流ＩFSMが本発明ではＩoとなるが、その通
電時間が６ｍｓであった。これに対して本発明装置を用
いる場合には１０ｍｓ通電時間が長くなる。しかしなが
ら、サージ順電流試験としては問題がなく、むしろ定格
の数倍の電流を断続的に通電する従来の方法の方が素子
に多大な悪影響を与える可能性があるということができ
る。本発明は、単一の試験順電流により試験をし、この
点を改善したものである。一方、本発明の場合、熱抵抗
試験でＩｓがＩｏとなり、Ｉｓ定格の数倍になるが、Ｉ
ｓは素子接合部の温度上昇を目的として通電するもの
で、ここではそれほど問題となるものではない。
【００１３】本発明では瞬時電圧降下値（ＭＶF）を測
定することにより、素子の接合状態が容易に把握できる
特徴を有する。すなわち、予めＭＶFの上限値及び下限
値を設定しておき、ＭＶF＞上限値及びＭＶF＜下限値の
場合には不良品とするような判定が可能となる。
定することにより、素子の接合状態が容易に把握できる
特徴を有する。すなわち、予めＭＶFの上限値及び下限
値を設定しておき、ＭＶF＞上限値及びＭＶF＜下限値の
場合には不良品とするような判定が可能となる。
【００１４】
【発明の効果】以上のように、本発明によればサージ順
電流試験回路と、熱抵抗試験回路とが共通の通電手段に
含まれ、断続的に試験電流を通電することなく、単一の
試験順電流によりサージ順電流試験と熱抵抗試験とがで
きるようにしたので概略次のような効果がある。 サージ順電流試験、熱抵抗試験とも被試験素子に定格
電流の数倍の電流をそれぞれの試験毎に通電することが
ないので、該素子に余分な負担を与え寿命を低下させる
おそれがない。また、特性試験を２度行なう必要がな
く、従ってその手数と時間を節約できる。 類似の試験装置を別個に製作しなくても良く、経済性
に富む。 サージ順電流試験で単一の試験順電流Ｉoを通電中に
瞬時電圧降下値ＭＶFを測定することにより素子の接合
部の状態が容易に把握できる。
電流試験回路と、熱抵抗試験回路とが共通の通電手段に
含まれ、断続的に試験電流を通電することなく、単一の
試験順電流によりサージ順電流試験と熱抵抗試験とがで
きるようにしたので概略次のような効果がある。 サージ順電流試験、熱抵抗試験とも被試験素子に定格
電流の数倍の電流をそれぞれの試験毎に通電することが
ないので、該素子に余分な負担を与え寿命を低下させる
おそれがない。また、特性試験を２度行なう必要がな
く、従ってその手数と時間を節約できる。 類似の試験装置を別個に製作しなくても良く、経済性
に富む。 サージ順電流試験で単一の試験順電流Ｉoを通電中に
瞬時電圧降下値ＭＶFを測定することにより素子の接合
部の状態が容易に把握できる。
【図１】本発明の特性試験装置のブロック図である。
【図２】本発明の特性試験装置を用いて単一の試験電流
を通電する場合の概念的な説明のためのタイミングチャ
ートである。
を通電する場合の概念的な説明のためのタイミングチャ
ートである。
【図３】本発明の特性試験装置を用いて単一の試験電流
を通電する場合の具体的な説明のためのタイミングチャ
ートである。
を通電する場合の具体的な説明のためのタイミングチャ
ートである。
【図４】上記図３の通電中に電圧降下値を測定するため
のタイミングチャートである。
のタイミングチャートである。
【図５】サージ順電流試験を行なう場合の従来の特性試
験装置のブロック図である。
験装置のブロック図である。
【図６】熱抵抗試験を行なう場合の従来の特性試験装置
のブロック図である。
のブロック図である。
【図７】従来のサージ順電流試験を行なう場合に通電す
る方形波のタイミングチャートである。
る方形波のタイミングチャートである。
【図８】従来のサージ順電流試験を行なう場合に通電す
る正弦波のタイミングチャートである。
る正弦波のタイミングチャートである。
【図９】従来の熱抵抗試験を行なう場合に順電流を通電
する場合のタイミングチャートである。
する場合のタイミングチャートである。
【図１０】上記図９の通電中に電圧降下値を測定するた
めのタイミングチャートである。
めのタイミングチャートである。
１２ サージ順電流試験回路 １３ 熱抵抗試験回路 １４ 通電手段 １５ 電圧測定判別回路 Ｉo 単一の試験順電流 ＭＶF 瞬時電圧降下値 ＶF1 電圧降下値 ＶF2 電圧降下値 Ｉm1 微少電流 Ｉm2 微少電流 ＤＵＴ ダイオード素子（被試験素子）
Claims (4)
- 【請求項１】 所定のタイミングで単一の試験順電流を
被試験素子に通電し、この通電中に所定のタイミングで
複数回電圧降下値を測定し、前記電圧降下値の差から前
記被試験素子のサージ順電流特性及び熱抵抗特性の良否
を判定するようにしたことを特徴とする半導体素子の特
性試験方法。 - 【請求項２】 所定のタイミングで単一の試験順電流を
被試験素子に通電し、この通電中に所定のタイミングで
瞬時電圧降下値を測定し、該瞬時電圧降下値から前記被
試験素子の接合部の状態を判定するようにしたことを特
徴とする半導体素子の特性試験方法。 - 【請求項３】 サージ順電流試験回路と、熱抵抗試験回
路とが共通の通電手段に含まれ、この通電手段から所定
のタイミングで単一の試験順電流を被試験素子に通電
し、この通電中に所定のタイミングで複数回電圧降下値
を測定するようにしたことを特徴とする半導体素子の特
性試験装置。 - 【請求項４】 上記の通電中に所定のタイミングで瞬時
電圧降下値を測定するようにしたことを特徴とする請求
項１に記載の半導体素子の特性試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07459597A JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07459597A JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10253698A true JPH10253698A (ja) | 1998-09-25 |
| JP3717270B2 JP3717270B2 (ja) | 2005-11-16 |
Family
ID=13551672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07459597A Expired - Fee Related JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717270B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG98434A1 (en) * | 2000-12-07 | 2003-09-19 | Cher Ming Tan | Characterization system for power rectifiers |
| JP2010107432A (ja) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体統合試験方法、および半導体試験装置 |
-
1997
- 1997-03-11 JP JP07459597A patent/JP3717270B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG98434A1 (en) * | 2000-12-07 | 2003-09-19 | Cher Ming Tan | Characterization system for power rectifiers |
| JP2010107432A (ja) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体統合試験方法、および半導体試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3717270B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1023795A (ja) | モータのインバータ駆動制御装置における異常診断方法 | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
| JPH06230058A (ja) | プリント配線板の電気検査方法 | |
| US3659199A (en) | Rectifier test method | |
| JPH0943302A (ja) | 絶縁試験方法およびその装置 | |
| JP2944256B2 (ja) | デバッグ用プログラム作成方法 | |
| JP2644579B2 (ja) | 半導体素子の検査方法及び装置 | |
| JPH10253698A (ja) | 半導体素子の特性試験方法及びその装置 | |
| US5502390A (en) | Adiabatic conductor analyzer method and system | |
| US20040095124A1 (en) | Automatic multimeter | |
| JP2001330644A (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP2985895B2 (ja) | 半導体装置の試験方法 | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| KR100213708B1 (ko) | 스테이터의 서지 전류 응답 특성 검사 장치 | |
| JP2004239925A (ja) | 電子回路検査装置 | |
| JPS6295474A (ja) | 論理集積回路の試験装置 | |
| JPS63195580A (ja) | 半導体素子の試験方法 | |
| JP4999143B2 (ja) | 基板検査装置 | |
| JP4069755B2 (ja) | 回路検査装置および回路検査方法 | |
| JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 | |
| JP2000121692A (ja) | 半導体素子の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |