JPH10256442A - 放熱板及びそれを用いた複合半導体装置 - Google Patents

放熱板及びそれを用いた複合半導体装置

Info

Publication number
JPH10256442A
JPH10256442A JP7459697A JP7459697A JPH10256442A JP H10256442 A JPH10256442 A JP H10256442A JP 7459697 A JP7459697 A JP 7459697A JP 7459697 A JP7459697 A JP 7459697A JP H10256442 A JPH10256442 A JP H10256442A
Authority
JP
Japan
Prior art keywords
heat sink
amount
insulating substrate
soldered
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7459697A
Other languages
English (en)
Other versions
JP3807639B2 (ja
Inventor
Eigo Fukuda
永吾 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP7459697A priority Critical patent/JP3807639B2/ja
Publication of JPH10256442A publication Critical patent/JPH10256442A/ja
Application granted granted Critical
Publication of JP3807639B2 publication Critical patent/JP3807639B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱板の最終的な反り量を小さくし、絶縁基
板の割れや半導体ペレットの特性変化を少なくした複合
半導体装置を得る。 【解決手段】 放熱板12の上面にプレス加工による加
工硬化部13を形成する。また、この放熱板12を用い
て複合半導体装置を組み立てる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、経時的変化による
反りを可能な限り小さくした放熱板及びそれを使用して
組み立てた複合半導体装置に関するものである。
【0002】
【従来の技術】この種の複合半導体装置の概略構造を図
3に示す。図において、1は複合半導体装置全体を示
し、この複合半導体装置1はその底面に放熱板2を備え
ている。この放熱板2上に絶縁基板3がソルダ付けさ
れ、この絶縁基板2上に半導体ペレット4、外部導出端
子5等の電子部品が載置・固着されている。外部導出端
子5の他端は蓋体6の透孔7を介して外部に引き出され
ている。両端開口の絶縁ケース8の一方の開口部には放
熱板2の外周部が当接し、、他方の開口部は蓋体6が被
せられている。なお、絶縁ケース8の内部には封止用樹
脂が充填され半導体ペレット4等が封止される。
【0003】ところで、上記放熱板2の上面には図4
(b)に示すように、絶縁基板3の導体パターン3a上
に半導体ペレット4がソルダ付けされるが、絶縁基板3
の下面のメタライズ層(図示省略)と放熱板2とも、ソ
ルダにより固着される。
【0004】かかる場合に、絶縁基板3と銅材からなる
放熱板2とをソルダ付けすると、両者の熱膨張の差によ
り反りが発生する。この反りの発生方向は図4(b)に
示すように、下面中央部2aが凹状(上方に向かって凸
状)になる。この状態のままで図3に示す複合半導体装
置1を組み立てると、図示を省略した放熱板2の取付穴
によって、該複合半導体装置1を他の部材に取り付けた
際に、放熱板の下面と他の部材間に隙間が形成されてし
まい、放熱効果を悪くする。これを防ぐため、従来では
放熱板3を製作する時に図4(a)に示すように、あら
かじめ下面の中央部2aを凸状にして反り量S1を制御
している。
【0005】さらに、絶縁基板3を放熱板2にソルダ付
けした直後の反り量S2は、数日間放置しておくと、該
反り量S2は小さくなり、遂には図4(c)の反り量S
3に示すように、放熱板2の中央部が凸状に変化して安
定する。このようなことを考慮して従来では完成品での
放熱板2の反り量S3が最小になるように放熱板2の製
作時に逆方向の反り量S1を最初に決めておくようにし
ている。
【0006】図4(a),(b),(c)の反り量を1
2個のサンプルについて計測し、これを表1に示す。
【表1】そこで、まず、放熱板2の製作時には中央部2
aを凸状にして反り量S1の平均値を44.5μm程度
になるように加工しておく。この放熱板2に絶縁基板3
をソルダ付けすると、ソルダ付け直後で中央部2aの凹
部の反り量S2が平均で114.6μmに逆に反る。こ
の時の変化量は、ΔSa=|S1|+|S2|で表わさ
れ、ΔSa=44.5+114.6=159.1μmと
なる。これを数日間放置すると、放熱板2の中央部2a
が凸状に変化し、反り量S3が平均21.3μmとな
る。この放置後の変化量ΔSは、ΔS=|S2|+|S
3|で表わされので、ΔS=114.6+21.3=1
35.9μmとなる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような処置では次のような解決すべき課題がある。絶縁
基板3を放熱板2にソルダ付け後、ΔSa,ΔSもの反
り量、すなわち100μm以上の反りが2回も反転する
ので、絶縁基板3に機械的ストレスが加わり、延いては
絶縁基板3上の半導体ペレット4にも悪影響を与え、複
合半導体装置の特性が劣化するおれがある。
【0008】
【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、放熱板2の最終的な反り量S3を
小さくするとともに、反りの変化量ΔSa及びΔSを小
さくして絶縁基板3の割れや半導体ペレット4の特性変
化を少なくすることができる放熱板及びそれを使用した
複合半導体装置を提供することを目的とするものであ
る。
【0009】
【課題を解決するための手段】本発明の放熱板は、放熱
板の上面に絶縁基板がソルダ付けされ、該絶縁基板の上
面に半導体ペレットがソルダ付けされる構造の放熱板に
おいて、上記放熱板の上面にプレス加工による加工硬化
部を設けたことを特徴とするものである。また、本発明
の複合半導体装置は、放熱板上に、ソルダ付けにより半
導体ペレット等の電子部品が載置される絶縁基板を有す
る複合半導体装置において、上記放熱板の絶縁基板がソ
ルダ付けされる側の面に、ソルダ付けによる反りの発生
を小さくするための加工硬化部を設けた放熱板を用いて
組み立てたことを特徴とするものである。
【0010】
【発明の実施の形態】以下に、本発明の実施の形態を図
1を参照して説明する。図1において、放熱板12の絶
縁基板がソルダ付けされる面にプレス機械等により凹状
に加工し、加工硬化部13を形成する。この実施例では
板厚3mmの放熱板12に対して0.5mmの深さの凹
部なるまで押圧し、加工硬化部13を形成した。また、
加工硬化部13の面積は少なくとも絶縁基板のソルダ付
けされる外周部の面積の大きさとし、図1のように一定
の幅を持つ帯状の加工硬化部12でも良いが、そのよう
に帯状にせずに全体的に押圧して該加工硬化部13を形
成しても良い。
【0011】上記のように加工硬化部13を形成した放
熱板12を、図2(a)に示すように、放熱板12の製
作時にあらかじめ、中央部12aが反り量S10となる
ように凸状に形成しておく。なお、種々の実験の結果、
S10=0〜30μmの範囲で反り量を決めると、最終
的に良好な結果が得られることが判明した。次いで、絶
縁基板3をソルダ付けすると、図2(b)に示すように
中央部12aが反り量S20の凹状となる。その後、数
日間放置すると、図2(c)に示すように中央部12a
が反り量S30の僅かな反りとなり安定した形状とな
る。上記図2(a),(b)及び(c)の反り量を表1
に示す。
【表2】表2から放熱板製作後の反り(S10)の平均
は22.6μm、絶縁基板ソルダ付け後の反りの平均
は、−69.2μmであるから反り変化量ΔSa=|S
10|+|S20|=|22.6|+|69.2|=9
1.8μmとなる。また、放熱板放置後の反りの平均S
30は、7.3μmであり、放置後変化量ΔS=|S2
0|+|S30|=|69.2|+|7.3|=76.
5μmとなる。このように、本発明によれば、放熱板放
置後の反りS30は、従来のS3に比較し、約1/3程
度となる。また、製作途中における反りの変化量ΔSa
は、従来のΔSaに比較して約1/2程度になる。これ
らの結果から絶縁基板の割れの発生率が減少し、この絶
縁基板にソルダ付けされる半導体ペレットの特性変化を
少なくすることができる。
【0012】次に、上記の放熱板を使用し、従来と同様
に図3に示したように、放熱板12の外周に両端開口の
絶縁ケース8の一方が当接し、他方の開口端には外部端
子5を導出した蓋体6を被せ、絶縁ケース8の内部には
樹脂を充填して複合半導体装置1を完成させる。こうし
て完成した複合半導体装置1は、放熱板12の反り及び
放置後の変化量が少ないために、放熱板12とソルダ付
けされる絶縁基板3の割れが少なくなり、最終的に複合
半導体装置1の特性への悪影響を効果的に防ぐことがで
きる。
【0013】
【発明の効果】以上のように、本発明の放熱板及びそれ
を用いた複合半導体装置は、放熱板の反りが小さくかつ
製作途中での反りの変化量を相対的に低く抑えることが
できるので、半導体ペレットに与える機械的ストレスも
少なく、結果的に複合半導体装置の特性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】本発明の放熱板の平面図である。
【図2】同図(a)は本発明による放熱板の製作直後の
反りの状態を示す正面図、同図(b)は本発明による放
熱板に絶縁基板及び半導体ペレットをソルダ付けした後
の反り状態を示す正面図、同図(c)は本発明による放
熱板を所定期間放置後の反りの状態を示す正面図であ
る。
【図3】本発明及び従来の放熱板を使用して組み立てた
複合半導体装置の概略構造を示す断面図である。
【図4】同図(a)は従来の放熱板の製作直後の反りの
状態を示す正面図、同図(b)は従来の放熱板に絶縁基
板及び半導体ペレットをソルダ付けした後の反り状態を
示す正面図、同図(c)は従来の放熱板を所定期間放置
後の反りの状態を示す正面図である。
【符号の説明】
1 複合半導体装置 3 絶縁基板 4 半導体ペレット 5 外部導出端子 6 蓋体 12 放熱板 13 加工硬化部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 放熱板の上面に絶縁基板がソルダ付けさ
    れ、該絶縁基板の上面に半導体ペレットがソルダ付けさ
    れる構造の放熱板において、上記放熱板の上面にプレス
    加工による加工硬化部を設けたことを特徴とする放熱
    板。
  2. 【請求項2】 上記放熱板の加工硬化部を設けた後の下
    面は、S10=0〜30μmの範囲で全体が凸状に反り
    を有することを特徴とする請求項1に記載の放熱板。
  3. 【請求項3】 放熱板上に、ソルダ付けにより半導体ペ
    レット等の電子部品が載置される絶縁基板を有する複合
    半導体装置において、 上記放熱板の絶縁基板がソルダ付けされる側の面に、ソ
    ルダ付けによる反りの発生を小さくするための加工硬化
    部を設けた放熱板を用いて組み立てたことを特徴とする
    複合半導体装置。
JP7459697A 1997-03-11 1997-03-11 放熱板及びそれを用いた複合半導体装置 Expired - Lifetime JP3807639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7459697A JP3807639B2 (ja) 1997-03-11 1997-03-11 放熱板及びそれを用いた複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7459697A JP3807639B2 (ja) 1997-03-11 1997-03-11 放熱板及びそれを用いた複合半導体装置

Publications (2)

Publication Number Publication Date
JPH10256442A true JPH10256442A (ja) 1998-09-25
JP3807639B2 JP3807639B2 (ja) 2006-08-09

Family

ID=13551701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7459697A Expired - Lifetime JP3807639B2 (ja) 1997-03-11 1997-03-11 放熱板及びそれを用いた複合半導体装置

Country Status (1)

Country Link
JP (1) JP3807639B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076675A1 (en) * 2004-01-28 2005-08-18 Infineon Technologies Ag Method for bonding ceramic to copper, without creating a bow in the copper
JP2011249472A (ja) * 2010-05-25 2011-12-08 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージおよびその製造方法
JP5601384B2 (ja) * 2011-02-08 2014-10-08 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP2015170826A (ja) * 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
WO2019230826A1 (ja) * 2018-05-29 2019-12-05 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076675A1 (en) * 2004-01-28 2005-08-18 Infineon Technologies Ag Method for bonding ceramic to copper, without creating a bow in the copper
JP2011249472A (ja) * 2010-05-25 2011-12-08 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージおよびその製造方法
JP5601384B2 (ja) * 2011-02-08 2014-10-08 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP2015170826A (ja) * 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
WO2019230826A1 (ja) * 2018-05-29 2019-12-05 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
JPWO2019230826A1 (ja) * 2018-05-29 2021-06-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
US11406005B2 (en) 2018-05-29 2022-08-02 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module

Also Published As

Publication number Publication date
JP3807639B2 (ja) 2006-08-09

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US5719442A (en) Resin sealing type semiconductor device
US7002803B2 (en) Electronic product with heat radiating plate
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
US5446247A (en) Electrical contact and method for making an electrical contact
JPH10256442A (ja) 放熱板及びそれを用いた複合半導体装置
JP4678941B2 (ja) 複合半導体装置
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JP6390803B2 (ja) 半導体モジュール
EP0711104B1 (en) Semiconductor device and method for making same
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
CN223333713U (zh) 继电器装置
JPH10270830A (ja) 電子部品用基板
JPS61144834A (ja) 樹脂封止型半導体装置
JP2003318333A (ja) 混成集積回路装置
JPS63190363A (ja) パワ−パツケ−ジ
CN223552530U (zh) 一种基于功率半导体应用防止散热材料溢出的结构
CN1189690A (zh) 树脂密封型半导体器件
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
TWM663543U (zh) 繼電器裝置
JPH01281760A (ja) 半導体装置
JP2829858B2 (ja) チップ形コンデンサおよびその製造方法
JP2834821B2 (ja) 電子部品搭載用基板
JP2521286Y2 (ja) 混成集積回路
JPS61150356A (ja) 樹脂封止型半導体装置の平面実装形態

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150526

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term