JPH10256453A - 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 - Google Patents

半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法

Info

Publication number
JPH10256453A
JPH10256453A JP9074680A JP7468097A JPH10256453A JP H10256453 A JPH10256453 A JP H10256453A JP 9074680 A JP9074680 A JP 9074680A JP 7468097 A JP7468097 A JP 7468097A JP H10256453 A JPH10256453 A JP H10256453A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit
conductive substrate
plating
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9074680A
Other languages
English (en)
Other versions
JP4121582B2 (ja
Inventor
Osamu Nagasaki
修 長崎
Masahito Sasaki
将人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP07468097A priority Critical patent/JP4121582B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to EP06006312A priority patent/EP1691411B1/en
Priority to US09/000,107 priority patent/US6133070A/en
Priority to PCT/JP1997/001792 priority patent/WO1997045868A1/ja
Priority to DE69735588T priority patent/DE69735588T2/de
Priority to EP10011870A priority patent/EP2287897A3/en
Priority to EP97922197A priority patent/EP0844663B1/en
Publication of JPH10256453A publication Critical patent/JPH10256453A/ja
Application granted granted Critical
Publication of JP4121582B2 publication Critical patent/JP4121582B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 一層の多端子化に対応でき生産面やコスト
面、さらには品質面で有利な回路部材、半導体装置を提
供する。同時に、該回路部材の製造方法、半導体装置の
製造方法を提供する 【解決手段】 導電性基板と、導電性基板上にめっきに
より形成された導電性金層により少なくとも二次元的に
形成された回路部等を有する半導体装置用の回路部材で
あって、回路部は、少なくとも、半導体素子と電気的に
連結するためのリ一ドと、外部回路と電気的接続を行う
ための外部端子部とを有し、一体的に連結されたリード
と外部端子部からなる組をそれぞれ独立して複数個備え
ており、且つ、回路部の外部端子部は、導電性基板の一
面上に、直接、電解めっきにより形成されており、回路
部のリードは、トランスファーモールドで前記外部端子
形成領域を除くように導電性基板上に直接設けられた絶
縁性のエポキシ樹脂層を介して、該絶縁性のエポキシ樹
脂層上に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,めっきにより薄く
形成された回路部を有する、面実装型の樹脂封止型半導
体装置用の回路部材と、該回路部材を用いた半導体装
置、およびそれらの製造方法に関するもので、特に、P
BGA(Plastic Ball Grid Arr
ay)タイプの半導体装置用の回路部材に関する。
【0002】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向(時流)からLSIのASICに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子(ピン)の総数の増加とな
り、ますます多端子(ピン)化が求められるようになっ
てきた。多端子(ピン)IC、特にゲートアレイやスタ
ンダードセルに代表されるASICあるいは、マイコ
ン、DSP(Digital Signal Proc
essor)等の半導体装置化には、リードフレームを
用いたものとしては、QFP(Quad Flat P
ackage)等の表面実装型パッケージが用いられて
おり、QFPでは300ピンクラスのものまでが実用化
に至ってきている。QFPは、図14(b)に示す単層
リードフレーム1310を用いたもので、図14(a)
にその断面図を示すように、ダイパッド1311上に半
導体素子1320を搭載し、銀めっき、金めっき等の処
理がされたインナーリード先端部1312Aと半導体素
子1320の端子(電極パッド)1321とをワイヤ1
330にて結線した後に、樹脂1340で封止し、ダム
バー部をカットし、アウターリード1313部をガルウ
イング状に折り曲げて作製されている。このようなQF
Pは、パッケージの4方向へ外部回路と電気的に接続す
るためのアウターリードを設けた構造となり、多端子
(ピン)化に対応できるものとして開発されてきた。こ
こで用いられる単層リードフレーム1310は、通常、
コバール、42合金(42%Ni−鉄)、銅系合金等の
導電性に優れ、且つ強度が大きい金属板をフオトリソグ
ラフイー技術を用いたエッチング加工方法やスタンピン
グ法等により、図14(b)に示すような形状に加工し
て作製されていた。
【0003】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能(機能)化は、更に多くの端子を
必要としている。これに対し、QFPでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形(ガルウイング化)の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、QFPでは、アウターリードのピッチが、0.4m
m、0.3mmと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害(問題)をかか
えている。
【0004】これら従来のQFPパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるBGA(Ball Grid Array)と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。BGAは、外部端子を裏面にマトリクス状(ア
レイ状)に配置した半田ボールとした表面実装型半導体
装置(プラスチックパッケージ)の総称である。通常、
このBGAは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。B
GAは、一般に図9に示すような構造である。図9
(b)は図9(a)の裏面(基板)側からみた図で図9
(c)はスルーホール850部を示したものである。こ
のBGAはBTレジン(ビスマレイミド系樹脂)を代表
とする耐熱性を有する平板(樹脂板)の基材802の片
面に半導体素子801を搭載するダイパッド805と半
導体素子801からボンディングワイヤ808により電
気的に接続されるボンディングパッド810をもち、も
う一方の面に、外部回路と半導体装置との電気的、物理
的接続を行う格子状あるいは千鳥状に配置された半田ボ
ールにより形成した外部接続端子806をもち、外部接
続端子806とボンディングパッド810の間を配線8
04とスルーホール850、配線804Aにより電気的
に接続している構造である。しかしながら、このBGA
は搭載する半導体素子とワイヤの結線を行う回路と、半
導体装置化した後にプリント基板に実装するための外部
端子用電極とを、基材802の両面に設け、これらをス
ルーホール850を介して電気的に接続した複雑な構成
であり、樹脂の熱膨張の影響によりスルーホール850
に断線を生じることもあり、作製上、信頼性の点で問題
が多かった。
【0005】この為、作製プロセスの簡略化、信頼性の
低下を回避するため、上記図9に示す構造のものの他
に、リードフレームをコア材として回路を形成したPB
GA(Plastic Ball Grid Arra
y)も、近年、種々提案されてきた。これらのリードフ
レームを使用するPBGAパッケージは、一般には、リ
ードフレーム910の外部端子部914に対応する箇所
に所定の孔をあけた、絶縁性の固定用フィルム960上
にリードフレーム910全体を固定して、樹脂封止した
図10(a)に示すような構造、ないし固定用テープ9
60Aにてインナーリードを固定した図10(b)に示
すような構造をとっていた。
【0006】ここで用いられるリードフレーム910
は、外部端子部913とインナーリード912ともリー
ドフレーム素材の厚さに作製されており、エッチングに
よる外形加工後においては、図11(a)に示すよう
に、インナーリード912先端に延設された、インナー
リードと一体的に連結し、インナーリード同志を互いに
固定するための連結部917を設けた状態で、且つ、外
部端子部を支持するための支持リード915をダムバー
(枠部)914に連結させていた。そして、図10
(a)に示す半導体装置900の場合は、図11に示す
ように、リードフレーム(図11(a))全体を固定用
フィルム960にて固定した(図11(b))後に、プ
レスにより本来不要であるインナーリード同志を連結す
る連結部917の除去を行って、図11(c)に示すよ
うなリードフレーム910と固定用フィルム960から
なるリードフレーム部材970を得て使用していた。9
20は開口部である。このため、リードフレーム部材9
70の作製には高価な金型が必要で、且つ生産性の面で
も良くなかった。これに対し、図10(b)に示す半導
体装置900Aの場合は、リードフレーム全体でなくイ
ンナーリードを含む一部を固定用テープ960Aで固定
し、インナーリード同志を連結する連結部(図示してい
ない)を除去して、リードフレーム910と固定用テー
プ960Aとからなるリードフレーム部材970Aを得
ていたが、やはりリードフレーム部材970Aの作製に
は高価な金型が必要で、且つ生産性の面でも良くなかっ
た。また、図11(c)に示すリードフレーム部材97
0を用いた場合や、リードフレームの一部を固定したリ
ードフレーム部材970A(図10(b))を用いた場
合、半導体装置の作製の際には、図12に示すように、
樹脂封止後にダムバー(枠部)914を除去し、外部端
子部を支持していた支持リード915を互いに分離する
必要があり、金型により枠部を切断除去していたため、
やはり高価な金型が必要で、且つ生産性の面でも良くな
かった。
【0007】このような、リードフレームをコア材とし
て用いたBGAタイプの樹脂封止型半導体装置において
は、図14(b)に示す単層リードフレームを用いた半
導体装置に比べ、同じ端子数で外部回路と接続するため
の外部端子ピッチを広くでき、半導体装置の実装工程を
難しくしないで、入出力端子の増加に対応できたが、一
層の多端子化に対しては、インナーリードの狭ピッチ化
が必須でその対応が求められていた。これに対応するた
め、インナーリード部をリードフレーム素材より薄肉に
形成し、狭いピッチ化を達成するエッチング加工方法が
提案されている。このエッチング加工方法の1例を図1
3に挙げて説明する。簡単のため、ここでは、インナー
リードのみを銅合金からなるリードフレーム素材より薄
肉化したリードフレームを作製する場合を説明する。図
13は、薄肉状に形成するインナーリード先端部の各工
程の断面図である。尚、リードフレーム素材の厚さのま
まで外形加工する箇所については、リードフレーム素材
の両面にほぼ同じ形状、サイズのレジストパターンを形
成してエッチングを行う。図13中、1210はリード
フレーム素材、1210Aは薄肉部、1220A、12
20Bはレジストパターン、1230は第一の開口部、
1240は第二の開口部、1250は第一の凹部、12
60は第二の凹部、1270は平坦状面、1280はエ
ッチング抵抗層(充填材層)、1290はインナーリー
ドである。先ず、厚さが0.15mmの帯び状板からな
るリードフレーム素材の両面を洗浄、脱脂処理等を行っ
た後に、重クロム酸カリウムを感光剤としたカゼイン水
溶液の混合液からなるレジストを両面に塗布し、レジス
トを乾燥後、所定のパターン版を用いてリードフレーム
素材の両面のレジストの所定領域をそれぞれ露光し、現
像処理を行い、所定形状の第一の開口部1230、第二
の開口部1240をもつレジストパターン1220A、
1220Bを形成する。(図13(a)) 第一の開口部1230は、後のエッチング加工において
リードフレーム素材1210をこの開口部からベタ状に
リードフレーム素材1210よりも薄肉に腐蝕するため
のもので、レジストの第二の開口部1240は、インナ
ーリード先端部の形状を形成するためのものである。次
いで、液温50°C、比重46ボーメの塩化第二鉄溶液
を用いて、スプレー圧3.0kg/cm2 にて、レジス
トパターンが形成されたリードフレーム素材1210の
両面をエッチングし、ベタ状(平坦状)に腐蝕された第
一の凹部1250の深さhが所定の深さに達した時点で
エッチングを止める。(図13(b)) 第1回目のエッチングにおいてリードフレーム素材12
10の両面から同時にエッチングする理由は、両面から
エッチングすることにより、後述する第2回目のエッチ
ング時間を短縮するためで、レジストパターン1220
B側からのみの片面エッチングの場合と比べ、第1回目
エッチングと第2回目エッチングのトータル時間が短縮
される。
【0008】次いで、第一の開口部1230側の腐蝕さ
れた第一の凹部1250にエッチング抵抗層1280と
しての耐エッチング性のある樹脂を、ダイコータを用い
て塗布し、ベタ状(平坦状)に腐蝕された第一の凹部1
250に埋め込む。レジストパターン1220B上も該
エッチング抵抗層1280に塗布された状態とする。
(図13(c)) エッチング抵抗層1280を、レジストパターン122
0B上全面に塗布する必要はないが、第一の凹部125
0を含む一部にのみ塗布することは難しい為に、図4
(c)に示すように、第一の凹部1250とともに、第
一の開口部1230側全面にエッチング抵抗層1280
を塗布する。エッチング抵抗層1280の樹脂は、基本
的にエッチング液に耐性があり、エッチング時にある程
度の柔軟性のあるものが好ましく、UV硬化型のもので
も良い。このようにエッチング抵抗層1280をインナ
ーリード先端部の形状を形成するためのパターンが形成
された面側の腐蝕された第一の凹部1250に埋め込む
ことにより、後工程でのエッチング時に第一の凹部12
50が腐蝕されて大きくならないようにしているととも
に、高精細なエッチング加工に対しての機械的な強度補
強をしており、スプレー圧を高く(3.0kg/c
m2 )することができ、これによりエッチングが深さ方
向に進行し易すくなる。この後、第2回目エッチングを
行い、ベタ状(平坦状)に腐蝕された第一の凹部125
0形成面とは反対側の第二の凹部1260側からリード
フレーム素材1210をエッチングし、貫通させ、イン
ナーリード1290の先端薄肉部を形成する。(図13
(d)) 第1回目のエッチング加工にて作製された、リードフレ
ーム面に平行なエッチング形成面は平坦であるが、この
面を挟む2面はインナーリード側にへこんだ凹状であ
る。次いで、洗浄、エッチング抵抗層1280の除去、
レジスト膜(レジストパターン1220A、1220
B)の除去を行い、インナーリード1290が薄肉に微
細加工されたリードフレームを得る。(図13(e)) エッチング抵抗層1280とレジスト膜(レジストパタ
ーン1220A、1220B)の除去は水酸化ナトリウ
ム水溶液により溶解除去する。
【0009】尚、上記のように、エッチングを2段階に
わけて行うエッチング加工方法を、一般には2段エッチ
ング加工方法と言っており、特に、精度的に優れた加工
方法である。図13に示す、リードフレームの製造にお
いては、2段エッチング加工方法と、パターン形状を工
夫することにより部分的にリードフレーム素材を薄くし
ながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する
方法は、上記エッチング加工方法に限定されるものでは
ない。
【0010】上記の方法によるインナーリードを薄肉と
した微細化加工は、第二の凹部1260の形状と、最終
的に得られるインナーリード先端部の厚さtに左右され
るもので、例えば、板厚tを50μmまで薄くすると、
図13(e)に示す、平坦幅W1を100μmとして、
インナーリード先端部ピッチpが0.15mmまで微細
加工可能となる。板厚tを30μm程度まで薄くし、平
坦幅W1を70μm程度とすると、インナーリード先端
部ピッチpが0.12mm程度まで微細加工ができる
が、板厚t、平坦幅W1のとり方次第ではインナーリー
ド先端部ピッチpは更に狭いピッチまで作製が可能とな
る。
【0011】しかしながら、図13の工程等によって得
られるリードフレームにおいては、インナーリードの薄
肉化にともないインナーリード部が不安定となり、図1
1に示すように、インナーリード先端部同志を連結する
連結部917を除去する必要があり、図12に示すよう
にダムバー(枠部)914を切断除去する必要があり、
生産性やコストの面で問題があるばかりでなく、インナ
ーリードの位置精度や品質を維持することが難しくなっ
てきたため、その対応が求められていた。
【0012】
【発明が解決しようとする課題】上記のように、図9に
示す両面配線基板を用いたBGAは複雑な構成であり、
作製面、信頼性の面で問題が多く、図10に示すリード
フレームをコア材として回路を設けたBGAは、生産性
やコストの面で問題があるばかりでなく、インナーリー
ドの位置精度や品質を維持することが難しいという問題
を抱えていた。本発明は、これらに対応するためのもの
で、一層の多端子化に対応でき生産面やコスト面、さら
には品質面で、従来の図11(c)に示すリードフレー
ム部材、図10に示す半導体装置に比べ有利な回路部
材、半導体装置を提供しようとするものである。同時
に、該回路部材の製造方法、半導体装置の製造方法を提
供しようとするものである。
【0013】
【課題を解決する手段】本発明の半導体装置用回路部材
は、導電性基板上にめっきにより形成された導電性金層
により少なくとも二次元的に形成された回路部等を有す
る半導体装置用の回路部材であって、回路部は、少なく
とも、半導体素子と電気的に連結するためのリ一ドと、
外部回路と電気的接続を行うための外部端子部とを有
し、一体的に連結されたリードと外部端子部からなる組
をそれぞれ独立して複数個備えており、且つ、回路部の
外部端子部は、導電性基板の一面上に、直接、電解めっ
きにより形成されており、回路部のリードは、トランス
ファーモールドで前記外部端子形成領域を除くように導
電性基板上に直接設けられた絶縁性のエポキシ樹脂層を
介して、該絶縁性のエポキシ樹脂層上に形成されている
ことを特徴とするものである。そして、上記の導電性基
板の回路部を有する側の面には、凹凸を付ける表面処理
が施され、且つ、凹凸を付けた側の面に対し、剥離性を
持たせる剥離処理が施されていることを特徴とするもの
である。導電性基板としては、鉄−ニッケル−クロム系
の金属、鉄−クロム系の金属、鉄−ニッケル系、または
鉄−カーボン系の金属が挙げられ、導電性金属めっきと
しては、銅めっきないしニッケルを下地とした銅めっき
であるもの等が挙げられる。尚、半導体装置用回路部材
としては、半導体素子を複数個搭載できるようにしても
良い。また、回路部の外部端子部のみが、導電性基板の
一面上に、直接、めっきにより形成されると言う意味
は、ここでは、導電性基板の一面を酸化処理したり、導
電性基板の一面に薄いステアリン酸等の剥離層を設け、
この上に電解めっきした場合も含むものである。同様
に、導電性基板上に直接設けられた絶縁性のエポキシ樹
脂層とは、導電性基板の一面を酸化処理したり、導電性
基板の一面に薄いステアリン酸等の剥離層を設け、この
上に設けられた絶縁性のエポキシ樹脂層も含む。
【0014】本発明の半導体装置用回路部材の製造方法
は、導電性基板と、導電性基板上にめっきにより形成さ
れた導電性金層により少なくとも二次元的に形成された
回路部等を有する半導体装置用の回路部材で、回路部
は、少なくとも、半導体素子と電気的に連結するための
リ一ドと、外部回路と電気的接続を行うための外部端子
部とを有し、一体的に連結されたリードと外部端子部か
らなる組をそれぞれ独立して複数個備えており、且つ、
回路部の外部端子部は、導電性基板の一面上に、直接、
電解めっきにより形成されており、回路部のリードは、
トランスファーモールドで外部端子形成領域を除くよう
に導電性基板上に直接設けられた絶縁性のエポキシ樹脂
層を介して、該絶縁性のエポキシ樹脂層上に形成されて
いる半導体装置用回路部材の製造方法であって、少な
〈とも、順に、(a)導電性基板の一画に凹凸を付ける
表面処理を施す工程と、(b)凹凸を付けた側の導電性
基板の一面に対し、剥離性を持たせる剥離処理を施す工
程と、(c)前記表面処理、剥離処理を施した導電性基
板の一面に、外部端子部形成領域のみを露出するように
トランスフアーモールドで絶縁性のエポキシ樹脂層を設
ける工程と、(d)導電性基板の絶縁性のエポキシ樹脂
層に覆われていない露出した領域に、めっき厚が略絶縁
性のエポキシ樹脂層の厚さになるように電解めっきによ
り導電性金属めっきを施す工程と、(e)めっき面上に
絶縁性レジストを塗布し、回路部を作成する領域のみ露
出させる製版工程と、(f)露出した回路部を作成する
領域にのみ、めっき、あるいは、導電性塗料等により、
導電性を付与して回路部を形成する工程とを有すること
を特徴とするものである。また、本発明の半導体装置用
回路部材の製造方法は、導電性基板と、導電性基板上に
めっきにより形成された導電性金層により少なくとも二
次元的に形成された回路部等を有する半導体装置用の回
路部材で、回路部は、少なくとも、半導体素子と電気的
に連結するためのリ一ドと、外部回路と電気的接続を行
うための外部端子部とを有し、一体的に連結されたリー
ドと外部端子部からなる組をそれぞれ独立して複数個備
えており、且つ、回路部の外部端子部は、導電性基板の
一面上に、直接、電解めっきにより形成されており、回
路部のリードは、トランスファーモールドで外部端子形
成領域を除くように導電性基板上に直接設けられた絶縁
性のエポキシ樹脂層を介して、該絶縁性のエポキシ樹脂
層上に形成されている半導体装置用回路部材の製造方法
であって、少なくとも、順に、(g)導電性基板の一面
に凹凸を付ける表面処理を施す工程と、(h)凹凸を付
けた側の導電性基板の一面に対し、剥離性を持たせる剥
離処理を施す工程と、(i)前記表面処理、剥離処理を
施した導電性基板の一面に、外部端子部形成領域のみを
露出するようにトランスフアーモールドで絶縁性のエポ
キシ樹脂層を設ける工程と、(j)導電性基板の絶縁性
のエポキシ樹脂層に覆われていない露出した領域に、め
っき厚が略絶縁性のエポキシ樹脂層の厚さになるように
電解めっきにより導電性金属めっきを施す第一のめっき
工程と、(k)第一のめっき面側の面全体に無電解めっ
きのみを施すことにより、または無電解めっきの後に電
解めっきを施すことにより、全面に導電性金層からなる
めっき層を形成する第二のめっき工程と、(l)無電解
めっきにより作成されためっき面上に絶縁性のレジスト
を塗布し、回路部を作成する領域のみを覆うように製版
する工程と、(m)該レジストを耐エッチングマスクと
して無電解めっきにより作成されためっき層をエッチン
グする工程とを有することを特徴とするものである。そ
して上記における製版工程の前に、見当合わせ用の治具
孔を形成する治具孔作製工程を有することを特徴とする
ものである。そしてまた、上記における表面処理がサン
ドブラストによるブラスト処理であることを特徴とする
ものである。また、上記における剥離処理が導電性基板
の表面に酸化膜を生成する処理であることを特徴とする
ものである。上記において、導電性基板としては、鉄−
ニッケル−クロム系の金属、鉄−クロム系の金属、鉄−
ニッケル系、または鉄−カーボン系の金属が挙げられ
る。また、第一のめっき工程における導電性金属めっき
が銅めっきないしニッケルを下地とした銅めっきであ
り、第二のめっき工程における導電性金属めっきが銅め
っきとするのが一般的である。ここでも、回路部の外部
端子部のみが、導電性基板の一面上に、直接、めっきに
より形成されると言う意味は、導電性基板の一面を酸化
処理したり、導電性基板の一面に薄いステアリン酸等の
剥離層を設け、この上に電解めっきした場合も含むもの
である。同様に、導電性基板上に直接設けられた絶縁性
のエポキシ樹脂層とは、導電性基板の一面を酸化処理し
たり、導電性基板の一面に薄いステアリン酸等の剥離層
を設け、この上に設けられた絶縁性のエポキシ樹脂層も
含む。
【0015】本発明の半導体装置の製造方法は、導電性
基板と、導電性基板上にめっきにより形成された導電性
金層により少なくとも二次元的に形成された回路部等を
有する半導体装置用の回路部材で、回路部は、少なくと
も、半導体素子と電気的に連結するためのリ一ドと、外
部回路と電気的接続を行うための外部端子部とを有し、
一体的に連結されたリードと外部端子部からなる組をそ
れぞれ独立して複数個備えており、且つ回路部の外部端
子部のみが、導電性基板の一面上に、直接、めっきによ
り形成されたものであり、回路部の他の部分はトランス
ファーモールドで設けられた絶縁性のエポキシ樹脂層を
介して形成されている半導体装置用回路部材を用いた半
導体装置の製造方法であって、少なくとも、順に、
(イ)導電性基板上の回路部上に、半導体素子を端子を
上側にして搭載し、半導体素子の端子とリードとをワイ
ヤボンディングする工程と、(ロ)半導体素子、ワイ
ヤ、半導体装置用リード部材の回路部全体を覆うように
半導体装置用リード部材の片面をモールドする樹脂封止
工程と、(ハ)半導体装置用リード部材の導電性基板を
剥離する基板剥離工程とを有することを特徴とするもの
である。そして、上記における基板剥離工程の後に、
(ニ)露出した外部端子部に半田ボールをアタッチする
工程とを有することを特徴とするものである。
【0016】本発明の半導体装置は、上記本発明の半導
体装置の製造方法により作製されたことを特徴とするも
のである。
【0017】
【作用】本発明の半導体装置用回路部材は、上記のよう
な構成にすることにより、半導体装置の一層の多端子化
に対応でき、生産面やコスト面、さらには品質面で優れ
た回路部材の提供を可能としている。具体的には、導電
性基板と、導電性基板上にめっきにより形成された導電
性金層により少なくとも二次元的に形成された回路部等
を有する半導体装置用の回路部材であって、回路部は、
少なくとも、半導体素子と電気的に連結するためのリ一
ドと、外部回路と電気的接続を行うための外部端子部と
を有し、一体的に連結されたリードと外部端子部からな
る組をそれぞれ独立して複数個備えており、且つ、回路
部の外部端子部は、導電性基板の一面上に、直接、電解
めっきにより形成されており、回路部のリードは、トラ
ンスファーモールドで前記外部端子形成領域を除くよう
に導電性基板上に直接設けられた絶縁性のエポキシ樹脂
層を介して、該絶縁性のエポキシ樹脂層上に形成されて
いることにより、これを達成している。そして、導電性
基板の回路部を有する側の面には、凹凸を付ける表面処
理を施し、且つ、凹凸を付けた側の面に対し、剥離性を
持たせる剥離処理を施すことにより、半導体装置作製に
おいては、導電性基板の剥離を容易としている。また、
後述する図5や図6に示すように、半導体装置作製工程
においては、導電性基板の剥離を行うだけで、半田ボー
ル外部電極作成ができる構造で、半導体装置作製工程を
簡略化できるものとしている。そしてまた、回路のリー
ド部をめっきにより作製することにより、回路全体の微
細化を可能としている。また、半導体素子を複数個搭載
できるように配置して設けることにより、マルチチップ
の半導体装置用にも適用できるものとしている。更にC
SPにも適用が可能である。
【0018】また、従来の図13(c)に示すリードフ
レーム部材においては、インナーリードを微細加工した
リードフレームを用いる場合には、図13(a)に示す
ように、インナーリード同志を連結して固定する連結部
917を設けた状態でエッチング加工した後に、インナ
ーリード固定用のフィルム960を貼り(図13
(b))、連結部917を除去する複雑な工程が必要で
あり、更に、図13(c)に示す従来のリードフレーム
部材を用い、半導体装置を作製する際には、図14に示
すように、外部端子部913を支持するための支持リー
ド915を樹脂封止した後に、ダムバー(枠部)914
をプレスにて除去する必要があり、生産性の面、コスト
の面でも問題となっていたが、本発明の半導体装置用回
路部材は、リードと一体となった外部端子部の組みを、
それぞれ分離した状態で有するもので、これらの問題に
対応できるものである。
【0019】本発明の半導体装置用回路部材の製造方法
は、上記のような構成にすることにより、半導体装置の
一層の多端子化に対応でき、生産面やコスト面、さらに
は品質面で優れた回路部材の製造を可能としている。詳
しくは、導電性基板上にめっきにより形成された導電性
金属により、回路部を形成することにより、変形が少な
く、精度的にも優れた、微細な回路部を形成することを
可能としている。導電性基板の一面に凹凸を付ける表面
処理を行い、且つ剥離性を持たせる剥離処理を行った後
に、該一面上にめっきにより形成されたものであること
により、半導体装置作成に際しての処理性(導電性基板
の剥離性)を良くしている。例えば、導電性基板上のめ
っきにより形成された導電性金属からなるリード上に絶
縁性の接着テープを介して半導体素子を搭載して、ワイ
ヤボンディングを行った後、半導体素子側のみをモール
ドして、半導体装置を作製する際には、モールド時の封
止用樹脂の圧力等に耐えて、導電性基板とめっきにより
形成された導電性金属は、確実に密着でき、且つ、モー
ルド後の半導体装置全体を導電性基板から容易に剥離し
易いものとしている。これは、凹凸を付ける表面処理に
より、めっきにより形成された導電性金属は、横方向の
力には強く、導電基板上に形成されるためであり、且
つ、剥離処理により、垂直方向の力に対しては剥離し易
くなっているためである。また、製版工程の前に、見当
合わせ用の治具孔を形成する治具孔作製工程を有するこ
とをにより、製版の精度を確実なものとしている。
【0020】尚、剥離処理としては導電性基板の表面を
クロム酸等で酸化して酸化膜を形成し、めっきにより形
成された導電性金属と導電性基板との金属結合をおきに
くくする酸化処理が挙げられる。また、表面処理として
は、サンドブラストによるブラスト法による処理が挙げ
られるが、砥粒を液体に混ぜて被処理物に吹きつけるブ
ラッシング法による処理でも良い。また、導電性基板が
鉄−ニッケル−クロム系の金属ないし鉄−クロム系の金
属で、導電性金属めっきが銅めっきないしニッケルを下
地とした銅めっきであることにより、上記凹凸を付ける
表面処理、及び剥離性を持たせる剥離処理を一層効果的
にしている。
【0021】本発明の半導体装置の製造方法は、上記の
ような構成にすることにより、半導体装置の多端子化を
達成し、且つ半導体装置の製造を品質的にも確実にでき
る製造方法の提供を可能としている。
【0022】本発明の半導体装置は、本発明の半導体装
置用回路部材を用いて、本発明の半導体装置の製造方法
により作製したもので、半導体装置の製造工程全体が簡
略化されたもので、生産性の面コスト面で有利であり、
且つ、一層の多端子化に対応できるBGAタイプの樹脂
封止型半導体装置の作製を可能とするものである。そし
て、半導体素子を複数個搭載したマルチチップの半導体
装置やCSP(Chip Scale Packag
e)の提供も可能とするものである。また、言うまでも
なく、従来の図9に示す、プリント基板を用いたBGA
の場合のような複雑な製造工程を必要せず、耐湿性の問
題も無い。
【0023】
【実施例】本発明の半導体装置用回路部材の実施例を挙
げ図に基づいて説明する。先ず、本発明の半導体装置用
回路部材の実施例を挙げる。図1(a)は実施例1の半
導体装置用回路部材を簡略化して示した平面図であり、
図1(b)は図1(a)のA1−A2における断面図で
あり、図1(c)は、図1(a)、図1(b)における
回路部110のみを平面的に拡大して示したもので、全
体の略約1/4を示したものである。尚、図1(a)に
おいては、分かり易くするためリード、外部端子部の数
を少なくして示してある。図1中、100は半導体装置
用回路部材、110は回路部、111はダイパッド、1
12、112Aはリード、113は外部端子部120は
導電性基板、130は治具孔、140はエポキシ樹脂
層、170は銀めっき、180は剥離層、である。本実
施例の半導体装置用回路部材100は、BGAタイプの
樹脂封止型半導体装置用の回路部材で、図1に示すよう
に、ステンレス(SUS430)からなる導電性基板1
20と導電性基板120上にめっきにより形成された導
電性の銅材からなる回路部110と、トランスファーモ
ールドで設けられた絶縁性のエポキシ樹脂層140とを
備え、且つ、作製する過程の位置精度を確保するための
治具孔130も備えている。そして、本実施例の半導体
装置用回路部材100は、このままの状態で導電性基板
120の回路部110側に半導体素子を搭載し、半導体
素子搭載側のみを封止用樹脂でモールドして半導体装置
を導電性基板120上に作製した後、導電性基板120
から分離させて半導体装置を得るためのものである。本
実施例においては、回路部110は、ダイパッド111
と、リード112、112Aと、該リード112と一体
的に連結した外部端子部113とからなる。各リード1
12と外部端子部113とリード112Aの組みは、そ
れぞれ独立しており、回路部110の面に沿い二次元的
に配列されている。尚、図1(a)に示す平面図におい
て、リード112は外部端子113から外側に設けたも
ので、リード112Aは外部端子113から内側に設け
たものであるが、本実施例の場合は、リード112Aの
内側先端にて半導体素子の端子とワイヤボンディングに
て電気的に結線するため、外部端子113から外側のリ
ード112は、場合によっては無くても良い。尚、外部
端子部113は外部回路と電気的接続を行うためのもの
で、BGAタイプの半導体装置作製の際には、半導体素
子搭載側とは反対側の部分に半田ボールを設け、この半
田ボール部を介して外部回路と接続する。銀めっき部1
70は半導体素子を回路部110のダイパッド111に
搭載した際に、半導体素子の端子(バンプ)と回路部1
10とをワイヤボンディングにより電気的に接続するた
めのものであり、外部端子113から内側に設けたリー
ド112Aの内側先端に設けられている。
【0024】導電性基板120は厚さ0.1mmのステ
ンレス(SUS430)からなるが、導電性基板120
の回路部110を形成する側の面は、サンドブラスト処
理により凹凸が付けられており、更に、表面に酸化膜が
形成されており、更に、酸化膜上にステアリン酸の剥離
層180を設けており、半導体装置作製において、半導
体素子を搭載し回路部110にのみモールドした際に
は、導電性基板120と回路部110との密着性が保た
れ、モールド後には、半導体装置全体の導電性基板12
0からの剥離を容易にしている。
【0025】回路部110は、前述の通り、めっきによ
り形成された銅を素材としたBGAタイプの半導体装置
用の回路部材であるが、導電性基板120に固定されて
いるため、図13に示す従来のBGAタイプの半導体装
置に用いられる図8に示すリードフレーム部(回路部
材)710では必要とされていた、インナーリード71
2と一体的に連結したインナーリード同志を固定するた
めの連結部717や外部端子部を固定するための支持リ
ード715、さらにダムバー(枠)714も必要としな
い。また、本実施例では、回路部110の厚さは40μ
mと薄く、リード112の先端部ピッチは0.12mm
と狭いピッチで、半導体装置の多端子化に対応できるも
のとしている。
【0026】次いで、実施例のリードフレーム部材10
0の変形例を挙げる。図2(a)は変形例のリードフレ
ーム部材200の平面図を示したもので、図2(b)
は、図2(a)のB1−B2における断面図であり、図
2(c)は、図2(a)、図2(b)における回路部2
10のみを平面的に拡大して示したもので、全体の略約
1/4を示したものである。尚、図2(a)において
は、分かり易くするためリード、外部端子部の数を少な
くして示してある。図2中、200は半導体装置用回路
部材、210は回路部、212、212Aはリード、2
13は外部端子部、220は導電性基板、230は治具
孔、240はエポキシ樹脂層、270は銀めっき、28
0は剥離層である。変形例のリードフレーム部材200
は、ダイバッドを持たないもので、外部端子213の外
側のリード212とワイヤボンディング用のめっき部2
70を設けている。リード212Aは外部端子213か
ら内側に設けたものであるが、半導体素子を搭載し易く
するために必要に応じてその長さを調整するものであ
る。銀めっき部270は半導体素子を回路部210に搭
載した際に、半導体素子の端子(バンプ)と回路部とを
ワイヤボンディングにより電気的に接続するためのもの
であり、外部端子213から外側に設けたリード212
の外側先端に設けられている。
【0027】次いで、本発明の半導体装置用回路部材の
製造方法の実施例を図に基づいて説明する。はじめに、
本発明の半導体装置用回路部材の製造方法の実施例1を
挙げ、図3に基づいて説明する。本実施例は、図1に示
す上記実施例の半導体装置用回路部材100の製造方法
であり、めっきにより直接回路部全体を作製するもので
ある。先ず、ステンレス(SUS430)からなる導電
性基板120を用意し(図3(a)、位置合わせを確保
するための治具孔を導電性基板120を作製した(図3
(b))後、導電性基板120の回路部を形成する側の
面をサンドブラスによる凹凸をつける表面処理を行った
(図3(c))後、その表面をクロム酸液により酸化さ
せ酸化膜を生成し、酸化膜の付いた金属基板をステアリ
ン酸にディップし、剥離層(雛型皮膜)180を形成し
た。(図3(d)) 次いで、外部端子部となる領域が露出するようにトラン
スファーモールド法で絶縁性のエボキシ樹脂層140
(日東電工製MP−19OM)を厚み4Oμmに形成し
た。(図3(e))エポキシ樹脂140はこれに限定さ
れず、厚みも40〜6Oμm必要に応じて選ぶ。次い
で、導電性基板120の絶縁性のエポキシ樹脂層140
に覆われていない露出した領域に、めっき厚が略絶縁性
のエポキシ樹脂層の厚さになるように電解めっきによる
導電性金属めっき110Aを施し、外部端子部113を
形成した。(図3(f)) 次いで、めっき面上に絶縁性レジスト190を塗布し、
回路部を作成する領域のみ露出させる製版工程を実施し
た。(図3(g)) この後、露出した回路部を作成する領域にのみ、無電解
めっき110Bを施し(図3(h))、更に電解めっき
110Aを施し(図3(i)、回路部を形成した。(図
3(j)) 尚、図3に示す実施例1の半導体装置用回路部材の製造
方法において、電解めっきを行わず、無電解めっきのみ
で、一度に外部端子部(バンプ)と回路部を作製しても
良い。
【0028】次いで、本発明の半導体装置用回路部材の
製造方法の実施例2を挙げ、図4に基づいて説明する。
本実施例は、図2に示す上記変形例の半導体装置用回路
部材200の製造方法であり、めっきにより形成された
めっき部を選択的にエッチングすることにより、直接回
路部全体を作製するものである。先ず、ステンレス(S
US430)からなる導電性基板120を用意し(図4
(a))、位置合わせを確保するための治具孔を導電性
基板120を作製した(図4(b)後、導電性基板12
0の回路部を形成する側の面をサンドブラスによる凹凸
をつける表面処理を行った(図4(c))後、その表面
をクロム酸液により酸化させ酸化膜を生成し、酸化膜の
付いた金属基板をステアリン酸にディップし、剥離層
(雛型皮膜)280を形成した。(図4(d)) 次いで、外部端子部となる領域が露出するようにトラン
スファーモールド法で絶縁性のエボキシ樹脂層240
(日東電工製MP−19OM)を厚み4Oμmに形成し
た。(図4(e)) エポキシ樹脂はこれに限定されず、厚みも40〜6Oμ
m必要に応じて選ぶ。次いで、導電性基板の絶縁性のエ
ポキシ樹脂層に覆われていない露出した領域に、めっき
厚が略絶縁性のエポキシ樹脂層240の厚さになるよう
に電解めっきによる導電性金属めっき210Aを施し、
外部端子部213を形成した。(図4(f)) 次いで、電解めっき210Aにより形成されためっき面
側の面全体に無電解めっきにより導電性金層めっき21
0Bを施し(図4(g))、無電解めっきのみで、全面
にめっき層を形成した。(図4(h)) 次いで、無電解めっきにより作製されためっき層210
B上にレジスト290を塗布した後、該レジストを回路
状に製版して(図4(i))、これを耐エッチングマス
クとして無電解めっきにより作成されためっき層210
Bをエッチングし、回路部210を形成した。(図4
(j))
【0029】上記実施例の製造方法により、図9に示す
両面基板を用いたBGAや、図10に示すリードフレー
ムをコア材として回路を形成したBGA基板に比べ、生
産性の面、コストの面で優れ、且つ一層の多端子化に対
応できるBGAタイプの半導体装置用回路部材の提供を
可能としている。
【0030】次に、本発明の半導体装置の製造方法の実
施例を挙げて説明する。はじめに実施例1の半導体装置
の製造方法を挙げる。図5は、実施例1の半導体装置の
製造方法の工程図である。本実施例の半導体装置の製造
方法は、図1に示す実施例の半導体装置用回路部材10
0を用いて樹脂封止して作製したものである。先ず、半
導体装置用回路部材100を用意し(図5(a))、露
出していダイパッド111上に絶縁性接着層530を介
して半導体素子510を端子511側を上にして搭載
し、端子511とリード112Aの先端のめっき部17
0とをワイヤボンディングした。(図5(b)) 絶縁性接着層530はスクリーン印刷、ディスペンス等
により形成できる。また絶縁性接着層530に代え絶縁
性両面テープを用いても良い。次いで、半導体素子51
0、ワイヤ520、回路部110全体を覆うように、導
電性基板120の片面を封止用樹脂540にて樹脂封止
して、導電性基板120の片面に半導体装置500Aを
作製した。(図5(c)) 次に、導電性基板120を剥離層180とともに、半導
体装置500Aから分離させた。(図5(d)) この後、半導体装置500Aの分離により露出した回路
部110の外部端子部外部端子部113に一体的に連結
するように半田ボール560を設け、半導体装置500
を得た。(図5(e))
【0031】次に、実施例2の半導体装置の製造方法を
挙げ、図6に基づいて説明する。本実施例の半導体装置
の製造方法は、図2に示す変形例の半導体装置用回路部
材200を用いて樹脂封止して作製したものである。先
ず、半導体装置用回路部材200を用意し(図6
(a))、露出しているリード112上に絶縁性接着層
630を介して半導体素子610を端子611側を上に
して搭載し、端子611とリード112のめっき部27
0とをワイヤボンディングした。(図6(b)) 絶縁性接着層630はスクリーン印刷、ディスペンス等
により形成できる。また絶縁性接着層630に代え絶縁
性両面テープを用いても良い。次いで、半導体素子61
0、ワイヤ620、回路部110全体を覆うように、導
電性基板120の片面を封止用樹脂640にて樹脂封止
して、導電性基板120の片面に半導体装置600Aを
作製した。(図6(c)) 次に、導電性基板120を剥離層280とともに、半導
体装置600Aから分離させた。(図6(d)) この後、半導体装置600Aの分離により露出した回路
部210の外部端子部外部端子部213に一体的に連結
するように半田ボール660を設け、半導体装置600
を得た。(図6(e))
【0032】次に、本発明の半導体装置の実施例1を図
7(a)に示して説明する。図7(a)中、500は半
導体装置、110は回路部、111はダイパッド、11
2、112Aはリード、113は外部端子部、510は
半導体素子、511は端子、520はワイヤ、530は
絶縁性接着層、540は封止用樹脂、560は半田ボー
ルである。本実施例は、上記、図1に示す半導体装置用
回路部材100を用いて、図5に示す半導体装置の製造
方法により作製されたもので、めっきにより作製された
回路部材100を、封止用樹脂540にて固定し、さら
に外部端子部113の半導体素子搭載側でない側に半田
ボール560を設け外部電極としているものである。本
実施例の半導体装置500は、微細加工が可能な半導体
装置用回路部材100を用いているため、半導体装置の
多端子化には十分対応でき、且つ、上記のような製造方
法にて作製されているため、品質的にも優れたものとし
ている。
【0033】また、本発明の半導体装置の実施例2を図
7(b)に示す。図7(b)中、600は半導体装置、
210は回路部、212、212Aはリード、213は
外部端子部、610は半導体素子、611は端子、62
0はワイヤ、630は絶縁性接着層、640は封止用樹
脂、660は半田ボールである。本実施例は、上記、図
2に示す半導体装置用回路部材200を用い、図4に示
す半導体装置の製造方法により作製されたものである。
本実施例の半導体装置600も、微細加工が可能な半導
体装置用回路部材200を用いているため、半導体装置
の多端子化には十分対応でき、且つ、上記のような製造
方法にて作製されているため、品質的にも優れたものと
している。
【0034】
【発明の効果】本発明の半導体装置用回路部材は、上記
のように、めっきにて形成された導電性金属にて回路部
を作製することにより、その厚さを薄く形成でき、回路
の微細加工を可能としている。また、本発明の半導体装
置用回路部材は、半導体装置作製工程において、導電性
の基板を剥離するだけで、外部端子部に半田外部電極を
作製することを可能としており、樹脂封止した際に、プ
レス等によるダムバー、枠等の切断分離の必要のないも
のとしている。そしてまた、回路部のリード部はトラン
スファーモールドで設けられた絶縁性のエポキシ樹脂層
を介して形成されていることにより、半導体装置用回路
部材を作製する工程自体を簡単なものとしており、その
生産性の面、コスト面でも優れたものとしている。更
に、導電性の基板上にトランスファーモールドで設けら
れた絶縁性のエポキシ樹脂層を介して回路部のリード部
が形成されていることにより、リードの変形は少なく、
品質的にも優れたものとしている。この結果、特に、従
来に比べ、生産性の面、コスト面で優れ、且つ一層の多
端子化に対応できるBGAタイプの半導体装置の提供を
可能としている。本発明の半導体装置用回路部材の製造
方法は、前述のように、回路全体を導電性基板の面上
に、めっきにより形成された導電性金属により作製する
ので、回路全体を変形なく保持でき、且つ半導体装置を
作製する上で安定した作製を可能としている。本発明の
半導体装置は、本発明の半導体装置用回路部材を用い、
本発明の半導体装置の作製方法により作製されたもの
で、半導体装置の多端子化には十分対応でき、且つ、品
質的にも確実なものとなっている。
【図面の簡単な説明】
【図1】実施例1の半導体装置用回路部材の概略図
【図2】変形例の半導体装置用回路部材の概略図
【図3】本発明の半導体装置用回路部材の製造方法の実
施例1の工程図
【図4】本発明の半導体装置用回路部材の製造方法の実
施例2の工程図
【図5】本発明の半導体装置の製造方法の実施例1の工
程図
【図6】本発明の半導体装置の製造方法の実施例2の工
程図
【図7】実施例の半導体装置の断面図
【図8】従来の回路部の平面図
【図9】BGA半導体装置を説明するための図
【図10】従来のリードフレームをコア材としたBGA
タイプの半導体装置の断面図
【図11】従来のリードフレーム部材を説明するための
図
【図12】従来のリードフレームをコア材としたBGA
タイプの半導体装置の工程を説明するための図
【図13】2段エッチングの工程図
【図14】単層リードフレームとそれを用いた半導体装
置の図
【符号の説明】
100 半導体装置用回路部材 110 回路部 111 ダイパッド 112、112A リード 113 外部端子部 120 導電性基板 130 治具孔 140 エポキシ樹脂層 170 銀めっき 180 剥離層 190 レジスト 200 半導体装置用回路部材 210 回路部 212、212A リード 213 外部端子部 220 導電性基板 230 治具孔 240 エポキシ樹脂層 270 銀めっき 280 剥離層 290 レジスト 500、500A 半導体装置 510 半導体素子 511 端子 520 ワイヤ 530 絶縁性接着層 540 封止用樹脂 600、600A 半導体装置 610 半導体素子 611 端子 620 ワイヤ 630 絶縁性接着層 640 封止用樹脂 710 リードフレーム部 711 ダイパッド 712 リード 713 外部端子部 714 ダムバー(枠部) 715 リード 801 半導体素子 802 基材 803 モールドレジン 804、804A 配線 805 ダイパッド 806 外部接続端子 808 ボンディングワイヤ 810 ボンディングパッド 818 めっき部 850 スルホール 851 熱伝導ビア 900、900A BGAパッケージ 910 リードフレーム 911 ダイパッド 912 インナーリード 913 外部端子部 914 ダムバー(枠部) 915 支持リード 917 連結部 920 半導体素子 921 端子 930 ワイヤ 940 封止用樹脂 950 半田ボール 960 固定用フィルム 960A 固定用テープ 970、970A リードフレーム部材 1210 リードフレーム素材 1220A、1220B レジストパターン 1230 第一の開口部 1240 第二の開口部 1250 第一の凹部 1260 第二の凹部 1270 平坦状面 1280 エッチング抵抗層(充
填材層) 1290 インナーリード 1300 半導体装置 1300 半導体装置 1310 (単層)リードフレーム 1311 ダイパッド 1312 インナーリード 1313 アウターリード 1314 ダムバー 1315 フレーム(枠)部 1320 半導体素子 1321 電極部(パッド) 1330 ワイヤ 1340 封止樹脂

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 導電性基板と、導電性基板上にめっきに
    より形成された導電性金層により少なくとも二次元的に
    形成された回路部等を有する半導体装置用の回路部材で
    あって、回路部は、少なくとも、半導体素子と電気的に
    連結するためのリ一ドと、外部回路と電気的接続を行う
    ための外部端子部とを有し、一体的に連結されたリード
    と外部端子部からなる組をそれぞれ独立して複数個備え
    ており、且つ、回路部の外部端子部は、導電性基板の一
    面上に、直接、電解めっきにより形成されており、回路
    部のリードは、トランスファーモールドで前記外部端子
    形成領域を除くように導電性基板上に直接設けられた絶
    縁性のエポキシ樹脂層を介して、該絶縁性のエポキシ樹
    脂層上に形成されていることを特徴とする半導体装置用
    回路部材。
  2. 【請求項2】 請求項1の導電性基板の回路部を有する
    側の面には、凹凸を付ける表面処理が施され、且つ、凹
    凸を付けた側の面に対し、剥離性を持たせる剥離処理が
    施されていることを特徴とする半導体装置用回路部材。
  3. 【請求項3】 導電性基板と、導電性基板上にめっきに
    より形成された導電性金層により少なくとも二次元的に
    形成された回路部等を有する半導体装置用の回路部材
    で、回路部は、少なくとも、半導体素子と電気的に連結
    するためのリ一ドと、外部回路と電気的接続を行うため
    の外部端子部とを有し、一体的に連結されたリードと外
    部端子部からなる組をそれぞれ独立して複数個備えてお
    り、且つ、回路部の外部端子部は、導電性基板の一面上
    に、直接、電解めっきにより形成されており、回路部の
    リードは、トランスファーモールドで外部端子形成領域
    を除くように導電性基板上に直接設けられた絶縁性のエ
    ポキシ樹脂層を介して、該絶縁性のエポキシ樹脂層上に
    形成されている半導体装置用回路部材の製造方法であっ
    て、少な〈とも、順に、(a)導電性基板の一画に凹凸
    を付ける表面処理を施す工程と、(b)凹凸を付けた側
    の導電性基板の一面に対し、剥離性を持たせる剥離処理
    を施す工程と、(c)前記表面処理、剥離処理を施した
    導電性基板の一面に、外部端子部形成領域のみを露出す
    るようにトランスフアーモールドで絶縁性のエポキシ樹
    脂層を設ける工程と、(d)導電性基板の絶縁性のエポ
    キシ樹脂層に覆われていない露出した領域に、めっき厚
    が略絶縁性のエポキシ樹脂層の厚さになるように電解め
    っきにより導電性金属めっきを施す工程と、(e)めっ
    き面上に絶縁性レジストを塗布し、回路部を作成する領
    域のみ露出させる製版工程と、(f)露出した回路部を
    作成する領域にのみ、めっき、あるいは、導電性塗料等
    により、導電性を付与して回路部を形成する工程とを有
    することを特徴とする半導体装置用回路部材の製造方
    法。
  4. 【請求項4】 導電性基板と、導電性基板上にめっきに
    より形成された導電性金層により少なくとも二次元的に
    形成された回路部等を有する半導体装置用の回路部材
    で、回路部は、少なくとも、半導体素子と電気的に連結
    するためのリ一ドと、外部回路と電気的接続を行うため
    の外部端子部とを有し、一体的に連結されたリードと外
    部端子部からなる組をそれぞれ独立して複数個備えてお
    り、且つ、回路部の外部端子部は、導電性基板の一面上
    に、直接、電解めっきにより形成されており、回路部の
    リードは、トランスファーモールドで外部端子形成領域
    を除くように導電性基板上に直接設けられた絶縁性のエ
    ポキシ樹脂層を介して、該絶縁性のエポキシ樹脂層上に
    形成されている半導体装置用回路部材の製造方法であっ
    て、少なくとも、順に、(g)導電性基板の一面に凹凸
    を付ける表面処理を施す工程と、(h)凹凸を付けた側
    の導電性基板の一面に対し、剥離性を持たせる剥離処理
    を施す工程と、(i)前記表面処理、剥離処理を施した
    導電性基板の一面に、外部端子部形成領域のみを露出す
    るようにトランスフアーモールドで絶縁性のエポキシ樹
    脂層を設ける工程と、(j)導電性基板の絶縁性のエポ
    キシ樹脂層に覆われていない露出した領域に、めっき厚
    が略絶縁性のエポキシ樹脂層の厚さになるように電解め
    っきにより導電性金属めっきを施す第一のめっき工程
    と、(k)第一のめっき面側の面全体に無電解めっきの
    みを施すことにより、または無電解めっきの後に電解め
    っきを施すことにより、全面に導電性金層からなるめっ
    き層を形成する第二のめっき工程と、(l)無電解めっ
    きにより作成されためっき面上に絶縁性のレジストを塗
    布し、回路部を作成する領域のみを覆うように製版する
    工程と、(m)該レジストを耐エッチングマスクとして
    無電解めっきにより作成されためっき層をエッチングす
    る工程とを有することを特徴とする半導体装置用回路部
    材の製造方法。
  5. 【請求項5】 請求項3ないし4における製版工程の前
    に、見当合わせ用の治具孔を形成する治具孔作製工程を
    有することを特徴とする半導体装置用回路部材の製造方
    法。
  6. 【請求項6】 請求項3ないし5における表面処理がサ
    ンドブラストによるブラスト処理であることを特徴とす
    る半導体装置用回路部材の製造方法。
  7. 【請求項7】 請求項3ないし6における剥離処理が導
    電性基板の表面に酸化膜を生成する処理であることを特
    徴とする半導体装置用回路部材の製造方法。
  8. 【請求項8】 導電性基板と、導電性基板上にめっきに
    より形成された導電性金層により少なくとも二次元的に
    形成された回路部等を有する半導体装置用の回路部材
    で、回路部は、少なくとも、半導体素子と電気的に連結
    するためのリ一ドと、外部回路と電気的接続を行うため
    の外部端子部とを有し、一体的に連結されたリードと外
    部端子部からなる組をそれぞれ独立して複数個備えてお
    り、且つ回路部の外部端子部のみが、導電性基板の一面
    上に、直接、めっきにより形成されたものであり、回路
    部の他の部分はトランスファーモールドで設けられた絶
    縁性のエポキシ樹脂層を介して形成されている半導体装
    置用回路部材を用いた半導体装置の製造方法であって、
    少なくとも、順に、(イ)導電性基板上の回路部上に、
    半導体素子を端子を上側にして搭載し、半導体素子の端
    子とリードとをワイヤボンディングする工程と、(ロ)
    半導体素子、ワイヤ、半導体装置用リード部材の回路部
    全体を覆うように半導体装置用リード部材の片面をモー
    ルドする樹脂封止工程と、(ハ)半導体装置用リード部
    材の導電性基板を剥離する基板剥離工程とを有すること
    を特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項8における基板剥離工程の後に、
    (ニ)露出した外部端子部に半田ボールをアタッチする
    工程とを有することを特徴とする半導体装置の製造方
    法。
  10. 【請求項10】 請求項8ないし9の半導体装置の製造
    方法により作製されたことを特徴とする半導体装置。
JP07468097A 1996-05-27 1997-03-12 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 Expired - Lifetime JP4121582B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP07468097A JP4121582B2 (ja) 1997-03-12 1997-03-12 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
US09/000,107 US6133070A (en) 1996-05-27 1997-05-27 Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them
PCT/JP1997/001792 WO1997045868A1 (fr) 1996-05-27 1997-05-27 Element de circuit pour dispositif semi-conducteur, dispositif semi-conducteur utilisant cet element de circuit et procede de fabrication de l'element et du dispositif
DE69735588T DE69735588T2 (de) 1996-05-27 1997-05-27 Herstellung eines bauteils für eine halbleiterschaltung
EP06006312A EP1691411B1 (en) 1996-05-27 1997-05-27 Process for producing a circuit member
EP10011870A EP2287897A3 (en) 1996-05-27 1997-05-27 Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device
EP97922197A EP0844663B1 (en) 1996-05-27 1997-05-27 Method for manufacturing a circuit member for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07468097A JP4121582B2 (ja) 1997-03-12 1997-03-12 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH10256453A true JPH10256453A (ja) 1998-09-25
JP4121582B2 JP4121582B2 (ja) 2008-07-23

Family

ID=13554193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07468097A Expired - Lifetime JP4121582B2 (ja) 1996-05-27 1997-03-12 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP4121582B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2011159999A (ja) * 2011-05-09 2011-08-18 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2011159999A (ja) * 2011-05-09 2011-08-18 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Also Published As

Publication number Publication date
JP4121582B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
US6084292A (en) Lead frame and semiconductor device using the lead frame
JPH098206A (ja) リードフレームおよびbgaタイプの樹脂封止型半導体装置
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JPH098207A (ja) 樹脂封止型半導体装置
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP4091050B2 (ja) 半導体装置の製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3983930B2 (ja) 回路部材の製造方法
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP3642911B2 (ja) リードフレーム部材とその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH1140720A (ja) 回路部材および該回路部材を用いた樹脂封止型半導体装置
JP3678883B2 (ja) 樹脂封止型半導体装置の製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JP4121582B2 (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JP2003318329A (ja) パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ
JPH1050885A (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP3585660B2 (ja) 表面実装型半導体装置の製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

EXPY Cancellation because of completion of term