JPH10260667A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH10260667A JPH10260667A JP9067085A JP6708597A JPH10260667A JP H10260667 A JPH10260667 A JP H10260667A JP 9067085 A JP9067085 A JP 9067085A JP 6708597 A JP6708597 A JP 6708597A JP H10260667 A JPH10260667 A JP H10260667A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- data
- still image
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 ＰＤＰ（プラズマディスプレイパネル）等に
内蔵のフレームメモリを利用して特別な制御系統を設け
ずに静止画像を表示する。 【解決手段】 入力映像データをフレームごとにスイッ
チ１で切換え、フレームメモリ2aと2bに交互に書込み、
フレームごとにスイッチ３で交互に切換えて読出し、駆
動部４を介しＰＤＰパネル５を駆動し映像を表示する。
静止画切換部７を静止画像表示に切換えた場合、データ
イネーブル信号生成部６よりの信号出力が停止し、イネ
ーブル検出部８でデータイネーブル信号なしを検出し、
メモリ切換９によるスイッチ１および３の切換えを停止
し、同一フレームメモリの同一映像データを繰り返し読
出し、ＰＤＰパネル５に静止画像を表示する。
内蔵のフレームメモリを利用して特別な制御系統を設け
ずに静止画像を表示する。 【解決手段】 入力映像データをフレームごとにスイッ
チ１で切換え、フレームメモリ2aと2bに交互に書込み、
フレームごとにスイッチ３で交互に切換えて読出し、駆
動部４を介しＰＤＰパネル５を駆動し映像を表示する。
静止画切換部７を静止画像表示に切換えた場合、データ
イネーブル信号生成部６よりの信号出力が停止し、イネ
ーブル検出部８でデータイネーブル信号なしを検出し、
メモリ切換９によるスイッチ１および３の切換えを停止
し、同一フレームメモリの同一映像データを繰り返し読
出し、ＰＤＰパネル５に静止画像を表示する。
Description
【０００１】
【発明の属する技術分野】本発明は映像表示装置に係
り、プラズマディスプレイパネル（ＰＤＰ）等に内蔵さ
れるフレームメモリを用いて静止画像を表示するものに
関する。
り、プラズマディスプレイパネル（ＰＤＰ）等に内蔵さ
れるフレームメモリを用いて静止画像を表示するものに
関する。
【０００２】
【従来の技術】静止画像を表示する装置では、フレーム
メモリを設けて映像データを書込み、これを繰り返し読
出し、この映像データに基づいて表示器を駆動し、静止
画像を表示する。ところで、ＰＤＰあるいはＬＣＤ（液
晶表示器）等のように、マトリクス駆動型の表示器等で
は映像データを入力時と異なる順序で表示器に出力しな
ければならないものがあり、２画面分のフレームメモリ
を設け、一方のフレームメモリに映像データを書込むと
同時に他方のフレームメモリから表示器の駆動方法に対
応させて映像データを読出すという方法を用いており、
静止画像の表示のためにこのフレームメモリを利用する
ことができれば別にフレームメモリを設けずにすむ。し
かし、それには動画表示の制御用とは別に静止画像表示
のための制御系統が必要となる。
メモリを設けて映像データを書込み、これを繰り返し読
出し、この映像データに基づいて表示器を駆動し、静止
画像を表示する。ところで、ＰＤＰあるいはＬＣＤ（液
晶表示器）等のように、マトリクス駆動型の表示器等で
は映像データを入力時と異なる順序で表示器に出力しな
ければならないものがあり、２画面分のフレームメモリ
を設け、一方のフレームメモリに映像データを書込むと
同時に他方のフレームメモリから表示器の駆動方法に対
応させて映像データを読出すという方法を用いており、
静止画像の表示のためにこのフレームメモリを利用する
ことができれば別にフレームメモリを設けずにすむ。し
かし、それには動画表示の制御用とは別に静止画像表示
のための制御系統が必要となる。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ＰＤＰ等に通常の映像（動画等）を表示するた
めに設けられているフレームメモリを特別な制御系統を
設けることなく静止画像を表示するように制御可能にす
ることにある。
に鑑み、ＰＤＰ等に通常の映像（動画等）を表示するた
めに設けられているフレームメモリを特別な制御系統を
設けることなく静止画像を表示するように制御可能にす
ることにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、２画面分のフレームメモリを有し、データ
イネーブル信号（映像データ転送のための制御信号で、
有効映像期間に出力される）に応動し、垂直同期信号に
て交互に一方のフレームメモリを入力映像データの書込
みに切換えると共に他方のフレームメモリを映像データ
の読出しに切換え、読出した映像データに基づいて表示
するものにおいて、垂直走査期間にデータイネーブル信
号が入力されない場合、次の垂直同期信号でのフレーム
メモリの切換えを停止するようにした映像表示装置を提
供するものである。
決するため、２画面分のフレームメモリを有し、データ
イネーブル信号（映像データ転送のための制御信号で、
有効映像期間に出力される）に応動し、垂直同期信号に
て交互に一方のフレームメモリを入力映像データの書込
みに切換えると共に他方のフレームメモリを映像データ
の読出しに切換え、読出した映像データに基づいて表示
するものにおいて、垂直走査期間にデータイネーブル信
号が入力されない場合、次の垂直同期信号でのフレーム
メモリの切換えを停止するようにした映像表示装置を提
供するものである。
【０００５】
【発明の実施の形態】本発明による映像表示装置では、
データイネーブル信号に応動し、垂直同期信号にてメモ
リ切換部により、２画面分のフレームメモリの一方に入
力映像データを書込むと共に他方の映像データを読出
す、というメモリ切換えを交互に行う。データイネーブ
ル信号は静止画像表示への切換えにて停止され、データ
イネーブル信号の停止をイネーブル検出部で検出し、こ
の検出に応じて次の垂直同期信号でのメモリ切換えを停
止する、すなわち、何れかのフレームメモリの映像デー
タを繰り返し読出し、画面に表示する。メモリ切換部
は、論理積回路（ＡＮＤゲート）にて正極性の垂直同期
信号をイネーブル検出部よりの信号でゲートし、ＡＮＤ
ゲートよりの信号をＴ型フリップフロップ（Ｔ−ＦＦ）
回路に印加し、出力される書込切換信号および読出切換
信号の極性を垂直同期信号の入力の都度それぞれ反転
し、イネーブル検出部は、垂直同期信号をＤ型フリップ
フロップ（Ｄ−ＦＦ）回路を複数縦属接続した遅延回路
で所要時間遅延し、遅延回路よりの信号でＤ−ＦＦ回路
をリセットし、データイネーブル信号の入力にてＨレベ
ル信号を出力するように構成する。
データイネーブル信号に応動し、垂直同期信号にてメモ
リ切換部により、２画面分のフレームメモリの一方に入
力映像データを書込むと共に他方の映像データを読出
す、というメモリ切換えを交互に行う。データイネーブ
ル信号は静止画像表示への切換えにて停止され、データ
イネーブル信号の停止をイネーブル検出部で検出し、こ
の検出に応じて次の垂直同期信号でのメモリ切換えを停
止する、すなわち、何れかのフレームメモリの映像デー
タを繰り返し読出し、画面に表示する。メモリ切換部
は、論理積回路（ＡＮＤゲート）にて正極性の垂直同期
信号をイネーブル検出部よりの信号でゲートし、ＡＮＤ
ゲートよりの信号をＴ型フリップフロップ（Ｔ−ＦＦ）
回路に印加し、出力される書込切換信号および読出切換
信号の極性を垂直同期信号の入力の都度それぞれ反転
し、イネーブル検出部は、垂直同期信号をＤ型フリップ
フロップ（Ｄ−ＦＦ）回路を複数縦属接続した遅延回路
で所要時間遅延し、遅延回路よりの信号でＤ−ＦＦ回路
をリセットし、データイネーブル信号の入力にてＨレベ
ル信号を出力するように構成する。
【０００６】
【実施例】以下、図面に基づいて本発明による映像表示
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１はスイッチで、入力映像データをフレームごと
にフレームメモリ2aまたは2bに交互に切換えて入力す
る。フレームメモリ2aおよび2bは入力された映像データ
を１フレームずつ交互に記録する。３はスイッチで、フ
レームメモリ2aおよび2bの映像データをフレームごとに
切換えて交互に読出す。４は駆動部で、スイッチ３を介
し入力される映像データに基づきＰＤＰパネル５を駆動
し、映像を表示する。６はデータイネーブル信号生成部
で、映像データをフレームメモリ2a、2bに書込むための
データイネーブル信号を垂直同期信号（V-sync）および
水平同期信号（H-sync）を基準にして生成する。７は静
止画切換部で、静止画像の表示に切換える場合に操作
し、データイネーブル信号生成部６の信号出力を停止す
る。８はイネーブル検出部で、データイネーブル信号生
成部６よりの信号を検出する。９はメモリ切換部で、V-
syncに応動し、スイッチ１をａ側またはｂ側に、スイッ
チ３をｂ側またはａ側にそれぞれ切換え、イネーブル検
出部８にてデータイネーブル信号が検出されない場合は
スイッチ１および３の切換えを停止する。10は制御部
で、各部を制御する。
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１はスイッチで、入力映像データをフレームごと
にフレームメモリ2aまたは2bに交互に切換えて入力す
る。フレームメモリ2aおよび2bは入力された映像データ
を１フレームずつ交互に記録する。３はスイッチで、フ
レームメモリ2aおよび2bの映像データをフレームごとに
切換えて交互に読出す。４は駆動部で、スイッチ３を介
し入力される映像データに基づきＰＤＰパネル５を駆動
し、映像を表示する。６はデータイネーブル信号生成部
で、映像データをフレームメモリ2a、2bに書込むための
データイネーブル信号を垂直同期信号（V-sync）および
水平同期信号（H-sync）を基準にして生成する。７は静
止画切換部で、静止画像の表示に切換える場合に操作
し、データイネーブル信号生成部６の信号出力を停止す
る。８はイネーブル検出部で、データイネーブル信号生
成部６よりの信号を検出する。９はメモリ切換部で、V-
syncに応動し、スイッチ１をａ側またはｂ側に、スイッ
チ３をｂ側またはａ側にそれぞれ切換え、イネーブル検
出部８にてデータイネーブル信号が検出されない場合は
スイッチ１および３の切換えを停止する。10は制御部
で、各部を制御する。
【０００７】図２は上述のイネーブル検出部８およびメ
モリ切換部９の一例の要部ブロック図である。イネーブ
ル検出部８はＤ−ＦＦ回路11、12、13および14で構成さ
れ、Ｄ−ＦＦ回路11〜13によりV-syncを所要時間（数ク
ロック）遅延し、Ｄ−ＦＦ回路14はＤ−ＦＦ回路13より
の信号でリセットされ、データイネーブル信号の入力に
てＨレベルの信号（イネーブル検出信号）を出力する。
また、メモリ切換部９はインバータ（ＮＯＴ）回路15、
ＡＮＤゲート16およびＴ−ＦＦ回路17で構成され、ＮＯ
Ｔ回路15は負極性のV-syncを正極性に反転し、ＡＮＤゲ
ート16はＮＯＴ回路15よりの正極性のV-syncをＤ−ＦＦ
回路14よりの信号でゲートし、Ｔ−ＦＦ回路17は、ＡＮ
Ｄゲート16よりの信号にて、出力される書込切換信号お
よび読出切換信号の極性をそれぞれ反転する。
モリ切換部９の一例の要部ブロック図である。イネーブ
ル検出部８はＤ−ＦＦ回路11、12、13および14で構成さ
れ、Ｄ−ＦＦ回路11〜13によりV-syncを所要時間（数ク
ロック）遅延し、Ｄ−ＦＦ回路14はＤ−ＦＦ回路13より
の信号でリセットされ、データイネーブル信号の入力に
てＨレベルの信号（イネーブル検出信号）を出力する。
また、メモリ切換部９はインバータ（ＮＯＴ）回路15、
ＡＮＤゲート16およびＴ−ＦＦ回路17で構成され、ＮＯ
Ｔ回路15は負極性のV-syncを正極性に反転し、ＡＮＤゲ
ート16はＮＯＴ回路15よりの正極性のV-syncをＤ−ＦＦ
回路14よりの信号でゲートし、Ｔ−ＦＦ回路17は、ＡＮ
Ｄゲート16よりの信号にて、出力される書込切換信号お
よび読出切換信号の極性をそれぞれ反転する。
【０００８】次に、本発明による映像表示装置の動作を
図３に示すタイムチャート（下段に一部を拡大して示
す）を参照しながら説明する。まず、ＰＤＰパネル５に
通常の表示（動画等）をする場合、映像データと共に入
力されるV-syncおよびH-syncを基準にしてデータイネー
ブル信号生成部６で有効映像期間を示すデータイネーブ
ル信号を生成し、この信号はイネーブル検出部８で
検出される（）。イネーブル検出部８は、図２に示す
Ｄ−ＦＦ回路11、12および13の縦属接続回路でV-sync
を数クロック遅延し（）、Ｄ−ＦＦ回路14を遅延され
たV-syncでクリアし、次のデータイネーブル信号に
てＨレベルの信号（イネーブル検出信号）を出力し、
ＡＮＤゲート16に印加する。なお、上記遅延は、Ｄ−Ｆ
Ｆ回路14が次の垂直走査期間に入る前にクリアされない
ようにするためである。
図３に示すタイムチャート（下段に一部を拡大して示
す）を参照しながら説明する。まず、ＰＤＰパネル５に
通常の表示（動画等）をする場合、映像データと共に入
力されるV-syncおよびH-syncを基準にしてデータイネー
ブル信号生成部６で有効映像期間を示すデータイネーブ
ル信号を生成し、この信号はイネーブル検出部８で
検出される（）。イネーブル検出部８は、図２に示す
Ｄ−ＦＦ回路11、12および13の縦属接続回路でV-sync
を数クロック遅延し（）、Ｄ−ＦＦ回路14を遅延され
たV-syncでクリアし、次のデータイネーブル信号に
てＨレベルの信号（イネーブル検出信号）を出力し、
ＡＮＤゲート16に印加する。なお、上記遅延は、Ｄ−Ｆ
Ｆ回路14が次の垂直走査期間に入る前にクリアされない
ようにするためである。
【０００９】メモリ切換部９は、図２に示すＮＯＴ回路
15でV-sync（同期負極性）の極性を反転し、正極性の
V-syncをＡＮＤゲート16に入力する。ＡＮＤゲート16
はこのV-syncと前記イネーブル検出部８（Ｄ−ＦＦ回
路14）よりのイネーブル検出信号との論理積を出力す
る。すなわち、V-syncが入力されたときイネーブル検
出信号がＨレベルの場合にＨレベルの信号を出力し、
Ｔ−ＦＦ回路17に印加する。Ｔ−ＦＦ回路17はＡＮＤゲ
ート16よりの信号の都度、次のV-syncのときＱ端子よ
り出力する書込切換信号およびバーＱ端子より出力す
る読出切換信号の極性をそれぞれ反転し、スイッチ１
をａ側→ｂ側（またはｂ側→ａ側）に、スイッチ３をｂ
側→ａ側（またはａ側→ｂ側）にそれぞれ切換える。
15でV-sync（同期負極性）の極性を反転し、正極性の
V-syncをＡＮＤゲート16に入力する。ＡＮＤゲート16
はこのV-syncと前記イネーブル検出部８（Ｄ−ＦＦ回
路14）よりのイネーブル検出信号との論理積を出力す
る。すなわち、V-syncが入力されたときイネーブル検
出信号がＨレベルの場合にＨレベルの信号を出力し、
Ｔ−ＦＦ回路17に印加する。Ｔ−ＦＦ回路17はＡＮＤゲ
ート16よりの信号の都度、次のV-syncのときＱ端子よ
り出力する書込切換信号およびバーＱ端子より出力す
る読出切換信号の極性をそれぞれ反転し、スイッチ１
をａ側→ｂ側（またはｂ側→ａ側）に、スイッチ３をｂ
側→ａ側（またはａ側→ｂ側）にそれぞれ切換える。
【００１０】これにより、フレームメモリ2aに書込まれ
た最初のフレームの映像データを次のフレームの映像デ
ータがフレームメモリ2bに書込まれる間に読出し、フレ
ームメモリ2bの映像データを読出す間にその次のフレー
ムの映像データをフレームメモリ2aに書込み、その間に
フレームメモリ2bの映像データを読出す、という動作を
繰り返す。フレームメモリ2aまたは2bより読出された映
像データは駆動部４に入力し、ＰＤＰパネル５を駆動し
画面に通常の映像（動画等）を表示する。
た最初のフレームの映像データを次のフレームの映像デ
ータがフレームメモリ2bに書込まれる間に読出し、フレ
ームメモリ2bの映像データを読出す間にその次のフレー
ムの映像データをフレームメモリ2aに書込み、その間に
フレームメモリ2bの映像データを読出す、という動作を
繰り返す。フレームメモリ2aまたは2bより読出された映
像データは駆動部４に入力し、ＰＤＰパネル５を駆動し
画面に通常の映像（動画等）を表示する。
【００１１】静止画切換部７を静止画像表示に切換えた
場合、静止画切換部７よりの信号でデータイネーブル信
号生成部６よりの信号出力が停止され、イネーブル検出
部８ではデータイネーブル信号が検出されず（Ｄ−ＦＦ
回路14の出力がＨレベルにならない）、従って、V-sync
が入力してもＡＮＤゲート16の出力レベルはＬであ
り、Ｔ−ＦＦ回路17は次のV-syncのとき出力信号お
よびを極性反転せず、スイッチ１およびスイッチ３の
切換えが停止し、次にデータイネーブル信号が検出さ
れるまで、フレームメモリ2a（または2b）より同一の映
像データが繰り返し読出され、ＰＤＰパネル５には静止
画像が表示される。
場合、静止画切換部７よりの信号でデータイネーブル信
号生成部６よりの信号出力が停止され、イネーブル検出
部８ではデータイネーブル信号が検出されず（Ｄ−ＦＦ
回路14の出力がＨレベルにならない）、従って、V-sync
が入力してもＡＮＤゲート16の出力レベルはＬであ
り、Ｔ−ＦＦ回路17は次のV-syncのとき出力信号お
よびを極性反転せず、スイッチ１およびスイッチ３の
切換えが停止し、次にデータイネーブル信号が検出さ
れるまで、フレームメモリ2a（または2b）より同一の映
像データが繰り返し読出され、ＰＤＰパネル５には静止
画像が表示される。
【００１２】
【発明の効果】以上に説明したように、本発明による映
像表示装置によれば、静止画表示の操作でデータイネー
ブル信号が停止されるのを検出し、フレームメモリの書
込み・読出しの切換えを停止し、同一フレームの映像デ
ータを繰り返し読出し、静止画像を表示するものである
から、既存の映像表示装置で静止画像を表示することが
でき、別の制御系統あるいは装置を設ける必要がない。
像表示装置によれば、静止画表示の操作でデータイネー
ブル信号が停止されるのを検出し、フレームメモリの書
込み・読出しの切換えを停止し、同一フレームの映像デ
ータを繰り返し読出し、静止画像を表示するものである
から、既存の映像表示装置で静止画像を表示することが
でき、別の制御系統あるいは装置を設ける必要がない。
【図１】本発明による映像表示装置の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】イネーブル検出部およびメモリ切換部の一例の
要部ブロック図である。
要部ブロック図である。
【図３】本発明による映像表示装置の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
１、３ スイッチ 2a、2b フレームメモリ ４ 駆動部 ５ ＰＤＰパネル ６ データイネーブル信号生成部 ７ 静止画切換部 ８ イネーブル検出部 ９ メモリ切換部 10 制御部 11〜14 Ｄ−ＦＦ回路 15 インバータ（ＮＯＴ）回路 16 論理積回路（ＡＮＤゲート） 17 Ｔ−ＦＦ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｄ
Claims (6)
- 【請求項１】 ２画面分のフレームメモリを有し、デー
タイネーブル信号に応動し、垂直同期信号にて交互に一
方のフレームメモリを入力映像データの書込みに切換え
ると共に他方のフレームメモリを映像データの読出しに
切換え、読出した映像データに基づいて表示するものに
おいて、垂直走査期間にデータイネーブル信号が入力さ
れない場合、次の垂直同期信号でのフレームメモリの切
換えを停止するようにした映像表示装置。 - 【請求項２】 静止画像表示に切換える静止画切換部を
設け、静止画切換部よりの信号にて前記データイネーブ
ル信号の入力を停止するようにした請求項１記載の映像
表示装置。 - 【請求項３】 前記フレームメモリの書込みおよび読出
しを切換えるメモリ切換部と、データイネーブル信号を
検出するイネーブル検出部とを設け、データイネーブル
信号が検出されない場合はメモリ切換部の動作を停止す
るようにした請求項１または請求項２記載の映像表示装
置。 - 【請求項４】 前記イネーブル検出部は、垂直同期信号
に基づいてリセットされ、データイネーブル信号の入力
にて検出信号を出力するＤ型フリップフロップ回路で構
成した請求項３記載の映像表示装置。 - 【請求項５】 前記垂直同期信号を所要時間遅延する遅
延部を設け、遅延部よりの信号で前記Ｄ型フリップフロ
ップ回路をリセットするようにした請求項４記載の映像
表示装置。 - 【請求項６】 前記メモリ切換部は、垂直同期信号をイ
ネーブル検出部よりの信号でゲートする論理積回路と、
論理積回路よりの信号にて書込切換信号および読出切換
信号の極性をそれぞれ反転するＴ型フリップフロップ回
路とからなる請求項３記載の映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067085A JPH10260667A (ja) | 1997-03-19 | 1997-03-19 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067085A JPH10260667A (ja) | 1997-03-19 | 1997-03-19 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10260667A true JPH10260667A (ja) | 1998-09-29 |
Family
ID=13334700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9067085A Pending JPH10260667A (ja) | 1997-03-19 | 1997-03-19 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10260667A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180521B2 (en) | 2002-11-15 | 2007-02-20 | Pioneer Corporation | Method and device for accessing frame memory within display panel driver |
| US7649530B2 (en) | 2004-10-13 | 2010-01-19 | Nec Lcd Technologies, Ltd. | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| JP2010152007A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 映像表示装置及び表示方法 |
| US7796198B2 (en) | 2005-02-24 | 2010-09-14 | Fujitsu Hitachi Plasma Display Limited | Display control apparatus of display panel, and display device having display control apparatus |
| JP2017151377A (ja) * | 2016-02-26 | 2017-08-31 | 日亜化学工業株式会社 | 表示方法 |
-
1997
- 1997-03-19 JP JP9067085A patent/JPH10260667A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180521B2 (en) | 2002-11-15 | 2007-02-20 | Pioneer Corporation | Method and device for accessing frame memory within display panel driver |
| US7649530B2 (en) | 2004-10-13 | 2010-01-19 | Nec Lcd Technologies, Ltd. | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| US7796198B2 (en) | 2005-02-24 | 2010-09-14 | Fujitsu Hitachi Plasma Display Limited | Display control apparatus of display panel, and display device having display control apparatus |
| JP2010152007A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 映像表示装置及び表示方法 |
| JP2017151377A (ja) * | 2016-02-26 | 2017-08-31 | 日亜化学工業株式会社 | 表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0496532B1 (en) | Liquid crystal display apparatus | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| US5781185A (en) | Display device capable of mode detection and automatic centering | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JP2000258748A (ja) | 液晶表示装置 | |
| KR101319088B1 (ko) | 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 | |
| JP3315632B2 (ja) | メモリー制御装置とこれを用いた液晶表示装置 | |
| US6618032B1 (en) | Display apparatus having functions of displaying video signals as enlarged/thinned pictures | |
| JPH10260667A (ja) | 映像表示装置 | |
| JP2002099270A (ja) | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 | |
| US5859635A (en) | Polarity synchronization method and apparatus for video signals in a computer system | |
| EP1594119A2 (en) | Image signal processing circuit and image display apparatus | |
| JPH09120055A (ja) | マトリクス型液晶表示装置 | |
| KR100316979B1 (ko) | 표시부에 맞춰 영상신호를 확대,축소할 수 있는 표시장치 | |
| US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
| EP0435701A2 (en) | Display control method and apparatus for ferroelectric liquid crystal panel | |
| US5646700A (en) | Simultaneous write/read control apparatus for first-in-first-out memory | |
| US7649530B2 (en) | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit | |
| JP3267712B2 (ja) | 表示装置と表示方法 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH0955917A (ja) | 表示装置 | |
| US6339452B1 (en) | Image display device and image displaying method | |
| JPH04311175A (ja) | 液晶駆動法 | |
| JPH1127599A (ja) | ２画面表示テレビジョン及び２画面表示の為の追い越し制御回路 | |
| JPH083107Y2 (ja) | 液晶表示装置付磁気記録再生装置 |