JPH10262019A - 多重変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 同期系のフレームフォーマットに於けるフュ
ーチャ・オーバーヘッド（ＦＯＨ）のアクセス機能を拡
充した多重変換装置に関し、フューチャ・オーバーヘッ
ドを任意に設定して挿入／抽出を可能とする。 【解決手段】 オーバーヘッド挿入部２３とオーバーヘ
ッド抽出部２４とを含む多重変換装置に於いて、オーバ
ーヘッド挿入部２３は、フレームパルスＦＰに同期した
タイミング信号を出力する挿入側パルス発生部１と、Ｆ
ＯＨアクセス設定部２５からのアクセス設定アドレスに
従ったタイミング信号を出力する挿入タイミング変換回
路５と、このタイミング信号に従ってＦＯＨアクセス設
定部２５からのＦＯＨデータを挿入配置するＦＯＨデー
タ・サブ挿入回路６と、このＦＯＨデータをメインデー
タＭＤに挿入するＦＯＨ挿入回路７と、このメインデー
タＭＤにＧＯＨデータを挿入するＧＯＨ挿入部３とを備
えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレームフォーマ
ットのオーバーヘッドアクセスの機能を拡充した多重変
換装置に関する。同期系に於けるフレームフォーマット
のオーバーヘッドは、フレーム同期バイトやセクション
・トレース・バイト等の各種の機能のバイトや未定義バ
イトを含むもので、それぞれのバイト位置は予め規定さ
れている。このようなオーバーヘッドの任意のバイトに
対してアクセス（挿入／抽出）を可能とするフューチャ
・オーバーヘッド・アクセスを容易にすることが要望さ
れている。

【０００２】

【従来の技術】図２３は従来例の要部説明図であり、２
００はオーバーヘッド挿入部、２１０はオーバーヘッド
抽出部、２０１は挿入側パルス発生回路（ＰＧ）、２０
２は挿入側一般オーバーヘッド・インタフェース回路
（ＧＯＨ ＩＮＦ）、２０３は一般オーバーヘッド挿入
回路（ＧＯＨ ＩＮ）、２１１は抽出側パルス発生回路
（ＰＧ）、２１２は抽出側一般オーバーヘッド・インタ
フェース回路（ＧＯＨ ＩＮＦ）、２１３は一般オーバ
ーヘッド抽出回路（ＧＯＨ ＤＰ）を示す。

【０００３】挿入側パルス発生回路２０１と抽出側パル
ス発生回路２１１は、フレームパルスＦＰに同期して一
般オーバーヘッドの挿入又は抽出のタイミング信号を発
生して、一般オーバーヘッド挿入回路２０３又は一般オ
ーバーヘッド抽出回路２１３に加える。又挿入側一般オ
ーバーヘッド・インタフェース回路２０２は、挿入する
オーバーヘッド・データを一般オーバーヘッド挿入回路
２０３に入力し、メインデータＭＤに挿入する。又一般
オーバーヘッド抽出回路２１３は、メインデータＭＤか
ら一般オーバーヘッド・データを抽出し、抽出側一般オ
ーバーヘッド・インタフェース回路２１２に転送する。

【０００４】フレームパルスＦＰは、一般オーバーヘッ
ドのフレーム同期バイトの先頭に同期したパルスであ
り、このフレームパルスＦＰに同期して、挿入側パルス
発生回路２０１及び抽出側パルス発生回路２１１から、
各バイトの位置を示すタイミング信号を発生する。従っ
て、このタイミング信号により一般オーバーヘッドの各
バイト位置を識別することができる。

【０００５】例えばＳＴＳ−３（ＳＴＭ−１相当の１５
５Ｍｂｐｓ）やＳＴＳ−１２（ＳＴＭ−４相当の６２２
Ｍｂｐｓ）程度の伝送速度の場合、前述の構成により、
一般オーバーヘッド挿入回路２０３に於いては、挿入側
パルス発生回路２０１からのタイミング信号を基にバイ
ト位置を識別して所定の一般オーバーヘッド・データを
挿入することができ、又一般オーバーヘッド抽出回路２
１３に於いては、抽出側パルス発生回路２１１からのタ
イミング信号を基に、所定の一般オーバーヘッド・デー
タを抽出することができる。

【０００６】

【発明が解決しようとする課題】伝送速度を数１０Ｇｂ
ｐｓ程度に高速化して伝送容量の増大を図り、又ネット
ワークの多様化を図るような場合に、任意に設定された
フューチャ・オーバーヘッドのアクセス（挿入／抽出）
が考えられる。このようなフューチャ・オーバーヘッド
のアクセスは、未定義バイトを含む各種の組合せに対し
て行う構成が必要となり、その組合せ数は膨大となるか
ら、総ての組合せに対応する為には、単純な組合せ回路
によって構成する場合、回路規模が膨大となって装置の
大型化並びにコストアップとなる問題があり、且つタイ
ミング・マージンの不足が生じる問題がある。即ち、伝
送容量の増大やアプリケーションの機能追加等に対応し
て、任意に設定したフューチャ・オーバーヘッドのアク
セスを可能とすることが容易でない問題が生じていた。
本発明は、任意に設定されたフューチャ・オーバーヘッ
ドのアクセスを容易にすることを目的とする。

【０００７】

【課題を解決するための手段】本発明の多重変換装置
は、（１）同期系のフレームフォーマットのオーバーヘ
ッドにフューチャ・オーバーヘッド・データの挿入又は
抽出を行う多重変換装置に於いて、アクセス設定アドレ
ス及び前記フューチャ・オーバーヘッド・データを設定
するフューチャ・オーバーヘッド・アクセス設定部２５
と、このフューチャ・オーバーヘッド・アクセス設定部
２５からの前記アクセス設定アドレスに従ってタイミン
グ信号を生成する挿入タイミング変換回路５と、この挿
入タイミング変換回路５からのタイミング信号に従って
前記フューチャ・オーバーヘッド・アクセス設定部２５
からのフューチャ・オーバーヘッド・データを挿入する
フューチャ・オーバーヘッド・データ・サブ挿入回路６
と、このフューチャ・オーバーヘッド・データ・サブ挿
入回路６により挿入した前記フューチャ・オーバーヘッ
ド・データをメインデータに挿入するフューチャ・オー
バーヘッド挿入回路７と、このフューチャ・オーバーヘ
ッド挿入回路７からのメインデータに、一般オーバーヘ
ッド・データを挿入する一般オーバーヘッド挿入部３と
を備えている。従って、フューチャ・オーバーヘッド設
定部２５に設定した所望のアクセス設定アドレスに従っ
た位置に、所望のフューチャ・オーバーヘッド・データ
を挿入することができる。

【０００８】又（２）同期系のフレームフォーマットの
オーバーヘッドにフューチャ・オーバーヘッド・データ
の挿入又は抽出を行う多重変換装置に於いて、メインデ
ータの一般オーバーヘッド・データを抽出する一般オー
バーヘッド抽出部１３と、フューチャ・オーバーヘッド
のアクセス設定アドレスを設定するフューチャ・オーバ
ーヘッド・アクセス設定部２５と、このフューチャ・オ
ーバーヘッド・アクセス設定部２５からの前記アクセス
設定アドレスを基にタイミング信号を出力する抽出タイ
ミング変換／多重化回路１５と、この抽出タイミング変
換／多重化回路１５からのタイミング信号に従って前記
メインデータからフューチャ・オーバーヘッド・データ
を抽出するフューチャ・オーバーヘッド抽出回路１６と
を備えている。従って、オーバーヘッド挿入部に於いて
挿入したフューチャ・オーバーヘッド・データを、アク
セス設定アドレスに従って抽出することができる。

【０００９】又（３）挿入するフューチャ・オーバーヘ
ッド・データの直並列変換を行ってフューチャ・オーバ
ーヘッド・データ・サブ挿入回路６に加える挿入側フュ
ーチャ・オーバーヘッド・インタフェース回路８と、フ
ューチャ・オーバーヘッド抽出回路１６により抽出した
フューチャ・オーバーヘッド・データの並直列変換を行
う抽出側フューチャ・オーバーヘッド・インタフェース
回路９と、設定したアクセス設定アドレスを挿入タイミ
ング変換回路５及び抽出タイミング変換／多重化回路１
５に加えるフューチャ・オーバーヘッド挿入／抽出設定
回路１０とを含むフューチャ・オーバーヘッド・アクセ
ス設定部２５を備えることができる。

【００１０】又（４）フューチャ・オーバーヘッド挿入
／抽出設定回路１０に設定し且つパリティビットを付加
したアクセス設定アドレスのパリティチェックを行い、
パリティエラー検出によりパリティ・アラーム信号を出
力するパリティ検出回路１７を備えることができる。こ
のパリティチェックにより、フューチャ・オーバーヘッ
ド・データの挿入の信頼性を向上することができる。

【００１１】又（５）フューチャ・オーバーヘッド挿入
／抽出設定回路１０に設定された前記アクセス設定アド
レスを相互に比較して重複設定の有無を検出する重複設
定検出回路１８を備えることができる。この重複設定検
出回路１８により、誤って同一バイト位置に同一又は異
なるフューチャ・オーバーヘッド・データを挿入する誤
設定を検出し、それに基づいて修正することにより、フ
ューチャ・オーバーヘッド・データの挿入の信頼性を向
上することができる。

【００１２】又（６）フューチャ・オーバーヘッド挿入
／抽出設定回路１０に設定された複数の前記アクセス設
定アドレスをタイミング信号により選択して、同一タイ
ミングで選択出力された二つのアクセス設定アドレスを
比較する重複判定部と、この重複判定部からの比較一致
による重複設定判定出力信号を保持して重複設定アラー
ム信号を出力する出力部とを備えることができる。

【００１３】又（７）直並列変換したメインデータを複
数グループに分けたグループ対応のフューチャ・オーバ
ーヘッド挿入回路と一般オーバーヘッド挿入部とを含む
オーバーヘッド挿入部と、グループ対応のオーバーヘッ
ド挿入部のフューチャ・オーバーヘッド挿入回路に、ア
クセス設定アドレスに従ったタイミングのフューチャ・
オーバーヘッド・データを入力して、メインデータのグ
ループに挿入するフューチャ・オーバーヘッド・アクセ
ス挿入部と、グループ対応のオーバーヘッド挿入部の一
般オーバーヘッド挿入部に、一般オーバーヘッド・デー
タを入力してメインデータのグループに挿入する一般オ
ーバーヘッド・アクセス挿入部とを備えることができ
る。

【００１４】又（８）直並列変換したメインデータを複
数グループに分けたグループ対応のフューチャ・オーバ
ーヘッド抽出回路と一般オーバーヘッド抽出回路とを含
むオーバーヘッド抽出部と、グループ対応のオーバーヘ
ッド抽出部のフューチャ・オーバーヘッド抽出回路に、
アクセス設定アドレスに従ったタイミング信号を入力し
てフューチャ・オーバーヘッド・データを抽出するフュ
ーチャ・オーバーヘッド・アクセス抽出部と、グループ
対応の前記オーバーヘッド抽出部の一般オーバーヘッド
抽出回路に、タイミング信号を加えて一般オーバーヘッ
ド・データを抽出する一般オーバーヘッド・アクセス抽
出部とを備えることができる。

【００１５】又（９）同期系のフレームフォーマットの
オーバーヘッドにフューチャ・オーバーヘッド・データ
の挿入又は抽出を行う多重変換装置に於いて、一般オー
バーヘッド・データを挿入する一般オーバーヘッド挿入
部と、アクセス設定アドレス及び前記フューチャ・オー
バーヘッド・データを設定するフューチャ・オーバーヘ
ッド・アクセス設定部と、このフューチャ・オーバーヘ
ッド・アクセス設定部からの前記アクセス設定アドレス
に従ってタイミング信号を生成する挿入タイミング変換
回路と、この挿入タイミング変換回路からのタイミング
信号に従ってフューチャ・オーバーヘッド・アクセス設
定部からのフューチャ・オーバーヘッド・データを挿入
するフューチャ・オーバーヘッド・データ・サブ挿入回
路と、一般オーバーヘッド挿入部により一般オーバーヘ
ッド・データを挿入したメインデータに、フューチャ・
オーバーヘッド・データ・サブ挿入回路からのフューチ
ャ・オーバーヘッド・データを挿入するフューチャ・オ
ーバーヘッド挿入回路とを含むことができる。この構成
により一般オーバーヘッドに於ける定義済みのバイトに
対してフューチャ・オーバーヘッド・データを上書きす
ることが可能となり、各種のテスト機能を実現すること
も可能となる。

【００１６】

【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１は挿入側パルス発生部（ＰＧ）、２
は挿入側一般オーバーヘッド・インタフェース部（ＧＯ
Ｈ ＩＮＦ）、３は一般オーバーヘッド挿入部（ＧＯＨ
ＩＮ）、４はフューチャ・オーバーヘッド挿入用サブ
・パルス発生回路（ＳＰＧ）、５は挿入タイミング変換
回路（ＴＣ）、６はフューチャ・オーバーヘッド・デー
タ・サブ挿入回路（ＦＯＨ ＳＩＮ）、７はフューチャ
・オーバーヘッド挿入回路（ＦＯＨ ＩＮ）、８は挿入
側フューチャ・オーバーヘッド・インタフェース回路、
９は抽出側フューチャ・オーバーヘッド・インタフェー
ス回路、１０はフューチャ・オーバーヘッド挿入／抽出
設定回路である。

【００１７】又１１は抽出側パルス発生部（ＰＧ）、１
２は抽出側一般オーバーヘッド・インタフェース部（Ｇ
ＯＨ ＩＮＦ）、１３は一般オーバーヘッド抽出部（Ｇ
ＯＨＤＰ）、１４はフューチャ・オーバーヘッド抽出用
サブ・パルス発生回路（ＳＰＧ）、１５は抽出タイミン
グ変換／多重化回路（ＴＣＭ）、１６はフューチャ・オ
ーバーヘッド抽出回路（ＦＯＨ ＤＰ）、１７はパリテ
ィ検出回路、１８は重複設定検出回路である。

【００１８】又２１はフューチャ・オーバーヘッド挿入
部、２２はフューチャ・オーバーヘッド抽出部、２３は
オーバーヘッド挿入部、２４はオーバーヘッド抽出部、
２５はフューチャ・オーバーヘッド・アクセス設定部、
２６はアラーム検出部、ＭＤはメインデータ、ＦＰはフ
レームパルス、ＡＬＭはアラーム信号、ＴＩＭ１〜２
７，Ｐ１〜１２はタイミング信号、ＣＯＬｘはコラム信
号、ＲＯＷｘはロウ信号、ＦＯＨｘはフューチャ・オー
バーヘッド・データを示す。

【００１９】この実施の形態は、オーバーヘッド挿入部
２３と、オーバーヘッド抽出部２４と、フューチャ・オ
ーバーヘッド・アクセス設定部２５と、アラーム検出部
２６とを含む多重変換装置の要部を示し、オーバーヘッ
ド挿入部２３は、挿入側パルス発生部１と、挿入側一般
オーバーヘッド・インタフェース部２と、一般オーバー
ヘッド挿入部３と、フューチャ・オーバーヘッド挿入部
２１とにより構成され、このフューチャ・オーバーヘッ
ド挿入部２１は、フューチャ・オーバーヘッド挿入用サ
ブ・パルス発生回路４と、挿入タイミング変換回路５
と、フューチャ・オーバーヘッド・データ・サブ挿入回
路６と、フューチャ・オーバーヘッド挿入回路７とによ
り構成されている。

【００２０】又オーバーヘッド抽出部２４は、抽出側パ
ルス発生部１１と、抽出側一般オーバーヘッド・インタ
フェース部１２と、一般オーバーヘッド抽出部１３と、
フューチャ・オーバーヘッド抽出部２２とにより構成さ
れ、このフューチャ・オーバーヘッド抽出部２２は、フ
ューチャ・オーバーヘッド抽出用サブ・パルス発生回路
１４と、抽出タイミング変換／多重化回路１５と、フュ
ーチャ・オーバーヘッド抽出回路１６とにより構成され
ている。

【００２１】又フューチャ・オーバーヘッド・アクセス
設定部２５は、挿入側フューチャ・オーバーヘッド・イ
ンタフェース回路８と、抽出側フューチャ・オーバーヘ
ッド・インタフェース回路９と、フューチャ・オーバー
ヘッド挿入／抽出設定回路１０とから構成され、例え
ば、図示を省略したパーソナルコンピュータ等により構
成された制御装置等から各種の設定が行われる。又アラ
ーム検出部２６は、パリティ検出回路１７と、重複設定
検出回路１８とから構成され、アラーム信号ＡＬＭを前
述のパーソナルコンピュータ等の制御装置に送出する。

【００２２】以下前述のフューチャ・オーバーヘッドを
ＦＯＨ、一般オーバーヘッドをＧＯＨと略称して説明す
る。オーバーヘッド挿入部２３の挿入側パルス発生部１
と、オーバーヘッド抽出部２４の抽出側パルス発生部１
１とは、フレームパルスＦＰに同期してタイミング信号
を出力するものであり、オーバーヘッド挿入部２３に於
いて、ＧＯＨ挿入部３はこのタイミング信号に従って、
ＦＯＨ挿入部２１からＦＯＨが挿入されたメインデータ
ＭＤに、挿入側ＧＯＨインタフェース部２からのＧＯＨ
を挿入する。又ＧＯＨ抽出部１３に於いてはメインデー
タＭＤからＧＯＨを抽出して抽出側ＧＯＨインタフェー
ス部１２に転送する。

【００２３】又ＦＯＨ挿入用サブ・パルス発生回路４
は、ＦＯＨ挿入用のタイミング信号ＴＩＭ１〜２７，Ｐ
１〜１２を発生し、挿入タイミング変換回路５は、ＦＯ
Ｈ挿入／抽出設定回路１０からのアクセス設定アドレス
信号のカラム信号ＣＯＬｘとロウ信号ＲＯＷｘとに従っ
た挿入時間位置を示すタイミング信号を出力する。又Ｆ
ＯＨデータ・サブ挿入回路６は、挿入側ＦＯＨインタフ
ェース回路８からのＦＯＨデータＦＯＨｘを、挿入タイ
ミング変換回路５からのタイミング信号に従った時間位
置に多重化し、このＦＯＨデータを、ＦＯＨ挿入回路７
に於いてメインデータＭＤに挿入する。

【００２４】又オーバーヘッド抽出部２４に於いては、
ＦＯＨ抽出用サブ・パルス発生回路１４からのタイミン
グ信号を抽出タイミング変換／多重化回路１５に入力す
る。この抽出タイミング変換／多重化回路１５は、ＦＯ
Ｈ挿入／抽出設定回路１０からのＦＯＨ挿入位置を示す
カラム信号ＣＯＬｘとロウ信号ＲＯＷｘとによる位置情
報により、ＦＯＨ抽出用サブ・パルス発生回路１４から
のタイミング信号の中から唯一のタイミング信号（時間
位置）を選択し、且つ前述の位置情報より、そのメイン
データＭＤから抽出する為の情報（空間位置）に変換
し、更に、この空間位置情報で区別されるメインデータ
ＭＤ毎に抽出タイミング信号を時分割多重化して、ＦＯ
Ｈ抽出回路１６に入力し、このＦＯＨ抽出回路１６に於
いてメインデータＭＤからＦＯＨを抽出する。

【００２５】又ＦＯＨアクセス設定部２５の挿入側ＦＯ
Ｈインタフェース回路８は、図示を省略したパーソナル
コンピュータ等の装置から直列に入力されたＦＯＨデー
タを並列に変換し、ＦＯＨデータＦＯＨｘとしてＦＯＨ
データ・サブ挿入回路６に入力する。又抽出側ＦＯＨイ
ンタフェース回路９は、ＦＯＨ抽出回路１６に於いて抽
出したＦＯＨデータの並直列変換を行って、パーソナル
コンピュータ等の装置に送出する。又ＦＯＨ挿入／抽出
設定回路１０は、パーソナルコンピュータ等の装置から
のＦＯＨのアクセス設定アドレスのコラム信号ＣＯＬｘ
とロウ信号ＲＯＷｘとを、挿入タイミング変換回路５及
び抽出タイミング変換／多重化回路１５に入力する。

【００２６】図２はフレームフォーマットの説明図であ
り、ＳＴＳ−４８（２．４Ｇｂｐｓ）の場合を示し、１
フレームは、４３２０バイト×９列の構成を有し、又オ
ーバーヘッドは４８バイト×３×９の構成で、ペイロー
ドは４１７６バイト×９の構成となる。ＳＴＳ−１の場
合、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｄ１〜Ｄ１２，Ｅ
１，Ｅ２，Ｆ１，Ｈ１〜Ｈ３，Ｋ１，Ｋ２，Ｚ１，Ｚ２
は、それぞれ１バイト構成であるが、ＳＴＳ−４８の場
合は、４８倍となるから、下方のＡ１，Ａ２，Ｃ１とし
て示すように、それぞれ＃１〜＃４８バイト構成とな
る。以下複数バイト構成のオーバーヘッドバイトについ
てもそれぞれＡ１バイト，Ａ２バイト，Ｃ１バイト等の
表現により説明する。

【００２７】図３はオーバーヘッドの説明図であり、図
２に示すＳＴＳ−４８の場合のオーバーヘッド・バイト
とその機能，用途を示し、例えば、図２の下方に示すＡ
１バイトの＃１〜＃４８バイトとＡ２バイトの＃１〜＃
４８バイトとはフレーム同期バイト、又Ｃ１バイトの先
頭の＃１バイトはセクション・トレース・バイト、Ｂ１
バイトの先頭の＃１バイトはＢＩＰ−８（Ｂit Ｉnter
leaved Ｐarity ８）バイト、Ｅ１バイトの先頭の＃１
バイトはオーダーワイヤ機能のバイトであり、Ａ１，Ａ
２，Ｂ１，Ｂ２，Ｃ１，Ｄ１〜Ｄ１２，Ｅ１，Ｅ２，Ｆ
１，Ｈ１〜Ｈ３，Ｋ１，Ｋ２，Ｚ１，Ｚ２の各バイトに
ついてそれぞれ図示のように定義されている。

【００２８】又図３の最下欄に示すように、それぞれの
機能，用途が定義されたバイト以外のオーバーヘッド・
バイトを、将来の機能拡張等の為のフューチャ・オーバ
ーヘッド・バイトとするもので、図２に示すＳＴＳ−４
８のフレームフォーマットのオーバーヘッドに於いて、
３４１バイトが前述のように機能，用途が定義された一
般オーバーヘッド・バイトであり、それ以外の９５５バ
イトをフューチャ・オーバーヘッド・バイト（ＦＯＨバ
イト）とするものである。

【００２９】本発明に於いては、前述のＦＯＨバイトを
任意に設定して挿入送出し、且つ設定されたＦＯＨバイ
トを受信側で抽出するものである。前述のように、図１
に於けるＦＯＨアクセス設定部２５のフューチャ・オー
バーヘッド挿入／抽出設定回路１０に、図２に示すフレ
ームフォーマットの場合の９５５バイトの中の所望の単
一又は複数のバイト位置を指定し、そのバイト位置をフ
レームフォーマットに於けるコラム信号ＣＯＬｘとロウ
番号ＲＯＷｘとからなるアクセス設定アドレスとして設
定する。このアクセス設定アドレスを挿入タイミング変
換回路５に加え、又挿入側ＦＯＨインタフェース回路８
を介してＦＯＨバイトをＦＯＨデータ・サブ挿入回路６
に加えることにより、指定したバイト位置にＦＯＨデー
タを挿入することができる。又オーバーヘッド抽出部２
４に於いては、設定された単一又は複数のアクセス設定
アドレスに従った抽出タイミング変換／多重化回路１５
からのタイミング信号に従ってＦＯＨデータを抽出する
ことができる。

【００３０】図４，図５は本発明の第１の実施の形態の
タイミングチャートであり、図２に示すフレームフォー
マットを３２並列データ（４バイト並列）とした場合
に、１フレームが９７２０バイトとなる場合を示し、図
４に於いては、フレームパルスＦＰと、メインデータＭ
Ｄと、タイミング信号ＴＭ１〜ＴＭ２７とを示す。従っ
て、オーバーヘッドは３６バイト、ペイロードは１０４
４バイトとなる。又タイミング信号ＴＭ１〜ＴＭ２７
は、１２バイト幅で、Ａ１，Ａ２，Ｃ１バイト等のそれ
ぞれのオーバーヘッド・バイトの位置を示すものであ
る。

【００３１】又図５は、オーバーヘッドの例えばＡ１，
Ａ２，Ｃ１バイトの部分を拡大して示すもので、４並列
の各列を“００”，“０１”，“１０”，“１１”で示
す。又タイミング信号Ｐ１〜Ｐ１２は、１バイト幅で、
Ａ１，Ａ２，Ｃ１バイト等のそれぞれオーバーヘッド・
バイト位置を示すものである。又ＣＯＬｘ，ＲＯＷｘ
は、オーバーヘッドの各バイト位置と、その中の１バイ
ト位置とを指定する１２ビット構成の設定情報であり、
ＬＮはその設定情報の中の２ビット構成で４並列の各列
を指定する情報である。又ＦＯＨｘは８ビット構成のフ
ューチャ・オーバーヘッド・データを示す。

【００３２】図６乃至図１０はＦＯＨ挿入タイミングチ
ャートであり、図６は図５に示すメインデータＭＤと同
一のメインデータＭＤのそれぞれ４８バイト構成のＡ
１，Ａ２，Ｃ１バイトと、ＦＯＨデータ・サブ挿入回路
６（図１参照）からのＳＤＴ１〜ＳＤＴ４とによるＦＯ
Ｈデータとを示し、α，β，γの各バイトを、Ｃ１バイ
トの先頭バイト＃１以外の＃１８，＃３４，＃２０のバ
イト位置を指定して、ＦＯＨデータとして挿入する場合
を示す。

【００３３】図７は、図６のＳＤＴ１〜ＳＤ４と、アク
セス設定アドレスＡＤ１〜ＡＤ３と、タイミング信号Ｔ
Ｍ１〜ＴＭ３と、ＦＯＨデータＦＯＨ１〜ＦＯＨ３と、
ライン選択信号ＬＮ１〜ＬＮ３とを示し、アクセス設定
アドレスＡＤ１をＲＯＷ０（ｈ），ＣＯＬ７１（ｈ）と
することにより、Ｃ１＃１８のアクセス設定を行い、ア
クセス設定アドレスＡＤ２をＲＯＷ０（ｈ），ＣＯＬ８
１（ｈ）とすることにより、Ｃ１＃３４のアクセス設定
を行い、アクセス設定アドレスＡＤ３をＲＯＷ０
（ｈ），ＣＯＬ７３（ｈ）とすることにより、Ｃ１＃２
０のアクセス設定を行う。

【００３４】アクセス設定アドレスＡＤ１により、図４
及び図５に示すタイミング信号ＴＭ３，Ｐ５を選択した
タイミング信号ＴＭ１となり、ライン信号ＬＮ１を“０
１”とすることにより、ＦＯＨ１のαは、ＳＤＴ２に示
すタイミングでＦＯＨ挿入回路７（図１参照）に入力さ
れる。又アクセス設定アドレスＡＤ２により、タイミン
グ信号ＴＭ３，Ｐ９を選択したタイミング信号ＴＭ２と
なり、ライン信号ＬＮを“０１”とすることにより、Ｆ
ＯＨ２のβは、ＳＤＴ２に示すタイミングでＦＯＨ挿入
回路７に入力される。又アクセス設定アドレスＡＤ３に
より、タイミング信号ＴＭ３，Ｐ５を選択したタイミン
グ信号ＴＭ３となり、ライン信号ＬＮを“１１”とする
ことにより、ＦＯＨ３のγは、ＳＤＴ４に示すタイミン
グでＦＯＨ挿入回路７に入力される。

【００３５】図８は、図７のＴＭ３，ＦＯＨ３，ＬＮ３
と共に、α，β，γのＦＯＨデータが挿入されたメイン
データＭＤを示す。なお、ＦＯＨ挿入回路７に於いて
は、オーバーヘッド・バイトを総て“０”とし、ＦＯＨ
データ・サブ挿入回路６からのＦＯＨデータα，β，γ
との論理和をとり、ＧＯＨ挿入部３に於いて挿入側ＧＯ
Ｈインタフェース部２からのＧＯＨバイトとの論理和を
とることにより、ＧＯＨバイトを挿入したメインデータ
ＭＤとして出力することができる。

【００３６】即ち、図９に示すように、タイミング信号
Ａ１ＴＭによるＡ１バイトＧＯＨＡ１のρ（ｈ）と、タ
イミング信号Ａ２ＴＭによるＡ２バイトＧＯＨＡ２のσ
（ｈ）と、タイミング信号Ｃ１＃１ＴＭによるＣ１＃１
バイトＧＯＨＣ１＃１のλ（ｈ）とが挿入されて、下方
のＭＤに示すオーバーヘッドが形成される。従って、任
意に指定したオーバーヘッドのバイト位置に、ＦＯＨデ
ータを挿入するように制御することができる。

【００３７】図１０は、前述のＦＯＨ挿入の概念を示す
もので、メインデータＭＤのオーバーヘッドのバイト位
置Ｅ，ＧにＦＯＨｘのδ，εを挿入する場合、アクセス
設定アドレスのロウ信号ＲＯＷｘ＝ζとコラム信号ＣＯ
Ｌｘ＝ηとに従って、バイト位置Ｅを示すタイミング信
号ＴＭｘが出力され、又次のフレームによるアクセス設
定アドレスのロウ信号ＲＯＷｘ＝θとコラム信号ＣＯＬ
ｘ＝μとに従って、バイト位置Ｇを示すタイミング信号
ＴＭｘが出力されるから、下方のメインデータＭＤとし
て示すように、Ａ〜Ｚのバイトの中のＥ，Ｇの位置にＦ
ＯＨｘ＝δ，εがそれぞれ挿入される。又ＦＯＨｘを抽
出する場合は、アクセス設定アドレスに従ったタイミン
グ信号ＴＭｘにより、挿入処理と逆の処理によってＡ〜
Ｚのバイトの中のＥ，Ｇの位置にＦＯＨｘ＝δ，εを抽
出することができる。

【００３８】図１１は設定情報の説明図であり、ＳＴＳ
−１９２（１０Ｇｂｐｓ）の場合のパーソナルコンピュ
ータ等の装置からの設定情報のフォーマットの一例を示
し、ＳＴＳ−４８の場合の４倍の容量であり、ＧＰ１〜
ＧＰ４はそれぞれ２５６ビットからなるグループを示
し、各グループは、ＣＯＬ１，ＲＯＷ１〜ＣＯＬ１６，
ＲＯＷ１６からなる１６個のアクセス設定アドレスを有
し、コラム信号ＣＯＬは、８ビットｂ０〜ｂ７により０
〜１４３を有効設定とし、残りの１４４〜２５５を無効
設定とする。又ロウ信号ＲＯＷは８ビットの中の４ビッ
トｂ０〜ｂ３により０〜８を有効設定とし、残りの９〜
１５を無効設定とする。それによって、ＦＯＨを任意に
設定することができる。

【００３９】図１２及び図１３はオーバーヘッド・アク
セス設定の説明図であり、前述の場合のＳＴＳ−１９２
（１０Ｇｂｐｓ）のオーバーヘッドを示し、オーバーヘ
ッドのＡ１，Ｂ１，Ｄ１，Ｈ１，Ｂ２，Ｄ４，Ｄ７，Ｄ
１０，Ｚ１バイトを第１バイト１ｓｔＢｙｔｅ、Ａ２，
Ｅ１，Ｄ２，Ｈ２，Ｋ１，Ｄ５，Ｄ８，Ｄ１１，Ｚ２バ
イトを第２バイト２ｎｄＢｙｔｅ、Ｃ１，Ｆ１，Ｄ３，
Ｈ３，Ｋ２，Ｄ６，Ｄ９，Ｄ１２，Ｅ２バイトを第３バ
イト３ｒｄＢｙｔｅとし、第１，第２，第３バイトをそ
れぞれ第１〜第４グループＧＰ１〜ＧＰ４とした場合を
示す。

【００４０】そして、縦方向の０〜９はロウ番号、横方
向の１〜４８はコラム番号であり、図１２に展開して示
す第１バイト及び図１３に展開して示す第２，第３バイ
トについて、グループ番号とロウ番号とコラム番号とに
より、＃１〜＃１９２のバイト位置を指定することがで
きる。なお、＃１〜＃１９２のバイト位置の右側の数値
は、コラム信号のデコード値を示す。

【００４１】図１４は本発明の実施の形態のパリティ検
出回路の説明図であり、図１に示すアラーム検出部２６
のパリティ検出回路１７の要部を示し、３１はシフトレ
ジスタ（Ｓ−Ｒｅｇ）、３２はパリティ判定部、３３，
３４はアンド回路（ＡＮＤ）、３５はカウンタ（Ｄ−Ｃ
ＮＴ）、３６はレジスタ、３７はオア回路（ＯＲ）であ
り、シフトレジスタ３１はデータ端子Ｄとイネーブル端
子Ｅと出力端子Ｑ０〜Ｑ１５とを有し、又カウンタ３５
は、データ端子Ｄとロード端子Ｌとイネーブル端子Ｅと
出力端子Ｑ０〜Ｑ６とを有する場合を示す。

【００４２】パーソナルコンピュータ等の装置からのア
クセス設定アドレスが、ＦＯＨ挿入／抽出設定回路１０
（図１参照）から直列データＳＤＴとして出力され、パ
リティ検出回路１７に入力される。この直列データＳＤ
Ｔがシフトレジスタ３１に入力され、直並列変換イネー
ブル信号Ｓ／ＰＥにより直列データは並列データに変換
されてパリティ判定部３２に入力される。この場合、有
効８ビットのコラム信号と有効４ビットのロウ信号とに
対して１ビットのパリティビットが付加された２バイト
構成のアクセス設定アドレス信号が直列データＳＤＴと
して入力され、シフトレジスタ３１の出力端子Ｑ０〜Ｑ
１２からパリティビットと有効ビットとの合計１３ビッ
トが並列に変換されて出力される。

【００４３】パリティ判定部３２は、奇パリティ（Ｏｄ
ｄ ＰＴＹ）の時は排他的ノア回路（Ｅ−ＮＯＲ）、偶
パリティ（Ｅｖｅｎ ＰＴＹ）の時は排他的オア回路
（Ｅ−ＯＲ）により構成することができる。パリティエ
ラーが発生した時に、パリティ判定部３２から“１”を
出力してアンド回路３３に加えるものであり、又カウン
トイネーブル信号ＣＥがアンド回路３３，３４に入力さ
れる。

【００４４】従って、パリティエラーの場合に、カウン
トイネーブル信号ＣＥのタイミングでロード信号ＬＯＡ
Ｄがカウンタ３５のロード端子Ｌに加えられ、又データ
端子Ｄに加えられているレジスタ３６に設定された６４
が、カウンタ３５にロードされる。それにより、オア回
路３７の出力のパリティアラーム信号Ｐ−ＡＬＡＲＭが
“１”となり、アンド回路３４の出力のイネーブル信号
ＥＮがカウンタ３５のイネーブル端子Ｅに加えられるか
ら、カウンタ３５は図示を省略したクロック信号のダウ
ンカウントを開始する。

【００４５】その後、パリティエラーが発生しないと、
６４クロック信号のカウントにより出力端子Ｑ０〜Ｑ６
はオール“０”となり、パリティアラーム信号Ｐ−ＡＬ
ＡＲＭも“０”となる。又その後にパリティエラーが発
生すると、再びカウンタ３５にはレジスタ３６からの６
４がロードされ、“１”のパリティアラーム信号Ｐ−Ａ
ＬＡＲＭは継続して出力される。このパリティアラーム
信号Ｐ−ＡＬＡＲＭは、パーソナルコンピュータ等の装
置へ転送される。

【００４６】図１５は本発明の実施の形態のパリティ検
出回路の動作説明図であり、前述の直列データＳＤＴ
は、それぞれ２バイト（１６ビット）構成のアクセス設
定データＳｅｔ１，Ｓｅｔ２，Ｓｅｔ３，・・・からな
るもので、各アクセス設定データＳｅｔ１，Ｓｅｔ２，
Ｓｅｔ３，・・・は、１〜８ビットのコラム信号ＣＯＬ
と、１’〜４’のロウ信号ＲＯＷと、パリティビットＰ
とを含み、直並列変換イネーブル信号Ｓ／ＰＥは、８ビ
ットのコラム信号ＣＯＬと４ビットのロウ信号ＲＯＷと
１ビットのパリティビットＰとの期間に“１”となる。

【００４７】シフトレジスタ３１の出力端子Ｑ０〜Ｑ１
２からのデータは、ＤＴ（０）〜ＤＴ（１２）に示すも
のとなり、直並列変換イネーブル信号Ｓ／ＰＥが“０”
となった時のシフトレジスタ３１の出力端子Ｑ０〜Ｑ１
２からのデータは、Ｐ，１’〜４’，１〜８となる。そ
して、パリティ判定部３２はパリティエラーの有無を判
定し、パリティエラー有りの場合は、ＰＴのＥＲのよう
にパリティエラー検出信号を出力する。

【００４８】その時に、カウントイネーブル信号ＣＥが
“１”となるから、アンド回路３３から“１”のロード
信号ＬＯＡＤがカウンタ３５のロード端子Ｌに加えられ
る。即ち、パリティエラーにより、パリティエラー検出
信号が“１”となった時に、ロード信号ＬＯＡＤが
“１”となり、パリティエラーがない時は、パリティエ
ラー検出信号は“０”であるから、ロード信号ＬＯＡＤ
も“０”となる。

【００４９】図１６は本発明の実施の形態の重複設定検
出回路の説明図であり、図１に示すアラーム検出部２６
の重複設定検出回路１８の要部を示す。４１はタイミン
グ生成回路、４２は排他的オア回路、４３はＦＯＨ挿入
／抽出設定回路（図１の１０に対応する）、４４は重複
判定部、４５はノア回路、４６はオア回路、４７はアン
ド回路、４８，４９はフリップフロップ、５０はノア回
路、５１はアンド回路、５２は排他的オア回路である。

【００５０】タイミング生成回路４１は、フレームパル
スＦＰに従ってタイミング信号ＴＡ１，ＴＡ２，・・
・，ＴＡ１’，ＴＡ２’・・・を出力してアンド回路４
２に入力する。アンド回路４２からタイミング信号Ｔ
１，Ｔ２，・・・が出力されて、各重複判定部４４に入
力される。又ＦＯＨ挿入／抽出設定回路４３からのコラ
ム信号とロウ信号とからなるアクセス設定アドレスＳｅ
ｔ１，Ｓｅｔ２，・・・が重複判定部４４に入力され
る。

【００５１】アクセス設定アドレスＳｅｔ１，Ｓｅｔ
２，・・・は、例えば、前述のように、８ビット構成の
コラム信号ＣＯＬと４ビット構成のロウ信号ＲＯＷとか
らなるもので、ＦＯＨバイトとしてアクセス可能とした
アドレス数についての相互の重複設定の有無を検出す
る。即ち、重複判定部４４は、タイミング信号Ｔ１，Ｔ
２，・・・により選択されたアクセス設定アドレスＳ
１，Ｓ２，・・・を排他的オア回路５２によりビット対
応に比較し、一致している場合、即ち、重複設定された
場合に、排他的オア回路５２の出力信号が“０”とな
る。又ノア回路５０からタイミング信号Ｔ１，Ｔ２，・
・・が総て“０”の時に、“１”のマスク信号ＭＳＫが
ノア回路４５に加えられる。

【００５２】このマスク信号ＭＳＫが“０”で、アクセ
ス設定アドレスが重複していることにより、排他的オア
回路５２の出力信号は“０”となると、ノア回路４５の
出力信号は“１”となり、フレームパルスＦＰが“０”
の時に、アンド回路４７の出力信号が“１”となって、
フリップフロップ４８がセットされ、次のフレームパル
スＦＰのタイミングでフリップフロップ４９がセットさ
れ、その出力端子Ｑが“１”となり、アクセス設定アド
レスの重複設定を示す重複アラーム信号ＤＡＬＭがパー
ソナルコンピュータ等の装置へ送出される。

【００５３】又アクセス設定アドレスが重複していない
と、排他的オア回路５２の出力信号は“１”となり、従
って、ノア回路４５の出力信号は“０”となる。それに
より、フリップフロップ４８，４９はリセット状態とな
るから、重複アラーム信号ＤＡＬＭは“０”を継続した
ものとなる。

【００５４】図１７は本発明の実施の形態の重複設定検
出回路の動作説明図であり、フレームパルスＦＰとアク
セス設定アドレスのコラム信号ＣＯＬとロウ信号ＲＯＷ
とを基に重複設定の検出動作を行うもので、タイミング
生成回路４１からタイミング信号ＴＡ１〜ＴＡ４，ＴＡ
１’〜ＴＡ４’を出力し、排他的オア回路４２により、
タイミング信号ＴＡ１，ＴＡ１’の排他的オア出力のタ
イミング信号Ｔ１を出力する。同様に、タイミング信号
ＴＡ２，ＴＡ２’の排他的オア出力のタイミング信号Ｔ
２、タイミング信号ＴＡ３，ＴＡ３’の排他的オア出力
のタイミング信号Ｔ３、タイミング信号ＴＡ４，ＴＡ
４’の排他的オア出力のタイミング信号Ｔ４を出力する
場合を示す。

【００５５】このタイミング信号Ｔ１〜Ｔ４は、例え
ば、タイミング信号Ｔ１が“１”の期間に、順次タイミ
ング信号Ｔ２，Ｔ３，Ｔ４，Ｔ２が“１”となり、次に
タイミング信号Ｔ２が“１”の期間に、順次タイミング
信号Ｔ３，Ｔ４が“１”となり、次のタイミング信号Ｔ
３が“１”の期間に、順次タイミング信号Ｔ１，Ｔ２が
“１”となり、次のタイミング信号Ｔ４が“１”の期間
に、順次タイミング信号Ｔ３，Ｔ１，Ｔ２，Ｔ３が
“１”となる。

【００５６】アクセス設定アドレス信号Ｓ１〜Ｓ４はタ
イミング信号Ｔ１〜Ｔ４に対応して出力され、又マスク
信号ＭＳＫが“０”の時にＣＭＰで示す組合せでアクセ
ス設定アドレス信号Ｓ１〜Ｓ４の比較が行われる。な
お、×印は比較を行わない期間であり、又１−２又は２
−１はアクセス設定アドレス信号Ｓ１，Ｓ２の比較、１
−３又は３−１はアクセス設定アドレス信号Ｓ１，Ｓ３
の比較、１−４又は４−１はアクセス設定アドレス信号
Ｓ１，Ｓ４の比較、２−３又は３−２はアクセス設定ア
ドレス信号Ｓ２，Ｓ３の比較、２−４，４−２はアクセ
ス設定アドレス信号Ｓ２，Ｓ４の比較、３−４又は４−
３はアクセス設定アドレス信号Ｓ３，Ｓ４の比較を示
す。

【００５７】前述のようにして、アクセス設定アドレス
Ｓ１〜Ｓ４の相互間のビット対応の比較が排他的オア回
路５２により行うもので、ＦＯＨの任意の設定を可能と
すると共に、重複した誤設定を検出して信頼性を向上す
ることができる。

【００５８】図１８は本発明の第２の実施の形態のオー
バーヘッド挿入部の説明図であり、図１のオーバーヘッ
ド挿入部２３の構成に対応するもので、メインデータＭ
Ｄを直並列変換し、ｎ個のグループのメインデータＭＤ
１〜ＭＤｎとして処理する場合を示す。同図に於いて、
図１と同一符号は同一部分を示し、４−１〜４−ｎはＦ
ＯＨ挿入用サブ・パルス発生回路（ＳＰＧ）、５−１〜
５−ｎは挿入タイミング変換回路（ＴＣ）、６−１〜６
−ｎはＦＯＨデータ・サブ挿入回路（ＦＯＨＳＩＮ）、
７−１〜７−ｎはＦＯＨ挿入回路（ＦＯＨ ＩＮ）、２
１−１〜２１−ｎはメインデータＭＤ１〜ＭＤｎ対応の
ＦＯＨＭ挿入部である。

【００５９】例えば、ＳＴＳ−１９２に適用する場合、
ｎ＝４として、ＳＴＳ−４８に相当する第１〜第４グル
ープ対応にＦＯＨ挿入部２１−１〜２１−４を設け、Ｆ
ＯＨアクセス設定部２５のＦＯＨ挿入／抽出設定回路１
０に設定したアクセス設定アドレスに従った時間位置及
び空間位置に、挿入側ＦＯＨインタフェース回路８から
のＦＯＨバイトを、ＦＯＨデータ・サブ挿入回路６−１
〜６−４に於いて挿入し、ＦＯＨ挿入回路７−１〜７−
４に於いてメインデータＭＤ１〜ＭＤ４に挿入し、ＧＯ
Ｈ挿入部３に於いてＧＯＨバイトをメインデータＭＤ１
〜ＭＤ４にそれぞれ挿入し、図示を省略した並列直列変
換部に於いて直列データに変換して、ＳＴＳ−１９２の
フレームを構成することができる。

【００６０】図１９は本発明の第３の実施の形態のオー
バーヘッド抽出部の説明図であり、図１に示すオーバー
ヘッド抽出部２４に於けるＧＯＨ抽出部１３にはメイン
データＭＤが入力され、ＧＯＨ抽出後にＦＯＨ抽出部２
２に入力される構成であるが、この実施の形態は、メイ
ンデータＭＤを直並列変換し、ｎ個のグループのメイン
データＭＤ１〜ＭＤｎをそれぞれＦＯＨ抽出部６０−１
〜６０−ｎに入力し、ＦＯＨを抽出した後、ＧＯＨ抽出
部６３に入力して、ＧＯＨの抽出を行う場合を示し、図
１と同一符号は同一部分を示す。

【００６１】又図１９に於いて、６１は抽出側パルス発
生部（ＰＧ）、６２は抽出側ＧＯＨインタフェース部
（ＧＯＨ ＩＮＦ）、６４−１〜６４−ｎはＦＯＨ抽出
用サブ・パルス発生回路（ＳＰＧ）、６５−１〜６５−
ｎは抽出タイミング変換／多重化回路（ＴＣＭ）、６６
−１〜６６−ｎはＦＯＨ抽出回路（ＦＯＨ ＤＰ）であ
る。

【００６２】例えば、ＳＴＳ−１９２に適用する場合、
直並列変換してグループに分ける時に、ｎ＝４として、
ＳＴＳ−４８相当の第１〜第４グループ対応に、ＦＯＨ
抽出部６０−１〜６０−４を設け、ＦＯＨアクセス設定
部２５のＦＯＨ挿入／抽出設定回路１０に設定したアク
セス設定アドレスに従った時間位置及び空間位置のＦＯ
Ｈを、ＦＯＨ抽出回路６６−１〜６６−４に於いて抽出
し、ＦＯＨアクセス設定部２５の抽出側ＦＯＨインタフ
ェース部９に転送する。又ＧＯＨ抽出部６３に於いてＧ
ＯＨを抽出し、抽出側ＧＯＨインタフェース部６２に転
送する。即ち、ＦＯＨを抽出した後に、ＧＯＨを抽出す
る場合を示す。

【００６３】図２０は本発明の第４の実施の形態の説明
図であり、７１は挿入側パルス発生部（ＰＧ）、７２は
挿入側一般オーバーヘッド・インタフェース部（ＧＯＨ
ＩＮＦ）、７３は一般オーバーヘッド挿入部（ＧＯＨ
ＩＮ）、７４はフューチャ・オーバーヘッド挿入用サ
ブ・パルス発生回路（ＳＰＧ）、７５は挿入タイミング
変換回路（ＴＣ）、７６はフューチャ・オーバーヘッド
・データ・サブ挿入回路（ＦＯＨ ＳＩＮ）、７７はフ
ューチャ・オーバーヘッド挿入回路（ＦＯＨＩＮ）、７
８は挿入側フューチャ・オーバーヘッド・インタフェー
ス回路、７９は抽出側フューチャ・オーバーヘッド・イ
ンタフェース回路、８０はフューチャ・オーバーヘッド
挿入／抽出設定回路である。

【００６４】又８１は抽出側パルス発生部（ＰＧ）、８
２は抽出側一般オーバーヘッド・インタフェース部（Ｇ
ＯＨ ＩＮＦ）、８３は一般オーバーヘッド抽出部（Ｇ
ＯＨＤＰ）、８４はフューチャ・オーバーヘッド抽出用
サブ・パルス発生回路（ＳＰＧ）、８５は抽出タイミン
グ変換／多重化回路（ＴＣＭ）、８６はフューチャ・オ
ーバーヘッド抽出回路（ＦＯＨ ＤＰ）、８７はパリテ
ィ検出回路、８８は重複設定検出回路である。

【００６５】又９１はフューチャ・オーバーヘッド挿入
部、９２はフューチャ・オーバーヘッド抽出部、９３は
オーバーヘッド挿入部、９４はオーバーヘッド抽出部、
９５はフューチャ・オーバーヘッド・アクセス設定部、
９６はアラーム検出部、ＭＤはメインデータ、ＦＰはフ
レームパルス、ＡＬＭはアラーム信号を示す。

【００６６】この実施の形態は、オーバーヘッド抽出部
９４と、ＦＯＨアクセス設定部９５と、アラーム検出部
９６との構成は、図１に示す実施の形態と同様であり、
又ＦＯＨ挿入部９１とＦＯＨ抽出部９２との構成も、図
１に示す実施の形態と同様であるから、それらの重複し
た説明は省略する。この実施の形態に於いては、オーバ
ーヘッド挿入部９３のＧＯＨ挿入部７３に於いてＧＯＨ
を挿入した後に、前述の実施の形態に於けるように、Ｆ
ＯＨ挿入／抽出設定回路８０に設定されたアクセス設定
アドレスに従って、ＦＯＨ挿入部９１に於いてＦＯＨを
挿入する。

【００６７】この場合、ＧＯＨデータに対して、ＦＯＨ
データを上書きすることが可能となるから、このＦＯＨ
データをテストデータとして、各種のテスト機能を実現
することができる。例えば、Ａ１バイトのパターンを一
部変更したパターンのＦＯＨデータを上書きすることに
より、Ａ１バイトを用いた同期回路のテストを行うこと
ができる。

【００６８】なお、図１に示す実施の形態に於いては、
ＦＯＨ挿入部２１の後段にＧＯＨ挿入部３を配置したこ
とにより、ＦＯＨの設定誤りにより、ＧＯＨの定義した
バイト位置にＦＯＨを挿入しても、ＧＯＨ挿入部３に於
いて正しいＧＯＨに書換えることができる。

【００６９】図２１は本発明の第５の実施の形態のオー
バーヘッド挿入部の説明図であり、ＳＴＳ−１９２に於
けるオーバーヘッド挿入部を構成を示し、１２８並列と
して４グループ化したオーバーヘッド挿入部を示し、１
０１は挿入側パルス発生部（ＰＧ）、１０２は挿入側一
般オーバーヘッド・インタフェース部（ＧＯＨ ＩＮ
Ｆ）、１０３−１〜１０３−４は一般オーバーヘッド挿
入部（ＧＯＨ ＩＮ）、１０４−１〜１０４−４はフュ
ーチャ・オーバーヘッド挿入用サブ・パルス発生回路
（ＳＰＧ）、１０５−１〜１０５−４は挿入タイミング
変換回路（ＴＣ）、１０６−１〜１０６−４はフューチ
ャ・オーバーヘッド・データ・サブ挿入回路（ＦＯＨ
ＳＩＮ）、１０７−１〜１０７−４はフューチャ・オー
バーヘッド挿入回路（ＦＯＨ ＩＮ）、１０８−１〜１
０８−４は挿入側フューチャ・オーバーヘッド・インタ
フェース回路、１１０−１〜１１０−４はフューチャ・
オーバーヘッド挿入設定回路である。

【００７０】又１２３−１〜１２３−４はグループ対応
のオーバーヘッド挿入部、１３１は一般オーバーヘッド
・アクセス挿入部（ＧＯＨＡ）、１３２−１〜１３２−
４はフューチャ・オーバーヘッド・アクセス挿入部、１
３３はオーバーヘッド・マスク部、１３４は一般オーバ
ーヘッド・マスク部を示す。なお、アラーム検出部等の
構成は図示を省略している。

【００７１】挿入側パルス発生部１０１は、前述の実施
の形態と同様にフレームパルスに同期して各部のタイミ
ング信号を発生する。又ＦＯＨ挿入設定回路１１０−１
〜１１０−４は、図示を省略したパーソナルコンピュー
タ等の装置から設定されるアクセス設定アドレスを、挿
入タイミング変換回路１０５−１〜１０５−４に入力す
るもので、４グループに分けた構成として図示している
が、実際は１ブロックとして構成される。

【００７２】又挿入側ＦＯＨインタフェース回路１０８
−１〜１０８−４は、挿入するＦＯＨの直並列変換とリ
タイミングとを行い、各グループ毎に分けてＦＯＨアク
セス挿入部１３２−１〜１３２−４に入力するもので、
これらの回路も４グループに分けた構成として図示して
いるが、実際は１ブロックとして構成される。又ＦＯＨ
挿入用サブ・パルス発生回路１０４−１〜１０４−４
は、それぞれグループ対応にＦＯＨ挿入用のタイミング
信号を生成して、挿入タイミング変換回路１０５−１〜
１０５−４に入力する。

【００７３】挿入タイミング変換回路１０５−１〜１０
５−４は、ＦＯＨ挿入用サブ・パルス発生回路１０４−
１〜１０４−４からのＦＯＨ挿入用タイミング信号と、
ＦＯＨ挿入設定回路１１０−１〜１１０−４からのアク
セス設定アドレス信号とを基にメインデータに対する挿
入タイミングを選択し、ＦＯＨデータ・サブ挿入回路１
０６−１〜１０６−４に入力する。ＦＯＨデータ・サブ
挿入回路１０６−１〜１０６−４は、この挿入タイミン
グに従って、挿入側ＦＯＨインタフェース回路１０８−
１〜１０８−４からのＦＯＨを、グループ単位で並列挿
入処理する。

【００７４】オーバーヘッド挿入部１２３−１〜１２３
−４のＦＯＨ挿入回路１０７−１〜１０７−４は、オー
バーヘッド・マスク部１３３からのメインデータＭＤ１
〜ＭＤ４のオーバーヘッドについて総てオール“０”と
したマスク信号と、ＦＯＨアクセス挿入部１３２−１〜
１３２−４からのＦＯＨとの論理和によって、ＦＯＨを
挿入する。

【００７５】又ＧＯＨマスク部１３４は、挿入されたＦ
ＯＨを除くオーバーヘッドについて総てオール“０”と
したマスク信号を出力するもので、ＧＯＨ挿入部１０３
−１〜１０３−４は、このマスク信号と、ＧＯＨアクセ
ス挿入部１３１からのＧＯＨとの論理和により、ＧＯＨ
の固定挿入を行うものである。従って、並列処理により
高速大容量伝送を実現する場合に於いても、任意にＦＯ
Ｈを設定してオーバーヘッドに挿入することができる。

【００７６】図２２は本発明の第６の実施の形態のオー
バーヘッド抽出部の説明図であり、図２１に示すオーバ
ーヘッド挿入部と共に多重変換装置を構成する場合を示
し、１５１は抽出側パルス発生部（ＰＧ）、１５２は抽
出側ＧＯＨインタフェース部（ＧＯＨ ＩＮＦ）、１５
３−１〜１５３−４はＧＯＨ抽出部（ＧＯＨ ＤＰ）、
１５４−１〜１５４−４はＦＯＨ抽出用サブ・パルス発
生回路、１５５−１〜１５５−４は抽出タイミング変換
／多重化回路、１５６−１〜１５６−４はＦＯＨ抽出回
路（ＦＯＨ ＤＰ）、１５９は抽出側ＦＯＨインタフェ
ース回路、１６０−１〜１６０−４はＦＯＨ抽出設定
部、１６１はＧＯＨアクセス抽出部（ＧＯＨＡ）、１６
２−１〜１６２−４はＦＯＨアクセス抽出部である。

【００７７】ＳＴＳ−１９２のメインデータを１２８並
列に変換して４グループＭＤ１〜ＭＤ４として処理する
場合を示し、抽出側パルス発生部１５１は、フレームパ
ルスに同期して各部のタイミング信号を発生し、ＦＯＨ
抽出用サブ・パルス発生回路１５４−１〜１５４−４及
びＧＯＨアクセス抽出部１６１に入力する。ＦＯＨ抽出
用サブ・パルス発生回路１５４−１〜１５４−４は、各
グループ対応のＦＯＨ抽出用のタイミング信号を発生す
る。

【００７８】ＦＯＨアクセス抽出部１６２−１〜１６２
−４の抽出タイミング変換／多重化回路１５５−１〜１
５５−４は、ＦＯＨ抽出用サブ・パルス発生回路１５４
−１〜１５４−４からのタイミング信号と、ＦＯＨ抽出
設定部１６０−１〜１６０−４からのアクセス設定アド
レス信号とに基づいてグループ対応のＦＯＨ抽出タイミ
ング信号を発生して、グループ対応のＦＯＨ抽出回路１
５６−１〜１５６−４に入力する。

【００７９】ＦＯＨ抽出回路１５６−１〜１５６−４
は、メインデータＭＤ１〜ＭＤ４からＦＯＨ抽出タイミ
ング信号に従ってＦＯＨを抽出し、抽出側ＦＯＨインタ
フェース回路１５９に転送する。又ＧＯＨ抽出部１５３
−１〜１５３−４は、ＧＯＨアクセス抽出部１６１から
のＧＯＨ抽出タイミング信号に従ってＧＯＨを抽出し、
抽出側ＧＯＨインタフェース部１５２に転送する。従っ
て、並列処理により高速大容量伝送を実現する場合に於
いても、任意に設定挿入したＦＯＨを容易に抽出するこ
とができる。

【００８０】

【発明の効果】以上説明したように、本発明は、アクセ
ス設定アドレス及びＦＯＨデータを設定するＦＯＨアク
セス設定部２５と、アクセス設定アドレスに従ってタイ
ミング信号を生成する挿入タイミング変換回路５と、タ
イミング信号に従ってＦＯＨデータを挿入するＦＯＨデ
ータ・サブ挿入回路６と、このＦＯＨデータをメインデ
ータＭＤに挿入するＦＯＨ挿入回路７と、ＧＯＨデータ
を挿入するＧＯＨ挿入部３とを含み、アクセス設定アド
レスにより指定した所望のバイト位置に、ＦＯＨデータ
を挿入することができる。その場合に、ＦＯＨデータ・
サブ挿入回路６により、予めＦＯＨデータを挿入バイト
位置に配置した状態で、ＦＯＨ挿入回路７に入力し、次
にＧＯＨ挿入部３に入力するから、高速にＦＯＨデータ
を挿入することができ、タイミングのマージン不足とな
ることを回避できる。

【００８１】又ＦＯＨデータの抽出に於いても、単一又
は複数のアクセス設定アドレスに従ったタイミング信号
を抽出タイミング変換／多重化回路１５により生成して
時分割的に多重化し、ＦＯＨ抽出回路１６に於いてＦＯ
Ｈデータを抽出することができる。

【００８２】又アクセス設定アドレスについてのパリテ
ィ検出回路１７によるパリティ・エラーの検出又は重複
設定検出回路１８による重複設定の検出とを行うことに
より、任意に設定可能としたＦＯＨデータの誤挿入を防
止し、信頼性を向上することができる利点がある。

【００８３】又高速大容量のフレームフォーマットの場
合に、直並列変換して複数のグループに分けて、それぞ
れのグループ対応にＦＯＨデータの挿入又は抽出を行う
構成とすることにより、比較的低速動作の回路素子によ
り構成することができるから、大規模集積回路として経
済的に実現することができる利点がある。

【００８４】又ＧＯＨ挿入部３の後段に、ＦＯＨ挿入部
２１を配置した場合は、メインデータＭＤに挿入したＧ
ＯＨに対して、ＦＯＨを上書きすることが可能となり、
各種のテスト機能を実現することができる利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の説明図である。

【図２】フレームフォーマットの説明図である。

【図３】オーバーヘッドの説明図である。

【図４】本発明の第１の実施の形態のタイミングチャー
トである。

【図５】本発明の第１の実施の形態のタイミングチャー
トである。

【図６】ＦＯＨ挿入タイミングチャートである。

【図７】ＦＯＨ挿入タイミングチャートである。

【図８】ＦＯＨ挿入タイミングチャートである。

【図９】ＦＯＨ挿入タイミングチャートである。

【図１０】ＦＯＨ挿入タイミングチャートである。

【図１１】設定情報の説明図である。

【図１２】オーバーヘッド・アクセス設定の説明図であ
る。

【図１３】オーバーヘッド・アクセス設定の説明図であ
る。

【図１４】本発明の実施の形態のパリティ検出回路の説
明図である。

【図１５】本発明の実施の形態のパリティ検出回路の動
作説明図である。

【図１６】本発明の実施の形態の重複設定検出回路の説
明図である。

【図１７】本発明の実施の形態の重複設定検出回路の動
作説明図である。

【図１８】本発明の第２の実施の形態のオーバーヘッド
挿入部の説明図である。

【図１９】本発明の第３の実施の形態のオーバーヘッド
抽出部の説明図である。

【図２０】本発明の第４の実施の形態の説明図である。

【図２１】本発明の第５の実施の形態のオーバーヘッド
挿入部の説明図である。

【図２２】本発明の第６の実施の形態のオーバーヘッド
抽出部の説明図である。

【図２３】従来例の要部説明図である。

【符号の説明】

１ 挿入側パルス発生部（ＰＧ） ２ 挿入側一般オーバーヘッド・インタフェース部（Ｇ
ＯＨ ＩＮＦ） ３ 一般オーバーヘッド挿入部（ＧＯＨ ＩＮ） ４ フューチャ・オーバーヘッド挿入用サブ・パルス発
生回路（ＳＰＧ） ５ 挿入タイミング変換回路（ＴＣ） ６ フューチャ・オーバーヘッド・データ・サブ挿入回
路（ＦＯＨ ＳＩＮ） ７ フューチャ・オーバーヘッド挿入回路（ＦＯＨ Ｉ
Ｎ） ８ 挿入側フューチャ・オーバーヘッド・インタフェー
ス回路 ９ 抽出側フューチャ・オーバーヘッド・インタフェー
ス回路 １０ フューチャ・オーバーヘッド挿入／抽出設定回路 １１ 抽出側パルス発生部（ＰＧ） １２ 抽出側一般オーバーヘッド・インタフェース部
（ＧＯＨ ＩＮＦ） １３ 一般オーバーヘッド抽出部（ＧＯＨ ＤＰ） １４ フューチャ・オーバーヘッド抽出用サブ・パルス
発生回路（ＳＰＧ） １５ 抽出タイミング変換／多重化回路（ＴＣＭ） １６ フューチャ・オーバーヘッド抽出回路（ＦＯＨ
ＤＰ） １７ パリティ検出回路 １８ 重複設定検出回路 ２１ フューチャ・オーバーヘッド挿入部 ２２ フューチャ・オーバーヘッド抽出部 ２３ オーバーヘッド挿入部 ２４ オーバーヘッド抽出部 ２５ フューチャ・オーバーヘッド・アクセス設定部 ２６ アラーム検出部

Claims (9)

【特許請求の範囲】
1. 【請求項１】 同期系のフレームフォーマットのオーバ
   ーヘッドにフューチャ・オーバーヘッド・データの挿入
   又は抽出を行う多重変換装置に於いて、 アクセス設定アドレス及び前記フューチャ・オーバーヘ
   ッド・データを設定するフューチャ・オーバーヘッド・
   アクセス設定部と、 該フューチャ・オーバーヘッド・アクセス設定部からの
   前記アクセス設定アドレスに従ってタイミング信号を生
   成する挿入タイミング変換回路と、 該挿入タイミング変換回路からのタイミング信号に従っ
   て前記フューチャ・オーバーヘッド・アクセス設定部か
   らのフューチャ・オーバーヘッド・データを挿入するフ
   ューチャ・オーバーヘッド・データ・サブ挿入回路と、 該フューチャ・オーバーヘッド・データ・サブ挿入回路
   により挿入した前記フューチャ・オーバーヘッド・デー
   タをメインデータに挿入するフューチャ・オーバーヘッ
   ド挿入回路と、 該フューチャ・オーバーヘッド挿入回路からのメインデ
   ータに、一般オーバーヘッド・データを挿入する一般オ
   ーバーヘッド挿入部とを備えたことを特徴とする多重変
   換装置。
2. 【請求項２】 同期系のフレームフォーマットのオーバ
   ーヘッドにフューチャ・オーバーヘッド・データの挿入
   又は抽出を行う多重変換装置に於いて、 メインデータの一般オーバーヘッド・データを抽出する
   一般オーバーヘッド抽出部と、 フューチャ・オーバーヘッドのアクセス設定アドレスを
   設定するフューチャ・オーバーヘッド・アクセス設定部
   と、 該フューチャ・オーバーヘッド・アクセス設定部からの
   前記アクセス設定アドレスを基にタイミング信号を出力
   する抽出タイミング変換／多重化回路と、 該抽出タイミング変換／多重化回路からのタイミング信
   号に従って前記メインデータからフューチャ・オーバー
   ヘッド・データを抽出するフューチャ・オーバーヘッド
   抽出回路とを備えたことを特徴とする多重変換装置。
3. 【請求項３】 挿入するフューチャ・オーバーヘッド・
   データの直並列変換を行ってフューチャ・オーバーヘッ
   ド・データ・サブ挿入回路に加える挿入側フューチャ・
   オーバーヘッド・インタフェース回路と、フューチャ・
   オーバーヘッド抽出回路により抽出したフューチャ・オ
   ーバーヘッド・データの並直列変換を行う抽出側フュー
   チャ・オーバーヘッド・インタフェース回路と、設定し
   たアクセス設定アドレスを挿入タイミング変換回路及び
   抽出タイミング変換／多重化回路に加えるフューチャ・
   オーバーヘッド挿入／抽出設定回路とを含むフューチャ
   ・オーバーヘッド・アクセス設定部を備えたことを特徴
   とする請求項１又は２記載の多重変換装置。
4. 【請求項４】 前記フューチャ・オーバーヘッド挿入／
   抽出設定回路に設定し且つパリティビットを付加したア
   クセス設定アドレスのパリティチェックを行い、パリテ
   ィエラー検出によりパリティ・アラーム信号を出力する
   パリティ検出回路を備えたことを特徴とする請求項１又
   は２又は３記載の多重変換装置。
5. 【請求項５】 前記フューチャ・オーバーヘッド挿入／
   抽出設定回路に設定された前記アクセス設定アドレスを
   相互に比較して重複設定の有無を検出する重複設定検出
   回路を備えたことを特徴とする請求項１乃至４の何れ１
   項記載の多重変換装置。
6. 【請求項６】 前記フューチャ・オーバーヘッド挿入／
   抽出設定回路に設定された複数の前記アクセス設定アド
   レスをタイミング信号により選択して、同一タイミング
   で選択出力された二つのアクセス設定アドレスを比較す
   る重複判定部と、該重複判定部からの比較一致による重
   複設定判定出力信号を保持して重複設定アラーム信号を
   出力する出力部とを備えたことを特徴とする請求項５記
   載の多重変換装置。
7. 【請求項７】 直並列変換したメインデータを複数グル
   ープに分けたグループ対応のフューチャ・オーバーヘッ
   ド挿入回路と一般オーバーヘッド挿入部とを含むオーバ
   ーヘッド挿入部と、前記グループ対応の前記オーバーヘ
   ッド挿入部の前記フューチャ・オーバーヘッド挿入回路
   に、アクセス設定アドレスに従ったタイミングのフュー
   チャ・オーバーヘッド・データを入力して前記メインデ
   ータのグループに挿入するフューチャ・オーバーヘッド
   ・アクセス挿入部と、前記グループ対応の前記オーバー
   ヘッド挿入部の前記一般オーバーヘッド挿入部に、一般
   オーバーヘッド・データを入力して前記メインデータの
   グループに挿入する一般オーバーヘッド・アクセス挿入
   部とを備えたことを特徴とする請求項１記載の多重変換
   装置。
8. 【請求項８】 直並列変換したメインデータを複数グル
   ープに分けたグループ対応のフューチャ・オーバーヘッ
   ド抽出回路と一般オーバーヘッド抽出回路とを含むオー
   バーヘッド抽出部と、前記グループ対応の前記オーバー
   ヘッド抽出部の前記フューチャ・オーバーヘッド抽出回
   路に、アクセス設定アドレスに従ったタイミング信号を
   入力してフューチャ・オーバーヘッド・データを抽出す
   るフューチャ・オーバーヘッド・アクセス抽出部と、前
   記グループ対応の前記オーバーヘッド抽出部の前記一般
   オーバーヘッド抽出回路に、タイミング信号を加えて一
   般オーバーヘッド・データを抽出する一般オーバーヘッ
   ド・アクセス抽出部とを備えたことを特徴とする請求項
   ２記載の多重変換装置。
9. 【請求項９】 同期系のフレームフォーマットのオーバ
   ーヘッドにフューチャ・オーバーヘッド・データの挿入
   又は抽出を行う多重変換装置に於いて、 一般オーバーヘッド・データを挿入する一般オーバーヘ
   ッド挿入部と、 アクセス設定アドレス及び前記フューチャ・オーバーヘ
   ッド・データを設定するフューチャ・オーバーヘッド・
   アクセス設定部と、 該フューチャ・オーバーヘッド・アクセス設定部からの
   前記アクセス設定アドレスに従ってタイミング信号を生
   成する挿入タイミング変換回路と、 該挿入タイミング変換回路からのタイミング信号に従っ
   て前記フューチャ・オーバーヘッド・アクセス設定部か
   らのフューチャ・オーバーヘッド・データを挿入するフ
   ューチャ・オーバーヘッド・データ・サブ挿入回路と、 前記一般オーバーヘッド挿入部により一般オーバーヘッ
   ド・データを挿入したメインデータに、前記フューチャ
   ・オーバーヘッド・データ・サブ挿入回路からのフュー
   チャ・オーバーヘッド・データを挿入するフューチャ・
   オーバーヘッド挿入回路とを備えたことを特徴とする多
   重変換装置。