JPH10269104A - 並列システムテスト方法 - Google Patents

Abstract

(57)【要約】 【課題】複数のプロセッサ上で動作する被テストプログ
ラムのテスト・デバッグを効率よく行うためには複数の
テストプログラムに対応するテストデバッガ操作用の端
末装置に表示されたテスト結果を効率よく比較・検証す
る必要がある。（図１） 【解決手段】複数のテストプログラムのテスト結果を特
定のテストデバッガ用の端末装置の表示するため、テス
トデバッガ間でテスト結果の送受信を可能にすることに
より、テスト作業者は一台の端末に複数の被テストプロ
グラムのテスト結果を一括して表示することが可能にな
る。これにより、並列動作する被テストプログラムのテ
スト結果を効率よく比較・検証することが可能となり、
並列システムのテスト・デバッグ効率の向上を図ること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は並列システムテスト
方法に係わり、複数プロセッサとこれらプロセッサの結
合管理を行う結合機構を有する並列コンピュータシステ
ム上と、前記並列コンピュータシステムを通信回線によ
り複数結合したクラスタ結合型コンピュータシステム上
においてパラレル動作機能を持つオペレーティング・シ
ステム及びパラレル動作機能をもつ応用プログラムのテ
スト方法に関する。

【０００２】

【従来の技術】従来の並列システムテスト方法は、特開
平４−１４９７４１号記載のように、端末装置に出力さ
れるメッセージの監視をテスト手続きに記述が可能であ
り、被テストプログラムの動作に同期したテストをテス
ト手続きに記述が可能であった。一方、複数の被テスト
プログラムのテストを行う為には、以下に記すように複
数台の端末装置を用いてテストを行っていた。

【０００３】ある特定プロセッサ上で動作する被テスト
プログラムにおいて発生した事象を、他システム上で動
作する被テストプログラムのテストに利用するために
は、第（１）項に記した端末装置を同時に複数操作し、
複数の被テストプログラムを１ステップづつ実行させ
て、一つ一つの端末装置の画面上で被テストプログラム
の実行状況を確認する。テスト作業者は被テストプログ
ラムの実行状況に応じた最適なデバッグ操作を各端末装
置から指示し、動作状況を確認する。

【０００４】また、特願平７−２５９８７９号記載のよ
うに、複数プロセッサ上で並列に動作する被テストプロ
グラムのテスト手続きをそれぞれのプロセッサ毎に用意
し、テスト手続き間で同期を取ることにより、被テスト
プログラムの同期動作を意識したテストの自動実行を行
うことが可能であった。

【０００５】

【発明が解決しようとする課題】上記従来技術におい
て、〔従来の技術〕に記した他プロセッサ上のメモリを
参照する方法は、プロセッサ数が数十台以上となると、
端末装置の接続が困難となる問題がある。

【０００６】また、並列動作する被テストプログラム
は、一般的に、一つのプロセッサ上で動作する被テスト
プログラムの実行結果が他のプロセッサ上で動作する被
テストプログラムの実行に影響を及ぼすという性質を持
っている。このような性質を持つ被テストプログラム
を、〔従来の技術〕に記した方法でテストを行うこと
は、並列に動作する被テストプログラムの数が１０個以
上の被テストプログラムが同時に動作する場合、１０個
以上の端末装置を次々に操作してテストを行うこととな
るため、複数プロセッサ上で動作する被テストプログラ
ムの動作状況の比較を行う必要があるとき、別々の端末
装置に結果を出力するために、複数の端末装置の画面を
全て確認しなければならないという問題がある。

【０００７】本発明は、上記のごとき問題点を解決し、
並列動作する複数の被テストプログラムの状態を一つの
端末装置から監視しながら、各被テストプログラムに対
応したテストデバッガに対しテスト操作を行うことを可
能にする。

【０００８】

【課題を解決するための手段】図１は、本発明のブロッ
ク図である。本発明は、被テストプログラムが動作する
プロセッサ３〜５の各々に対応するテストデバッガ７〜
９と、これらのテストデバッガを起動および制御を行う
テストデバッガ制御プログラムと、各テストデバッガ及
び対応するプロセッサを操作可能な端末装置を有する並
列プログラムテスト方法を前提とする。

【０００９】並列プログラムのテストを効率良く行うた
めには、１つの端末装置から複数のプロセッサに対し
て、テスト操作を可能とする事が必要である。これを実
現するため、各被テストプログラムに１つ存在する各テ
ストデバッガの間の連絡手段を提供する。テストデバッ
ガ間の連絡手段は、全てのテストデバッガ間の連絡をテ
ストデバッガ監視プログラムを経由して行うことにより
実現する。

【００１０】以上により、１つの端末装置または１つの
テスト手続きから複数のテストデバッガに対してテスト
操作を行い、結果を一つの端末装置の画面に出力する手
段を提供する。このことにより、並列動作する被テスト
プログラムのテストを効率よく行うことが可能となる。

【００１１】

【発明の実施の形態】以下、本発明の一実施例について
図面により説明する。

【００１２】図１は本発明を適用した一実施例のブロッ
ク図を示す。図１において、複数のプロセッサ２〜５は
プロセッサ制御装置により放射状に結合されている。プ
ロセッサ制御装置はプロセッサの状態の監視を行いプロ
セッサ間の連絡を媒介する役割をもつ。したがって、接
続された全てのプロセッサのメモリの参照・更新を行う
ことが可能である。プロセッサ制御装置に接続されたプ
ロセッサの中の１つを制御プログラムが動作するプロセ
ッサとして割り当てる。図１においては、２を制御プロ
グラムが動作するプロセッサとしている。制御プログラ
ムが動作するプロセッサ以外のプロセッサを被テストプ
ログラムが動作するプロセッサとする。図１においては
３〜５のプロセッサが被テストプログラムが動作するプ
ロセッサである。

【００１３】制御プログラムが動作するプロセッサ上で
は、各被テストプログラムが動作するプロセッサの動作
状況の監視、及び、ブレークポイントの設定などのテス
ト操作を指示をプロセッサ制御装置を介して被テストプ
ログラムが動作するプロセッサに送信する機能をもつテ
ストデバッガが、時分割システムにより複数動作する。
また、一つのテストデバッガには、一つの被テストプロ
グラムが動作するプロセッサが一対一で対応する。ま
た、一つのテストデバッガには、一つの仮想端末装置が
接続される。図１においてはテストデバッガ７とプロセ
ッサ３と仮想端末装置１３、テストデバッガ８とプロセ
ッサ４と仮想端末装置１４、テストデバッガ９とプロセ
ッサ５と仮想端末装置１５がそれぞれ対応する。仮想端
末装置の役割は、他のテストデバッガから受領したテス
ト操作を、テストデバッガに入力することである。

【００１４】さらに、制御プログラム上では、テストデ
バッガ全体を監視、制御を行い、テストデバッガ間の連
絡を媒介する機能をもつテストデバッガ監視プログラム
が動作する。図１においては１６がテストデバッガ監視
プログラムである。

【００１５】複数の被テストプログラムは、プロセッサ
制御装置を通して連絡を取り合いながら並列に動作す
る。図１においては、１０〜１２が被テストプログラム
である。

【００１６】制御プログラムが動作するプロセッサ２に
は端末装置６を接続し、端末装置６は、テストデバッガ
７に対して命令の入力が可能である。

【００１７】端末装置６からの指令によりテストデバッ
ガ７は、テストデバッガ８またはテストデバッガ９に対
し、指令を送付し、テストデバッガ８またはテストデバ
ッガ９は、テスト操作によりプロセッサ４、プロセッサ
５に関する情報を得て、テストデバッガ７に送付する。
テストデバッガ７は、端末装置６に、プロセッサ４、プ
ロセッサ５に関する情報が表示する。

【００１８】本発明による方法は、プロセッサ数に影響
されずに、また、並列動作する被テストプログラムのテ
ストの時、テストデバッガ同士でテストデバッガ監視プ
ログラムを媒介した通信を行い、他テストプログラムに
要求する事を可能にすることにより、一台の端末装置か
ら複数のテストデバッガに対するテスト操作を行い、複
数プロセッサに関する情報を一台の端末装置の画面に表
示を可能にし、パラレル動作機能をもつソフトウエアの
テストを容易にする並列システムテスト方法を提供する
ことにある。

【００１９】

【発明の効果】本発明によれば、並列動作する複数の被
テストプログラムのテストにおいて、一台の端末装置か
ら、対応しないテストデバッガに対してテスト操作を実
行する手段が提供されたことにより、あるプロセッサ上
において動作する被テストプログラムの実行結果が他の
被テストプログラムの実行結果に影響を及ぼす被テスト
プログラムの機能をテストする場合に影響を及ぼすプロ
セッサと影響を与えられるプロセッサの動作状況を一台
の端末装置上の画面から直ちに知ることができ、複数プ
ロセッサ動作状況をもとに、最適なテスト操作を行うこ
とが可能となる。このため、被テストプログラムのパラ
レル動作機能のテストを容易に行うことが可能となる。

【図面の簡単な説明】

【図１】本発明のブロック図。

【図２】テストデバッガのフローチャート図。

【図３】テストデバッガ監視プログラムのフローチャー
ト図。

【符号の説明】

１…プロセッサ制御装置、 ２…制御プロセッサ、３〜
５…プロセッサ、６…端末装置、７〜９…テストデバッ
ガ、１０〜１２…被テストプログラム、１３〜１５…仮
想端末装置、１６…テストデバッガ監視プログラム。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のプロセッサで動作する被テストプロ
   グラムと、これら複数の被テストプログラムのテスト操
   作を、制御プロセッサ上で動作するテストデバッガから
   実行する機能を有する並列プログラムテスト方法におい
   て、 ある特定の被テストプログラムのテストデバッグを行う
   テストデバッガから他の被テストプログラムのテストデ
   バッグを行うテストデバッガにテスト操作を通知するテ
   スト操作通知手段と、テスト操作通知手段により通知さ
   れたテスト操作に対する結果を要求元のテストデバッガ
   に通知する手段とを有することを特徴とする並列システ
   ムテスト方法。