JPH10270550A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10270550A JPH10270550A JP7240997A JP7240997A JPH10270550A JP H10270550 A JPH10270550 A JP H10270550A JP 7240997 A JP7240997 A JP 7240997A JP 7240997 A JP7240997 A JP 7240997A JP H10270550 A JPH10270550 A JP H10270550A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- layer wiring
- wiring metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】２層配線する半導体装置で、所定の層間絶縁耐
圧を得ることができる製造方法を提供すること。 【解決手段】第１層配線金属膜１の表面に第１層間絶縁
膜２を積層し（同図（ａ））、つぎに第１層間絶縁膜２
をエッチバックで所定の厚さまで除去し（同図
（ｂ））、つぎに第１層間絶縁膜２ａから露出したヒロ
ック５ａを除去し（同図（ｃ））、再度第２層間絶縁膜
３を積層し（同図（ｄ））、この第２層間絶縁膜３上に
第２層配線金属膜４であるアルミニウム（Ａｌ）膜を積
層する（同図（ｅ））。
圧を得ることができる製造方法を提供すること。 【解決手段】第１層配線金属膜１の表面に第１層間絶縁
膜２を積層し（同図（ａ））、つぎに第１層間絶縁膜２
をエッチバックで所定の厚さまで除去し（同図
（ｂ））、つぎに第１層間絶縁膜２ａから露出したヒロ
ック５ａを除去し（同図（ｃ））、再度第２層間絶縁膜
３を積層し（同図（ｄ））、この第２層間絶縁膜３上に
第２層配線金属膜４であるアルミニウム（Ａｌ）膜を積
層する（同図（ｅ））。
Description
【０００１】
【発明の属する技術分野】この発明は、プラズマディス
プレイパネルを駆動するＩＣなど、２層配線された半導
体装置の製造方法に関する。
プレイパネルを駆動するＩＣなど、２層配線された半導
体装置の製造方法に関する。
【０００２】
【従来の技術】プラズマディスプレイパネルを駆動する
ＩＣや論理回路を構成するＩＣなどでは、単位素子が多
数集積されているため、各単位素子を結ぶ配線は単層配
線では間に合わず、２層以上の配線する場合が多い。こ
の場合、第１層配線と第２層配線の間に層間絶縁膜を挿
入して、層間耐圧を確保している。
ＩＣや論理回路を構成するＩＣなどでは、単位素子が多
数集積されているため、各単位素子を結ぶ配線は単層配
線では間に合わず、２層以上の配線する場合が多い。こ
の場合、第１層配線と第２層配線の間に層間絶縁膜を挿
入して、層間耐圧を確保している。
【０００３】図２は従来の２層配線の製造工程におい
て、同図（ａ）は第１層配線金属膜上に第１層間絶縁膜
を形成した素子の要部断面図で、同図（ｂ）は第１層間
絶縁膜上に第２層配線金属膜を形成した素子の要部断面
図である。従来のシリコン含有のアルミニウム（Ａｌ−
Ｓｉ）とアルミニウムの２層配線では、シリコン基板上
の絶縁膜を介して配線された第１層配線金属膜１は通常
シリコン含有のアルミニウム膜（Ａｌ−Ｓｉ膜）で形成
される。この第１層金属配線膜１上に第１層間絶縁膜２
をプラズマ酸化膜（Ｐ−ＳｉＯ2 膜）で形成され、さら
に、その表面に第２層配線金属膜４がアルミニウム膜
（Ａｌ膜）で形成される。この第１層間絶縁膜２を形成
している間に第１層配線金属膜１から、第１層間絶縁膜
２内にヒロック５といわれる突起が発生する。このヒロ
ック５は、高さが１μｍ〜２μｍで底面の直径が２μｍ
〜３μｍの金属が盛り上がったものである。このヒロッ
ク５は第１層間絶縁膜２を形成するときの熱応力で第１
層配線金属膜１と第１層間絶縁膜２の界面から第１層間
絶縁膜内に成長することが知られている。尚、図ではヒ
ロック５をモデル化して三角形で示した。
て、同図（ａ）は第１層配線金属膜上に第１層間絶縁膜
を形成した素子の要部断面図で、同図（ｂ）は第１層間
絶縁膜上に第２層配線金属膜を形成した素子の要部断面
図である。従来のシリコン含有のアルミニウム（Ａｌ−
Ｓｉ）とアルミニウムの２層配線では、シリコン基板上
の絶縁膜を介して配線された第１層配線金属膜１は通常
シリコン含有のアルミニウム膜（Ａｌ−Ｓｉ膜）で形成
される。この第１層金属配線膜１上に第１層間絶縁膜２
をプラズマ酸化膜（Ｐ−ＳｉＯ2 膜）で形成され、さら
に、その表面に第２層配線金属膜４がアルミニウム膜
（Ａｌ膜）で形成される。この第１層間絶縁膜２を形成
している間に第１層配線金属膜１から、第１層間絶縁膜
２内にヒロック５といわれる突起が発生する。このヒロ
ック５は、高さが１μｍ〜２μｍで底面の直径が２μｍ
〜３μｍの金属が盛り上がったものである。このヒロッ
ク５は第１層間絶縁膜２を形成するときの熱応力で第１
層配線金属膜１と第１層間絶縁膜２の界面から第１層間
絶縁膜内に成長することが知られている。尚、図ではヒ
ロック５をモデル化して三角形で示した。
【０００４】
【発明が解決しようとする課題】前記のヒロックが形成
されると、第１層配線金属膜と第２層配線金属膜との距
離がこのヒロック部（図ではｔ2 で示す箇所）で狭くな
り、層間絶縁耐圧が低下する問題が生じる。この発明の
目的は、前記の課題を解決して、所定の層間絶縁耐圧が
得られる半導体装置の製造方法を提供することにある。
されると、第１層配線金属膜と第２層配線金属膜との距
離がこのヒロック部（図ではｔ2 で示す箇所）で狭くな
り、層間絶縁耐圧が低下する問題が生じる。この発明の
目的は、前記の課題を解決して、所定の層間絶縁耐圧が
得られる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体装置の金属配線で、層間絶縁膜を挟んで２
層配線される半導体装置の製造方法において、第１層配
線金属膜上に第１層間絶縁膜を積層する工程と、第１層
間絶縁膜の表面を除去して、第１層間絶縁膜内に第１層
配線金属膜から成長した突起を露出させた後、第１層間
絶縁膜を所定の厚さにする工程と、露出した突起を除去
する工程と、第２層間絶縁膜を所定の厚さに積層する工
程と、第２層配線金属膜を積層する工程とを含む工程と
する。
めに、半導体装置の金属配線で、層間絶縁膜を挟んで２
層配線される半導体装置の製造方法において、第１層配
線金属膜上に第１層間絶縁膜を積層する工程と、第１層
間絶縁膜の表面を除去して、第１層間絶縁膜内に第１層
配線金属膜から成長した突起を露出させた後、第１層間
絶縁膜を所定の厚さにする工程と、露出した突起を除去
する工程と、第２層間絶縁膜を所定の厚さに積層する工
程と、第２層配線金属膜を積層する工程とを含む工程と
する。
【０００６】こうすることで、絶縁不良を引き起こす第
１層間絶縁膜内の突起を除去できて、絶縁耐量の低下を
防止できる。また第１層配線金属膜がシリコン１％ない
し３％含有のアルミニウム膜（Ａｌ−Ｓｉ膜）で、第１
および第２層間絶縁膜がプラズマ酸化膜（Ｐ−ＳｉＯ2
膜）で、第２層配線金属膜がアルミニウム膜（Ａｌ膜）
であるとよい。
１層間絶縁膜内の突起を除去できて、絶縁耐量の低下を
防止できる。また第１層配線金属膜がシリコン１％ない
し３％含有のアルミニウム膜（Ａｌ−Ｓｉ膜）で、第１
および第２層間絶縁膜がプラズマ酸化膜（Ｐ−ＳｉＯ2
膜）で、第２層配線金属膜がアルミニウム膜（Ａｌ膜）
であるとよい。
【０００７】このように、純アルミニウムより拡散係数
の小さいＡｌ−Ｓｉを使用することで、浅いソース領域
またはエミッタ領域をＡｌ−Ｓｉ膜が突き破ることな
く、オーミックコンタクトさせることができる。またプ
ラズマ酸化膜を適用すると、処理温度を２５０℃〜３０
０℃程度と低い温度にすることができるため、第１層配
線金属膜に与えられる熱応力が小さくなり、ヒロックの
発生が抑制される。
の小さいＡｌ−Ｓｉを使用することで、浅いソース領域
またはエミッタ領域をＡｌ−Ｓｉ膜が突き破ることな
く、オーミックコンタクトさせることができる。またプ
ラズマ酸化膜を適用すると、処理温度を２５０℃〜３０
０℃程度と低い温度にすることができるため、第１層配
線金属膜に与えられる熱応力が小さくなり、ヒロックの
発生が抑制される。
【０００８】また第２層間絶縁膜の所定の厚さを０．５
μｍないし２μｍ程度とすると２層配線の層間絶縁耐圧
を実使用レベルに高めることができる。
μｍないし２μｍ程度とすると２層配線の層間絶縁耐圧
を実使用レベルに高めることができる。
【０００９】
【発明の実施の形態】図１はこの発明の一実施例で、同
図（ａ）ないし同図（ｅ）は各製造工程での素子の要部
断面図である。図１において、第１層配線金属膜１であ
るシリコンを１％含有のアルミニウム膜（Ａｌ−Ｓｉ
膜）の表面に第１層間絶縁膜２であるプラズマ酸化膜
（Ｐ−ＳｉＯ2 膜）を数μｍ積層する（同図（ａ））。
つぎに第１層間絶縁膜２をエッチバックで所定の厚さ
（通常０．５μｍ〜１μｍ程度）まで除去する。この場
合、大きなヒロック５ａも同時にエッチバックされる。
ここで、エッチバックとは化学処理で積層膜の表面から
所定の深さまで矢印方向にエッチングすることをいう
（同図（ｂ））。つぎにドライエッチを矢印方向から行
い、第１層間絶縁膜２ａから露出したヒロック５ａを除
去する。勿論露出しないヒロック５ｂは除去されない
で、第１層間絶縁膜２ａ内に残留する。ここでドライエ
ッチとはエッチングガスでエッチングすることをいう
（同図（ｃ））。再度第２層間絶縁膜３であるプラズマ
酸化膜（Ｐ−ＳｉＯ2 膜）を１μｍ〜２μｍ程度積層す
る。このときヒロック５ａが除去された孔は第２層間絶
縁膜３で埋め尽くされる（同図（ｄ））。この第２層間
絶縁膜３上に第２層配線金属膜４であるアルミニウム
（Ａｌ）膜を積層する（同図（ｅ））。尚、プラスマ酸
化膜（Ｐ−ＳｉＯ2 膜）とはプラズマＣＶＤで形成され
る酸化膜のことで、このプラズマ酸化膜は２５０℃〜３
００℃程度の低温で形成されるため、第１層配線金属膜
１への熱応力が抑えられ、ヒロックの発生を少なくする
効果がある。
図（ａ）ないし同図（ｅ）は各製造工程での素子の要部
断面図である。図１において、第１層配線金属膜１であ
るシリコンを１％含有のアルミニウム膜（Ａｌ−Ｓｉ
膜）の表面に第１層間絶縁膜２であるプラズマ酸化膜
（Ｐ−ＳｉＯ2 膜）を数μｍ積層する（同図（ａ））。
つぎに第１層間絶縁膜２をエッチバックで所定の厚さ
（通常０．５μｍ〜１μｍ程度）まで除去する。この場
合、大きなヒロック５ａも同時にエッチバックされる。
ここで、エッチバックとは化学処理で積層膜の表面から
所定の深さまで矢印方向にエッチングすることをいう
（同図（ｂ））。つぎにドライエッチを矢印方向から行
い、第１層間絶縁膜２ａから露出したヒロック５ａを除
去する。勿論露出しないヒロック５ｂは除去されない
で、第１層間絶縁膜２ａ内に残留する。ここでドライエ
ッチとはエッチングガスでエッチングすることをいう
（同図（ｃ））。再度第２層間絶縁膜３であるプラズマ
酸化膜（Ｐ−ＳｉＯ2 膜）を１μｍ〜２μｍ程度積層す
る。このときヒロック５ａが除去された孔は第２層間絶
縁膜３で埋め尽くされる（同図（ｄ））。この第２層間
絶縁膜３上に第２層配線金属膜４であるアルミニウム
（Ａｌ）膜を積層する（同図（ｅ））。尚、プラスマ酸
化膜（Ｐ−ＳｉＯ2 膜）とはプラズマＣＶＤで形成され
る酸化膜のことで、このプラズマ酸化膜は２５０℃〜３
００℃程度の低温で形成されるため、第１層配線金属膜
１への熱応力が抑えられ、ヒロックの発生を少なくする
効果がある。
【００１０】こうすることで、第１層間絶縁膜２内にあ
るヒロックの高さを、エッチバックされた第１層間絶縁
膜２ａの厚さ（０．５μｍ〜１μｍ程度）以内にするこ
とができる。そのあとで、第２層間絶縁膜３を０．５μ
ｍ〜２μｍ積層し、その上に第２層配線金属膜４を積層
することで、ヒロックの頂点と第２層配線金属膜４との
距離は第２層間絶縁膜の厚さｔ1 （０．５μｍ〜２μｍ
程度）以上となり、１００Ｖ〜１０００Ｖ程度の層間絶
縁耐圧を確保できる。
るヒロックの高さを、エッチバックされた第１層間絶縁
膜２ａの厚さ（０．５μｍ〜１μｍ程度）以内にするこ
とができる。そのあとで、第２層間絶縁膜３を０．５μ
ｍ〜２μｍ積層し、その上に第２層配線金属膜４を積層
することで、ヒロックの頂点と第２層配線金属膜４との
距離は第２層間絶縁膜の厚さｔ1 （０．５μｍ〜２μｍ
程度）以上となり、１００Ｖ〜１０００Ｖ程度の層間絶
縁耐圧を確保できる。
【００１１】
【発明の効果】この発明によれば、第１層間絶縁膜内の
高いヒロックを除去し、その上に第２層間絶縁膜を積層
することで、第２層配線金属膜とヒロックと間隔を拡げ
て所定の層間絶縁耐圧を確保することができる。
高いヒロックを除去し、その上に第２層間絶縁膜を積層
することで、第２層配線金属膜とヒロックと間隔を拡げ
て所定の層間絶縁耐圧を確保することができる。
【図１】この発明の一実施例で、（ａ）ないし（ｅ）は
各製造工程での素子の要部断面図
各製造工程での素子の要部断面図
【図２】従来の２層配線の製造工程において、（ａ）は
第１層配線金属膜上に第１層間絶縁膜を形成した素子の
要部断面図で、（ｂ）は第１層間絶縁膜上に第２層配線
金属膜を形成した素子の要部断面図
第１層配線金属膜上に第１層間絶縁膜を形成した素子の
要部断面図で、（ｂ）は第１層間絶縁膜上に第２層配線
金属膜を形成した素子の要部断面図
１ 第１層配線金属膜 ２ 第１層間絶縁膜 ２ａ 第１層間絶縁膜（エッチバック後） ３ 第２層間絶縁膜 ４ 第２層配線金属膜 ５ ヒロック ５ａ ヒロック ５ｂ ヒロック １０ 第１層配線金属膜 １１ 第１層間絶縁膜 １３ 第２層配線金属膜 ｔ1 第１層間絶縁膜（エッチバック後）の厚さ ｔ2 第１層間絶縁膜の厚さ
Claims (3)
- 【請求項１】半導体装置の金属配線で、層間絶縁膜を挟
んで２層配線される半導体装置の製造方法において、第
１層配線金属膜上に第１層間絶縁膜を積層する工程と、
第１層間絶縁膜の表面を除去して、第１層間絶縁膜中に
第１層配線金属膜から成長した突起を露出させた後、第
１層間絶縁膜を所定の厚さにする工程と、露出した突起
を除去する工程と、第２層間絶縁膜を所定の厚さに積層
する工程と、第２層配線金属膜を積層する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】第１層配線金属膜がシリコンを１％〜３％
含有しているアルミニウム膜（Ａｌ−Ｓｉ膜）で、第１
および第２層間絶縁膜がプラズマ酸化膜（Ｐ−ＳｉＯ2
膜）で、第２層配線金属膜がアルミニウム膜（Ａｌ膜）
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】第２層間絶縁膜の厚さを０．５μｍないし
２μｍ程度とすることを特徴とする請求項１又は２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240997A JPH10270550A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240997A JPH10270550A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270550A true JPH10270550A (ja) | 1998-10-09 |
Family
ID=13488466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240997A Pending JPH10270550A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270550A (ja) |
-
1997
- 1997-03-25 JP JP7240997A patent/JPH10270550A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740050B2 (ja) | 溝埋込み配線形成方法 | |
| JPH02220464A (ja) | 半導体装置及びその製造方法 | |
| JPH09148433A (ja) | 半導体装置及びその製造方法 | |
| TWI903294B (zh) | 半導體元件及其製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH08321545A (ja) | 配線形成法 | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JP2001035995A (ja) | 半導体チップの貫通孔形成方法 | |
| JPH10270550A (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| CN100424868C (zh) | 半导体装置及其制造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2963350B2 (ja) | 半導体装置 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05129297A (ja) | 半導体装置およびその製造方法 | |
| JPH07176751A (ja) | 半導体装置 | |
| JPH05109644A (ja) | 半導体装置の製造方法 |