JPH10270553A

JPH10270553A - 半導体装置の製造方法

Info

Publication number: JPH10270553A
Application number: JP6858597A
Authority: JP
Inventors: Masayuki Masumoto; 政幸増元
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-21
Filing date: 1997-03-21
Publication date: 1998-10-09

Abstract

(57)【要約】【課題】ボーダーレス・コンタクトにおける上層配線
コンタクトの信頼性向上。【解決手段】Ａｌ系材料からなる１層目金属膜３を含
む下層配線５上で、その線幅と直径のほぼ等しいコンタ
クト・ホール６ｂの重ね合わせがずれると、ホール底部
に微細な落込み部９が生じ、後のプラグ形成に支障をき
たす。そこで、ホール開口後にシンタリングを行い、１
層目金属膜３の側壁面から成長させたヒロック３ｈで落
込み部９を埋め込む。１層目反射防止膜４がヒロック成
長を抑制するため、重ね合わせずれの無いコンタクト・
ホール６ａの内部ではヒロックは成長しない。すべての
ホール底面が略平坦化される結果、続く２層目密着膜１
０のカバレージが改善され、これにより後工程における
ブランケットＷ膜の埋め込み性も向上し、プラグを介し
た良好なオーミック・コンタクトが達成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるボーダー
レス・コンタクト・プロセスにおいて接続孔を導電材料
膜で確実に埋め込み、上層配線コンタクトの信頼性を向
上させる技術に関する。

【０００２】

【従来の技術】パターンの微細化や素子の高集積化が高
度に進展した半導体装置の製造分野では、デバイス・チ
ップの総面積に占める配線部分の面積比が増大する傾向
にある。このことに伴うデバイス・チップの大型化を少
しでも抑制するために、複数の配線層を互いに絶縁膜を
挟みながら基板上に垂直方向に積層する多層配線技術の
重要性が増している。

【０００３】多層配線技術の一般的なプロセスでは、ま
ず下層配線を絶縁膜で覆い、この絶縁膜上でフォトリソ
グラフィを行ってレジスト・パターンを形成し、このパ
ターンをマスクとして該絶縁膜に接続孔（コンタクト・
ホール）を開口し、その底面に露出した下層配線に上層
配線をコンタクトさせる。上記のプロセスで重要なこと
は、下層配線と接続孔との重ね合わせ（アライメント）
の精度である。重ね合わせ精度は露光装置の性能により
決まる値であり、これを向上させることは、０．３５μ
ｍ以降の微細なデザイン・ルールの下では解像度を向上
させること以上に困難とされている。このため、下層配
線に対して正しく接続孔を重ね合わせるいわゆる通常の
アラインド・コンタクト・プロセスでは、接続孔の開口
位置が多少ずれても下層配線から外れることが無いよ
う、重ね合わせのばらつきに対するマージンを見込んで
下層配線の線幅の一部を予め広げておくことが一般に行
われている。

【０００４】図７に、典型的なアラインド・コンタクト
の構造を示す。この図は、絶縁膜２１上に形成された下
層配線２２を層間絶縁膜２３で被覆し、この層間絶縁膜
２３にコンタクト・ホール２３ａを開口し、このコンタ
クト・ホール２３ａを介して上層配線２４をコンタクト
させる様子を示したものであり、（ａ）は上面図、
（ｂ）はそのＡ−Ａ線断面図である。絶縁膜２１上に形
成された下層配線２２は、引回し部分の線幅Ｌに比べて
コンタクト形成部位であるパッド部２２ｐの幅Ｐが大と
されており（Ｌ＜Ｐ）、この幅Ｐはコンタクト・ホール
２３ａの直径Ｄに重ね合わせずれのマージンを加算した
値とされている。このようなレイアウトを最小面積内で
実現しようとすると、隣接するパッド２２ｐ間のスペー
スＳ₂をそのデザイン・ルールにおける最小加工寸法Ｓ
_minとせざるを得ない。したがって、隣接する下層配線
２２の配線間スペースＳ₁を最小加工寸法Ｓ_minと等し
くすることは原理的に不可能であり、このことがデバイ
ス・チップの縮小を制限する要因ととなる。

【０００５】一方、この制限を解消するために近年提案
された技術として、ボーダーレス・コンタクト・プロセ
スがある。図８に、典型的なボーダーレス・コンタクト
の構造を示す。この図は、絶縁膜３１上に形成された下
層配線３２を層間絶縁膜３３で被覆し、この層間絶縁膜
３３にコンタクト・ホール３３ａを開口し、このコンタ
クト・ホール３３ａを介して上層配線３４をコンタクト
させる様子を示したものであり、（ａ）は上面図、
（ｂ）はそのＢ−Ｂ線断面図である。絶縁膜３１上に形
成された下層配線３２は線幅Ｌが常に一定であり、しか
もこの線幅Ｌと配線間スペースＳ₃とコンタクト・ホー
ル３３ａの直径Ｄがいずれもほぼ等しい。このようなレ
イアウトによれば、配線間スペースＳ₃をそのデザイン
・ルールにおける最小加工寸法Ｓ_minとすることによ
り、デバイス・チップを大幅に縮小可能となる。

【０００６】ボーダーレス・コンタクトの場合、下層配
線３２とコンタクト・ホール３３ａとの重ね合わせが少
しでもずれれば、コンタクト・ホール３３ａの底面にお
ける下層配線３２の上面の露出面積は減少する。しか
し、層間絶縁膜３３にコンタクト・ホール３３ａを開口
するためのドライエッチングでは、層間絶縁膜３３のエ
ッチング速度が下層配線３２のエッチング速度に比べて
速いため、重ね合わせがずれた領域ではエッチングがよ
り深く進行する。この結果、コンタクト・ホール３３ａ
の底面には重ね合わせずれに起因する凹部、すなわち落
込み部３５が形成され、この落込み部３５に下層配線３
２の側壁面の少なくとも一部が露出する。したがって、
この落込み部３５も含めてコンタクト・ホール３３ａに
導電材料膜を埋め込めば、導電材料膜と下層配線３２と
の接触面積を十分に確保した状態で上層配線コンタクト
を形成することができる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ように微細な落込み部３５にまで導電材料膜を埋め込む
ことは、実際には極めて困難である。近年、コンタクト
・ホールの直径の縮小と層間絶縁膜の平坦化により、コ
ンタクト・ホールの中にはアスペクト比が４〜５、ある
いはそれ以上のものが現れている。導電材料膜のスパッ
タ成膜ではアスペクト比が３以上になると埋め込み特性
が著しく劣化するため、高アスペクト比のコンタクト・
ホールの埋め込みにはプラグ形成技術を適用することが
主流となっている。プラグ形成技術とは、ＣＶＤ法のよ
うなステップ・カバレージ（段差被覆性）に優れる方法
で成膜されるブランケット状の導電材料膜で基体の全面
を一旦被覆し、この後、エッチバックもしくはＣＭＰ
（化学機械研磨）等の平坦化手法により層間絶縁膜上の
導電材料膜を除去し、コンタクト・ホール内に残った導
電材料膜（プラグ）を用いてコンタクトをとる方法であ
る。

【０００８】プラグの形成材料としては、微細なコンタ
クト・ホール内に電流が集中してもコンタクトの信頼性
を維持できるよう、タングステン（Ｗ），モリブデン
（Ｍｏ），タンタル（Ｔａ）等のいわゆる高融点金属膜
が使用される。しかし、これらの高融点金属膜は、Ｓｉ
Ｏｘ系材料膜からなる層間絶縁膜に対する密着性が一般
に低いため、Ｔｉ系材料からなる密着膜を下地膜として
設けることが不可欠となる。この密着膜の成膜方法とし
ては、有機金属化合物を用いたＣＶＤ法も提案されては
いるがまだ問題が多く、現状ではスパッタリングに頼ら
ざるを得ない。

【０００９】しかし、微細なコンタクト・ホールの底部
に生じたさらに微細な落込み部３５の奥にまで、スパッ
タ粒子を到達させることはほぼ不可能である。これは、
スパッタリングにおいては基板に対するスパッタ粒子の
入射角が比較的狭い範囲に限定されている上に、周辺形
状に起因するシャドウイング効果が働くからである。こ
の結果、たとえば図９に示されるように、落込み部３５
における密着膜３６のカバレージが劣化すると、図１０
に示されるように、この後に形成されるブランケットＷ
膜３７によるコンタクト・ホール３３ａの埋込み性も劣
化し、落込み部３５には空洞３８が生じてしまう。これ
により、安定なオーミック・コンタクトの形成が阻害さ
れる。

【００１０】そこで本発明は、上述の問題を解決し、ボ
ーダーレス・コンタクトを採用した場合にも安定なオー
ミック・コンタクトを達成可能な半導体装置の製造方法
を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、代表的な配線材料として用いられるＡｌ系金
属膜が熱履歴に応じ周囲の膜との応力差に起因してヒロ
ックを発生させる性質を利用し、コンタクト・ホール開
口後にシンタリングを施すことにより、該コンタクト・
ホールの底部に重ね合わせずれによって生じた凹部、す
なわち落込み部の内部へ向けてヒロックを成長させて該
底部を略平坦化し、しかる後にこのコンタクト・ホール
を導電材料膜で埋め込む工程を経ることにより、上述の
問題を解決するものである。

【００１２】

【発明の実施の形態】本発明は、従前には好ましくない
現象と捉えられていたＡｌ系金属膜のヒロック発生を有
効利用に転じ、コンタクト・ホールの底面の形状を自己
整合的に修復するものである。ここでＡｌ系金属膜と
は、典型的には純Ａｌ膜、Ａｌ−Ｓｉ合金膜、Ａｌ−Ｓ
ｉ−Ｃｕ合金膜、Ａｌ−Ｃｕ合金膜である。Ａｌ系金属
膜は通常、シリコン基板上、あるいは絶縁膜上に形成さ
れ、配線にパターニングされた後は層間絶縁膜やパッシ
ベーション膜で被覆される。しかし、半導体プロセスは
その後も様々な熱処理を経ながら進行するため、この配
線には周囲の膜との熱膨張係数の差に起因して昇温過程
で圧縮応力が発生する。この圧縮応力を緩和する際にＡ
ｌ系金属膜が自身の表面に形成する突起が、ヒロックで
ある。Ａｌ系金属膜は再結晶温度が低く、自己拡散の活
性化エネルギーも小さいため、ヒロックは２００℃程度
の基板加熱でも容易に発生する。

【００１３】ヒロックの高さは、Ａｌ系金属膜の厚みに
もよるが、１μｍのオーダーに達する場合もある。ボー
ダーレス・コンタクトが採用されるのはデザイン・ルー
ルが０．３μｍ以降のプロセスであり、下層配線とコン
タクト・ホールの重ね合わせずれがその３分の１の０．
１μｍのオーダーで発生する、すなわち落込み部の幅が
０．１μｍのオーダーとなることを前提とすると、ヒロ
ックの体積で落込み部の容積をカバーしてこれを埋め込
むことは、十分に可能である。

【００１４】Ａｌ系金属膜に対するシンタリングは、従
来からもＡｌの結晶粒子の整合化を目的として配線パタ
ーニング後に行われているが、本発明におけるコンタク
ト・ホール開口後のシンタリングも、基本的に従来と同
様の条件で行うことができる。典型的な処理温度域は、
ヒロックが発生可能でかつＡｌの融点より低い範囲に設
定され、実用的にはおおよそ２００〜６００℃の範囲と
する。処理時間は温度にも依存するが、おおよそ１分〜
１時間の範囲で適宜に設定する。また、シンタリングの
雰囲気も、通常用いられているフォーミング・ガス（４
％未満のＨ₂ガスを含むＮ₂ガス）を用いることができ
る。あるいは、Ａｒ等の希ガス雰囲気中や高真空下でシ
ンタリングを行っても良い。

【００１５】ところで、ヒロックは上述のように大きな
寸法に成長する可能性もあるため、コンタクト・ホール
の底面から上方に向かって伸びると、導電材料膜による
コンタクト・ホールの埋め込みに支障をきたしたり、あ
るいは肝心の落込み部の埋め込みが十分に行われない虞
れがある。そこで、本発明における下層配線の構成とし
ては、Ａｌ系金属膜の上にヒロックの成長を抑制可能な
反射防止膜を積層しておくことが特に好適である。反射
防止膜はＡｌ系金属膜に比べて一般に極めて薄い膜であ
り、しかもＡｌ系金属膜と同時にパターニングされるこ
とにより該Ａｌ系金属膜の上面にのみ残る。したがっ
て、下層配線のヒロック成長面は側壁面に限定されるこ
とになり、落込み部を一層確実に埋め込むことが可能と
なる。一方、重ね合わせずれの生じていないコンタクト
・ホールの底面には落込み部が発生せず、底面には反射
防止膜が全面的に露出することになるので、ホール内へ
向けてのヒロック成長は抑制される。なお、上記の反射
防止膜は、デザイン・ルールが０．３μｍ以降の半導体
プロセスでは、フォトリソグラフィの解像特性を向上さ
せる上で必須と考えられているため、該反射防止膜の成
膜工程そのものが既存プロセスに比べて工数増加の原因
となることはない。

【００１６】本発明では上述のようにコンタクト・ホー
ルの底面が略平坦化されるため、その後の導電材料膜に
よるコンタクト・ホールの埋め込みが容易となる。導電
材料膜は、スパッタリング成膜されるＡｌ系金属膜であ
ってももちろん構わないが、コンタクト・ホールのアス
ペクト比が３以上と大きく、これをプラグ形成技術を適
用して埋め込もうとする場合には、本発明が特に有効と
なる。これは、プラグ形成技術の場合、密着膜の成膜が
不可欠であり、コンタクト・ホールの底面が略平坦化さ
れることで密着膜のカバレージが改善されれば、高融点
金属膜による埋め込みが容易かつ確実に行われるように
なるからである。

【００１７】上記密着膜をスパッタ成膜する場合には、
その前工程であるシンタリングも同じスパッタリング装
置内で行うことができる。たとえば代表的な密着膜であ
るＴｉ膜とＴｉＮ膜を例にとると、これらの膜は同一装
置内で雰囲気ガスを変更しながら連続的に成膜されるの
が普通である。すなわち、最初にＡｒガスを用いてＴｉ
ターゲットをスパッタすることによりＴｉ膜を成膜し、
次に雰囲気ガスをＮ₂ガスに変更してＴｉターゲットの
反応性スパッタリングを行うことによりＴｉＮ膜を形成
している。しかも、スパッタリング装置は、成膜粒子の
表面マイグレーションを促進するために、基板の加熱手
段を備えている。

【００１８】そこで、コンタクト・ホールの開口が終了
した基体をスパッタリング装置に搬入し、装置内を高真
空排気した後、上記の加熱手段を用いてシンタリングを
行い、この後、雰囲気ガスをＡｒガス、Ｎ₂ガスと順次
変更しながら密着膜の成膜を連続的に行うことができ
る。この場合のシンタリングは、装置内を排気を行った
後にそのまま高真空下で行うことができるが、このスパ
ッタリング装置にはＡｒやＮ₂の供給系統が備わってい
るので、Ａｒ雰囲気下やＮ₂雰囲気下で行うこともでき
る。また、シンタリング終了後には必要に応じてＡｒガ
スを用いた逆スパッタリングを行えば、コンタクト底面
を清浄化するための前処理も可能となる。いずれにして
も、プロセス間で装置を共通化すれば、色々な処理装置
間における基板の搬出入回数を減ずることができ、汚染
を防止したりスループットを向上させる上で極めて有効
である。

【００１９】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００２０】実施例１ここでは、表面がＴｉＮ反射防止膜で被覆されたＡｌ−
１％Ｓｉ−０．５％Ｃｕ膜を含む下層配線に臨んでコン
タクト・ホールを開口し、フォーミング・ガス雰囲気中
でシンタリングを行った後、Ｗプラグと上層配線を形成
したプロセス例について、図１ないし図６を参照しなが
ら説明する。

【００２１】図１は、コンタクト・ホールを開口すべき
層間絶縁膜上でレジスト・パターニングを行った状態を
示している。ここまでの工程を述べると、まずたとえば
ＳｉＯｘからなる絶縁膜１の上に下層配線５を形成し
た。上記絶縁膜１とは、層間絶縁膜、フィールド酸化
膜、ＳＯＩ基板のいずれを構成するものであっても良
い。上記の下層配線５は、厚さ約３０ｎｍにスパッタ成
膜されたＴｉ膜と厚さ約７０ｎｍにスパッタ成膜された
ＴｉＮ膜とがこの順に積層された１層目密着膜２（Ｔｉ
／ＴｉＮ）、厚さ約５００ｎｍにスパッタ成膜されたＡ
ｌ−１％Ｓｉ−０．５％Ｃｕ膜からなる１層目金属膜
（Ａｌ）、およびＫｒＦエキシマ・レーザ・リソグラフ
ィを行うことを前提に厚さ約２５ｎｍにスパッタ成膜さ
れたＴｉＮ膜からなる１層目反射防止膜（ＴｉＮ）が順
次積層された膜構成を有し、この積層膜を０．２５μｍ
のライン・アンド・スペース状に加工して得られたもの
である。

【００２２】次に、ＳｉＯｘ系材料膜よりなる層間絶縁
膜６（ＳｉＯｘ）で基体の全面を被覆してこれをほぼ平
坦化し、この層間絶縁膜６の上でたとえばポジ型化学増
幅系フォトレジストとＫｒＦエキシマ・レーザ・ステッ
パを用いたフォトリソグラフィを行うことにより、レジ
スト・パターン７を形成した。このレジスト・パターン
７は、コンタクト・ホール・エッチングのマスクとなる
ものであり、ホール・パターンに倣った直径０．２５μ
ｍの開口８ａ，８ｂを有している。ただし、開口８ａが
下層配線５に対して正しい重ね合わせ位置に形成された
のに対し、開口８ｂは下層配線５に対して線幅方向に約
０．０８μｍの重ね合わせずれを起こした。

【００２３】次に、層間絶縁膜６のドライエッチングを
行い、図２に示されるようにコンタクト・ホール６ａ，
６ｂを開口した。このときのドライエッチング条件は、
たとえば次のとおりとした。装置マグネトロンＲＩＥ装置Ｎ₂流量２０ＳＣＣＭＣＦ₄流量３０ＳＣＣＭＣＨＦ₃流量２０ＳＣＣＭ圧力８０ＰａＲＦパワー８００Ｗ（１３．５６ＭＨｚ）このとき、重ね合わせずれを生じずに開口されたコンタ
クト・ホール６ａの底面は平坦であり、その全面に１層
目反射防止膜４が露出したが、重ね合わせずれを生じて
形成されたコンタクト・ホール６ｂの底面には幅０．０
８μｍ、深さ約０．０８μｍの落込み部９が形成され
た。

【００２４】次に、上記の基体を熱処理炉に搬入し、フ
ォーミング・ガス雰囲気中で一例として４００℃，３０
分間のシンタリングを行った。この結果、図３に示され
るように、落込み部９に面した下層配線５の側壁面、正
確には１層目金属膜３の側壁面からＡｌのヒロック３ｈ
が成長し、落込み部９をほぼ平坦に埋め込んだ。このと
き、下層配線５の上面は１層目反射防止膜４で被覆され
ているために、垂直方向へのヒロック成長はみられなか
った。これにより、重ね合わせずれを生じたコンタクト
・ホール６ｂの底面は、全体として略平坦となった。こ
れに対し、重ね合わせずれの無いコンタクト・ホール６
ａの底面には１層目金属膜３の露出面が存在しないた
め、ホール内部へのヒロック成長はみられなかった。こ
のように、重ね合わせずれを生じたコンタクト・ホール
においてのみ、その底面が自己整合的に平坦化できるこ
とは、本発明の優れた利点である。

【００２５】次に、図４に示されるように、基体の全面
を２層目密着膜１０（Ｔｉ／ＴｉＮ）膜で被覆した。こ
の２層目密着膜１０の成膜に際しては、常法にしたがっ
てＴｉ膜とＴｉＮ膜の連続スパッタリングを行えば良
い。本発明では、ボーダーレス・コンタクト・プロセス
を採用しているにもかかわらず、すべてのコンタクト・
ホールの底面が平坦化されているので、２層目密着膜１
０によるカバレージは良好であった。

【００２６】次に、通常のＣＶＤ法により基体の全面を
図５に示されるようなブランケットＷ膜１１で被覆し
た。このブランケットＷ膜１１のカバレージは極めて良
好であり、従来のようにコンタクト・ホールの隅部に空
洞が残ることはなかった。続いて、このブランケットＷ
膜１１と２層目密着膜１０のうち層間絶縁膜６上に延在
する部分を除去するためのエッチバックまたはＣＭＰを
行い、コンタクト・ホール６ａ，６ｂの内部に２層目密
着膜の残膜１０ｐとブランケットＷ膜の残膜１１ｐとを
残した。これら両残膜１０ｐ，１１ｐがプラグ１２とな
る。このようにして平坦化された基体の表面では、さら
に常法にしたがって３層目密着膜１３（Ｔｉ／Ｔｉ
Ｎ）、２層目金属膜１４（Ａｌ）、２層目反射防止膜
（ＴｉＮ）１５をスパッタ成膜し、パターニングを経て
これら３層からなる上層配線１６を形成した。以上のよ
うな本発明のプロセスにより、プラグ１２を介した上層
配線１６と下層配線５との間のオーミック・コンタクト
が良好に達成された。

【００２７】実施例２本実施例では、シンタリングと２層目密着膜１０のスパ
ッタ成膜とを、基体を同一のスパッタリング装置内に置
いたまま連続的に行った。すなわち、前掲の図２に示さ
れるようにコンタクト・ホールの開口が終了した状態の
基体をスパッタリング装置内に搬入し、約０．３Ｐａの
高真空下で５００℃，３分間のシンタリングを行った。
ここで、実施例１に比べてシンタリング温度を高めたの
は、続くＴｉ膜およびＴｉＮ膜の成膜温度との整合性を
優先し、基体の温度制御を迅速に行えるように考慮した
ためである。この高温化の代わりに処理時間を短縮した
結果、実施例１と同様にヒロック３ｈを発生させ、コン
タクト・ホール底面を略平坦化することができた。この
後、装置内にＡｒガスを導入してＴｉ膜のスパッタ成膜
を行い、さらにＮ₂ガスを導入してＴｉＮ膜の成膜を行
った。上述のような方法によれば、シンタリングから２
層目密着膜の成膜までの一連のプロセスを基体を大気中
に搬出することなく行うことができるため、汚染を低減
させると共に、スループットを向上させることができ
た。

【００２８】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、処理サンプルとして用いた基
体の構造、基体の構成要素の膜厚や寸法、ドライエッチ
ングやシンタリング等のプロセス条件等の細部について
は、適宜変更や選択が可能である。

【００２９】

【発明の効果】以上の説明からも明らかなように、本発
明によればデバイス・チップの面積縮小の有効手段であ
るボーダーレス・コンタクト・プロセスを採用した場合
にも、信頼性の高い上層配線コンタクトを形成すること
が可能となる。したがって本発明は、半導体装置の微細
化、高集積化、高性能化を推進する上で極めて価値の高
いものである。

【図面の簡単な説明】

【図１】本発明をボーダーレス・コンタクト形成に適用
したプロセス例において、下層配線を被覆する層間絶縁
膜上でレジスト・パターニングを行った状態を示す模式
的断面図である。

【図２】図１の層間絶縁膜をドライエッチングして開口
されたコンタクト・ホールの一部に落込み部が発生した
状態を示す模式的断面図である。

【図３】シンタリングを行い、図２の落込み部を下層配
線から成長したヒロックで埋め込んだ状態を示す模式的
断面図である。

【図４】図３の基体の全面を２層目密着膜で被覆した状
態を示す模式的断面図である。

【図５】図４の基体の全面をブランケットＷ膜で被覆し
た状態を示す模式的断面図である。

【図６】図５のブランケットＷ膜をエッチバックしてプ
ラグを形成し、さらに上層配線を形成した状態を示す模
式的断面図である。

【図７】典型的なアラインド・コンタクトの構造を説明
する図であり、（ａ）は上面図、（ｂ）はそのＡ−Ａ線
断面図である。

【図８】典型的なボーダーレス・コンタクトの構造を説
明する図であり、（ａ）は上面図、（ｂ）はそのＢ−Ｂ
線断面図である。

【図９】従来のボーダーレス・コンタクトにおいて、コ
ンタクト・ホールのアライメントずれに起因する落込み
部の内部で密着膜のカバレージ不良が生じた状態を示す
模式的断面図である。

【図１０】図９のコンタクト・ホールにブランケットＷ
膜を埋め込んだ際に、落込み部に空洞が生じた状態を示
す模式的断面図である。

【符号の説明】

１…絶縁膜（ＳｉＯｘ）２…１層目密着膜（Ｔｉ／Ｔ
ｉＮ）３…１層目金属膜（Ａｌ）３ｈ…ヒロック４…
１層目反射防止膜（ＴｉＮ）５…下層配線６ａ…コン
タクト・ホール（アライメントずれ無し）６…層間絶
縁膜（ＳｉＯｘ）６ｂ…コンタクト・ホール（アライメントずれ有り）
９…落込み部１０…２層目密着膜１１…ブランケット
Ｗ膜１２…プラグ１６…上層配線

Claims

【特許請求の範囲】

【請求項１】基体上にＡｌ系金属膜を含む下層配線を
形成する第１工程と、前記下層配線を被覆する絶縁膜に該下層配線の線幅と同
等の寸法の開口径を有する接続孔を開口し、該接続孔の
底部に該下層配線の上面、もしくは上面の一部と側壁面
の少なくとも一部とを露出させる第２工程と、基体にシンタリングを施し、前記下層配線との重ね合わ
せずれに起因して前記接続孔の底部に生じた凹部を埋め
込むごとく前記Ａｌ系金属膜の表面からヒロックを成長
させることにより、該底部を略平坦化する第３工程と、前記接続孔を導電材料膜で埋め込む第４工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】前記第１工程ではヒロックの成長を抑制
可能な反射防止膜をＡｌ系金属膜の上に積層した下層配
線を形成することにより、前記第３工程では前記ヒロッ
クを前記接続孔の底部に露出する該Ａｌ系金属膜の側壁
面からのみ成長させることを特徴とする請求項１記載の
半導体装置の製造方法。
【請求項３】前記導電材料膜は、密着膜とその上に積
層される高融点金属膜とで構成することを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項４】前記第４工程における前記密着膜の成膜
を、前記第３工程におけるシンタリングに引き続いて同
一のスパッタリング装置内で行うことを特徴とする請求
項１記載の半導体装置の製造方法。