JPH10274951A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH10274951A JPH10274951A JP9080999A JP8099997A JPH10274951A JP H10274951 A JPH10274951 A JP H10274951A JP 9080999 A JP9080999 A JP 9080999A JP 8099997 A JP8099997 A JP 8099997A JP H10274951 A JPH10274951 A JP H10274951A
- Authority
- JP
- Japan
- Prior art keywords
- delay amount
- unit
- clock
- luminance value
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 複雑な操作をせずに最適なクロック位相を実
現すること。 【解決手段】 アナログ映像信号と同期信号とが入力さ
れる映像信号入力部４と、この映像信号入力部４に入力
された同期信号に同期して内部クロック信号を生成する
クロックパルス発生部２と、このクロックパルス発生部
２によって発生されたクロック信号と同期してアナログ
映像信号をサンプリングすると共に当該サンプリングデ
ータを表示装置に出力するサンプリング部５１とを備え
ている。しかも、本実施形態による表示制御装置は、表
示装置５２に表示される映像を受光する受光部１０と、
この受光部１０で受光した映像の輝度値を出力する受光
値判断部１１とを備えている。さらに、クロックパルス
発生部２に、受光値判断部１１から出力される輝度値に
基づいてクロック信号の遅延量を調節する遅延量調節部
６を併設した。
現すること。 【解決手段】 アナログ映像信号と同期信号とが入力さ
れる映像信号入力部４と、この映像信号入力部４に入力
された同期信号に同期して内部クロック信号を生成する
クロックパルス発生部２と、このクロックパルス発生部
２によって発生されたクロック信号と同期してアナログ
映像信号をサンプリングすると共に当該サンプリングデ
ータを表示装置に出力するサンプリング部５１とを備え
ている。しかも、本実施形態による表示制御装置は、表
示装置５２に表示される映像を受光する受光部１０と、
この受光部１０で受光した映像の輝度値を出力する受光
値判断部１１とを備えている。さらに、クロックパルス
発生部２に、受光値判断部１１から出力される輝度値に
基づいてクロック信号の遅延量を調節する遅延量調節部
６を併設した。
Description
【０００１】
【発明の属する技術分野】本発明は、表示制御装置に係
り、特に、ＬＣＤ（液晶表示ディスプレイ）やＰＤＰ
（プラズマディスプレイパネル）など画素固定表示装置
に画素クロック信号を有さない映像信号を表示する表示
制御装置に関する。本発明による表示制御装置は、サン
プリングクロックの位相調整を自動的に行う。
り、特に、ＬＣＤ（液晶表示ディスプレイ）やＰＤＰ
（プラズマディスプレイパネル）など画素固定表示装置
に画素クロック信号を有さない映像信号を表示する表示
制御装置に関する。本発明による表示制御装置は、サン
プリングクロックの位相調整を自動的に行う。
【０００２】
【従来の技術】ＬＣＤやＰＤＰなどの画素固定表示素子
を用いる表示機器において、パーソナルコンピュータな
どのアナログインターフェースからのアナログ映像信号
はクロック信号が無いため、ドットの表示タイミングを
とる際に表示制御装置内部でアナログ映像信号の水平同
期信号に対応したクロック信号を発生させている。
を用いる表示機器において、パーソナルコンピュータな
どのアナログインターフェースからのアナログ映像信号
はクロック信号が無いため、ドットの表示タイミングを
とる際に表示制御装置内部でアナログ映像信号の水平同
期信号に対応したクロック信号を発生させている。
【０００３】図３は従来の表示制御装置の構成を示すブ
ロック図である。図３に示すように、表示制御装置は、
アナログ映像信号が入力される映像信号入力端子５７
と、このアナログ映像信号の水平同期信号及び垂直同期
信号がそれぞれ入力される入力端子５８，５９とを備え
ている。さらに、内部クロックを発生させるクロックパ
ルス発生回路５５と、この内部クロック信号を入力端子
５８に入力される水平動黄信号の周期に分周する分周回
路５３と、この分周回路５３によって分周された水平同
期信号と入力端子５８に入力された水平同期信号の位相
を比較するとともに当該比較結果をクロックパルス発生
回路にフィードバックする位相比較回路５４とを備えて
いる。これにより、水平同期信号入力端子５８に入力さ
れた水平同期信号とクロックパルス発生回路５５により
発生した内部クロック信号を同期させている。さらに、
表示制御装置は、この水平同期信号と同期した内部クロ
ック信号に基づいて映像信号入力端子７に入力されたア
ナログ映像信号をサンプリングするサンプリング回路５
１を備えている。
ロック図である。図３に示すように、表示制御装置は、
アナログ映像信号が入力される映像信号入力端子５７
と、このアナログ映像信号の水平同期信号及び垂直同期
信号がそれぞれ入力される入力端子５８，５９とを備え
ている。さらに、内部クロックを発生させるクロックパ
ルス発生回路５５と、この内部クロック信号を入力端子
５８に入力される水平動黄信号の周期に分周する分周回
路５３と、この分周回路５３によって分周された水平同
期信号と入力端子５８に入力された水平同期信号の位相
を比較するとともに当該比較結果をクロックパルス発生
回路にフィードバックする位相比較回路５４とを備えて
いる。これにより、水平同期信号入力端子５８に入力さ
れた水平同期信号とクロックパルス発生回路５５により
発生した内部クロック信号を同期させている。さらに、
表示制御装置は、この水平同期信号と同期した内部クロ
ック信号に基づいて映像信号入力端子７に入力されたア
ナログ映像信号をサンプリングするサンプリング回路５
１を備えている。
【０００４】この図２に示す従来例では、入力信号のア
ナログ映像信号タイミングと表示装置で再生する内部ク
ロック信号には位相差が生じるため、サンプリングミス
により、画像の鮮明度が低下する、という不都合があっ
た。従来は、この問題を解決するため、ユーザーの肉眼
６０の目視により、かつ手動スイツチ６１などでクロッ
ク位相を切り換える操作を行い、この手動スイッチ６１
への操作に応じて遅延量を調節する遅延量調節回路５６
を備え、最適なクロック位相になるよう調整を行ってい
た。
ナログ映像信号タイミングと表示装置で再生する内部ク
ロック信号には位相差が生じるため、サンプリングミス
により、画像の鮮明度が低下する、という不都合があっ
た。従来は、この問題を解決するため、ユーザーの肉眼
６０の目視により、かつ手動スイツチ６１などでクロッ
ク位相を切り換える操作を行い、この手動スイッチ６１
への操作に応じて遅延量を調節する遅延量調節回路５６
を備え、最適なクロック位相になるよう調整を行ってい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ユーザーが目視で手動スイッチ等によりクロック位相を
切り換えると、第１に、感覚的な調整となり、ユーザー
にどの点が最適なクロック位相であるか、分かりづら
く、第２に、解像度が高くなるに従い、より高い分解能
で調整が必要になるため、更にユーザーにどの点が最適
なクロック位相であるか判らなくなってしまう、という
不都合があった。
ユーザーが目視で手動スイッチ等によりクロック位相を
切り換えると、第１に、感覚的な調整となり、ユーザー
にどの点が最適なクロック位相であるか、分かりづら
く、第２に、解像度が高くなるに従い、より高い分解能
で調整が必要になるため、更にユーザーにどの点が最適
なクロック位相であるか判らなくなってしまう、という
不都合があった。
【０００６】また、データ信号とクロック信号の位相自
動調整の手法が特開平８−１６３１１７号公報や特開平
２一２２８８４０号公報に開示されている。これによる
と、データ信号にはクロック信号相当の同期パターンが
付加されていることを前提として、付加された同期パタ
ーンを抽出し、位相調整回路にフィードバックを行って
いる。しかしながら、入力される映像信号にクロック信
号相当の同期パターンが付加されていない場合には、こ
れら公報記載の手法を適用して位相調整の最適化を行う
ことができない。
動調整の手法が特開平８−１６３１１７号公報や特開平
２一２２８８４０号公報に開示されている。これによる
と、データ信号にはクロック信号相当の同期パターンが
付加されていることを前提として、付加された同期パタ
ーンを抽出し、位相調整回路にフィードバックを行って
いる。しかしながら、入力される映像信号にクロック信
号相当の同期パターンが付加されていない場合には、こ
れら公報記載の手法を適用して位相調整の最適化を行う
ことができない。
【０００７】
【発明の目的】本発明は、係る従来例の有する不都合を
改善し、特に、複雑な操作をさずに最適なクロック位相
を実現することができる表示制御装置を提供すること
を、その目的とする。すなわち、第１の目的は、ユーザ
ーが目視により手動スイッチなどでクロック位相を切り
換える操作の必要をなくし、操作性の向上をすることで
ある。第２の目的は、感覚的な調整による、調整点のバ
ラツキの発生を防止し、常に最適なクロック位相を実現
し、特性、性能の向上をすることである。
改善し、特に、複雑な操作をさずに最適なクロック位相
を実現することができる表示制御装置を提供すること
を、その目的とする。すなわち、第１の目的は、ユーザ
ーが目視により手動スイッチなどでクロック位相を切り
換える操作の必要をなくし、操作性の向上をすることで
ある。第２の目的は、感覚的な調整による、調整点のバ
ラツキの発生を防止し、常に最適なクロック位相を実現
し、特性、性能の向上をすることである。
【０００８】
【課題を解決するための手段】そこで、本発明では、ア
ナログ映像信号と同期信号とが入力される映像信号入力
部と、この映像信号入力部に入力された同期信号に同期
して内部クロック信号を生成するクロックパルス発生部
と、このクロックパルス発生部によって発生されたクロ
ック信号と同期してアナログ映像信号をサンプリングす
ると共に当該サンプリングデータを表示装置に出力する
サンプリング部とを備えている。しかも、表示装置に表
示される映像を受光する受光部と、この受光部で受光し
た映像の輝度値を出力する受光値判断部とを備えてい
る。さらに、クロックパルス発生部に、受光値判断部か
ら出力される輝度値に基づいてクロック信号の遅延量を
調節する遅延量調節部を併設した、という構成を採って
いる。これにより前述した目的を達成しようとするもの
である。
ナログ映像信号と同期信号とが入力される映像信号入力
部と、この映像信号入力部に入力された同期信号に同期
して内部クロック信号を生成するクロックパルス発生部
と、このクロックパルス発生部によって発生されたクロ
ック信号と同期してアナログ映像信号をサンプリングす
ると共に当該サンプリングデータを表示装置に出力する
サンプリング部とを備えている。しかも、表示装置に表
示される映像を受光する受光部と、この受光部で受光し
た映像の輝度値を出力する受光値判断部とを備えてい
る。さらに、クロックパルス発生部に、受光値判断部か
ら出力される輝度値に基づいてクロック信号の遅延量を
調節する遅延量調節部を併設した、という構成を採って
いる。これにより前述した目的を達成しようとするもの
である。
【０００９】本発明では、受光部は、表示装置に実際に
表示される映像を受光し、受光値判断部が、その映像の
輝度値を出力する。アナログ映像信号タイミングと表示
装置で再生する内部クロック信号に位相差が生じている
と、この表示装置の映像の輝度値が低下するため、遅延
量調節部は、この受光値判断部から出力される輝度値に
基づいて、クロック信号の遅延量を特定する。このた
め、クロック信号の位相調節が自動化される。
表示される映像を受光し、受光値判断部が、その映像の
輝度値を出力する。アナログ映像信号タイミングと表示
装置で再生する内部クロック信号に位相差が生じている
と、この表示装置の映像の輝度値が低下するため、遅延
量調節部は、この受光値判断部から出力される輝度値に
基づいて、クロック信号の遅延量を特定する。このた
め、クロック信号の位相調節が自動化される。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１１】図１は、本発明による表示制御装置の構成
を示すブロック図である。表示制御装置は、アナログ映
像信号と同期信号とが入力される映像信号入力部４と、
この映像信号入力部４に入力された同期信号に同期して
内部クロック信号を生成するクロックパルス発生部２
と、このクロックパルス発生部２によって発生されたク
ロック信号と同期してアナログ映像信号をサンプリング
すると共に当該サンプリングデータを表示装置に出力す
るサンプリング部５１とを備えている。
を示すブロック図である。表示制御装置は、アナログ映
像信号と同期信号とが入力される映像信号入力部４と、
この映像信号入力部４に入力された同期信号に同期して
内部クロック信号を生成するクロックパルス発生部２
と、このクロックパルス発生部２によって発生されたク
ロック信号と同期してアナログ映像信号をサンプリング
すると共に当該サンプリングデータを表示装置に出力す
るサンプリング部５１とを備えている。
【００１２】しかも、本実施形態による表示制御装置
は、表示装置５２に表示される映像を受光する受光部１
０と、この受光部１０で受光した映像の輝度値を出力す
る受光値判断部１１とを備えている。さらに、クロック
パルス発生部２に、受光値判断部１１から出力される輝
度値に基づいてクロック信号の遅延量を調節する遅延量
調節部６を併設した。
は、表示装置５２に表示される映像を受光する受光部１
０と、この受光部１０で受光した映像の輝度値を出力す
る受光値判断部１１とを備えている。さらに、クロック
パルス発生部２に、受光値判断部１１から出力される輝
度値に基づいてクロック信号の遅延量を調節する遅延量
調節部６を併設した。
【００１３】アナログ映像信号タイミングと表示装置で
再生する内部クロック信号に位相差が生じと、表示装置
５２に表示される映像の輝度が低下するため、受光部１
０が、表示装置５２に表示される映像を受光し、受光値
判断部１１が、この受光した映像の輝度値を出力する
と、表示中の内部クロックの位相の評価を行うことがで
きる。遅延量調節部６が、この輝度値に基づいて内部ク
ロックの遅延量を調節すると、例えば、クロック信号の
遅延量を増減したときの受光値判断部から出力される輝
度値の変化に基づいて当該遅延量を特定すると（遅延量
特定機能）、最適な遅延量を受光部１０の出力に基づい
て自動的に調節することができる。
再生する内部クロック信号に位相差が生じと、表示装置
５２に表示される映像の輝度が低下するため、受光部１
０が、表示装置５２に表示される映像を受光し、受光値
判断部１１が、この受光した映像の輝度値を出力する
と、表示中の内部クロックの位相の評価を行うことがで
きる。遅延量調節部６が、この輝度値に基づいて内部ク
ロックの遅延量を調節すると、例えば、クロック信号の
遅延量を増減したときの受光値判断部から出力される輝
度値の変化に基づいて当該遅延量を特定すると（遅延量
特定機能）、最適な遅延量を受光部１０の出力に基づい
て自動的に調節することができる。
【００１４】具体的には、遅延量特定機能は、受光値判
断部１１から出力される輝度値が最高値となる遅延量を
当該クロックパルスの遅延量と特定するとよい。内部ク
ロックの位相が最適化されると画像はより鮮明になり、
すると、輝度が高まるため、最も輝度値が高くなったと
きの遅延量が最適な遅延量となる。
断部１１から出力される輝度値が最高値となる遅延量を
当該クロックパルスの遅延量と特定するとよい。内部ク
ロックの位相が最適化されると画像はより鮮明になり、
すると、輝度が高まるため、最も輝度値が高くなったと
きの遅延量が最適な遅延量となる。
【００１５】本実施形態では、映像が不鮮明になると輝
度値が低下することを利用して内部クロック信号の遅延
量を最適化するものであるため、受光部が受光する映像
は、例えば、白と黒とで構成される市松模様や、ストラ
イプなどのパターン画像の映像であると、より効果が大
きい。このとき、市松模様やストライプは表示装置の画
素毎とする。パターン画像を用いて内部クロックの遅延
量の最適化を行う場合には、映像表示制御装置の上位装
置となるパーソナルコンピュータ等でパターン画像を生
成する。この場合、当該パターン画像を表示装置５２に
出力しておいて、当該パターンを受光部１０で受光す
る。そして、遅延量調節部６が、映像信号入力部に表示
装置の１画素ごとに輝度値が変化するパターン画像が入
力されたときの受光部の出力に基づいて遅延量を調節す
るパターン画像利用機能を備える。これにより、内部ク
ロックの位相ずれにより輝度値が明確に変化し、遅延量
の最適化を良好に行うことができる。
度値が低下することを利用して内部クロック信号の遅延
量を最適化するものであるため、受光部が受光する映像
は、例えば、白と黒とで構成される市松模様や、ストラ
イプなどのパターン画像の映像であると、より効果が大
きい。このとき、市松模様やストライプは表示装置の画
素毎とする。パターン画像を用いて内部クロックの遅延
量の最適化を行う場合には、映像表示制御装置の上位装
置となるパーソナルコンピュータ等でパターン画像を生
成する。この場合、当該パターン画像を表示装置５２に
出力しておいて、当該パターンを受光部１０で受光す
る。そして、遅延量調節部６が、映像信号入力部に表示
装置の１画素ごとに輝度値が変化するパターン画像が入
力されたときの受光部の出力に基づいて遅延量を調節す
るパターン画像利用機能を備える。これにより、内部ク
ロックの位相ずれにより輝度値が明確に変化し、遅延量
の最適化を良好に行うことができる。
【００１６】このパターン画像は、表示装置５２の１画
素毎にストライプ又は市松模様となるパターン画像とす
るとよい。さらに、このパターン画像は、白及び黒など
輝度値が大きく異なる色の組み合わせで作成したパター
ン画像とするとよい。表示装置５２がカラーを表示する
ものであるときには、白及び黒に限らず、輝度値が異な
る色を多数組み合わせるようにしても良い。
素毎にストライプ又は市松模様となるパターン画像とす
るとよい。さらに、このパターン画像は、白及び黒など
輝度値が大きく異なる色の組み合わせで作成したパター
ン画像とするとよい。表示装置５２がカラーを表示する
ものであるときには、白及び黒に限らず、輝度値が異な
る色を多数組み合わせるようにしても良い。
【００１７】上述したように本実施形態では、水平方向
に表示装置に１画素単位でストライプ又は市松表示を行
った場合、最適なクロック位相でサンプリングが行われ
ている時と比較して、クロック位相がずれて、サンプリ
ングが行われている場合では、画面輝度が低くなること
を応用し、受光部１０により画面輝度を電気信号に変換
し、受光値判断回路１１により最適値を遅延量調整部６
にフィードバックすることにより、常に最適なクロック
位相に自動調整することができる。
に表示装置に１画素単位でストライプ又は市松表示を行
った場合、最適なクロック位相でサンプリングが行われ
ている時と比較して、クロック位相がずれて、サンプリ
ングが行われている場合では、画面輝度が低くなること
を応用し、受光部１０により画面輝度を電気信号に変換
し、受光値判断回路１１により最適値を遅延量調整部６
にフィードバックすることにより、常に最適なクロック
位相に自動調整することができる。
【００１８】受光部は水平方向に画素固定表示装置に１
画索単位でストライプ又は市松表示を行った場合、最適
なクロック位相でサンプリングが行われている時に画面
輝度が大きくなることを検出し、遅延量調整部にフィー
ドバックすることにより、最適なクロック位相に自動調
整する。このため、ユーザーが目視により、かつ手動ス
イッチなどでクロック位相を切り換える操作を行うこと
を必要としない。これにより、最適な調整点が明確化す
る。
画索単位でストライプ又は市松表示を行った場合、最適
なクロック位相でサンプリングが行われている時に画面
輝度が大きくなることを検出し、遅延量調整部にフィー
ドバックすることにより、最適なクロック位相に自動調
整する。このため、ユーザーが目視により、かつ手動ス
イッチなどでクロック位相を切り換える操作を行うこと
を必要としない。これにより、最適な調整点が明確化す
る。
【００１９】
【実施例】図２は本発明の実施例の構成を示すブロック
図である。図２に示す例では、表示装置は、画素固定表
示装置であり、例えば、ＬＣＤやＰＤＰである。映像信
号入力部４は、アナログ映像信号が入力される映像信号
入力端子５７と、このアナログ映像信号の水平同期信号
が入力される水平同期信号入力端子５８と、垂直同期信
号が入力される垂直同期信号入力端子５９とを備えてい
る。
図である。図２に示す例では、表示装置は、画素固定表
示装置であり、例えば、ＬＣＤやＰＤＰである。映像信
号入力部４は、アナログ映像信号が入力される映像信号
入力端子５７と、このアナログ映像信号の水平同期信号
が入力される水平同期信号入力端子５８と、垂直同期信
号が入力される垂直同期信号入力端子５９とを備えてい
る。
【００２０】クロックパルス発生部２は、、内部クロッ
クを発生させるクロックパルス発生回路５５と、この内
部クロック信号を入力端子５８に入力される水平動黄信
号の周期に分周する分周回路５３と、この分周回路５３
によって分周された水平同期信号と入力端子５８に入力
された水平同期信号の位相を比較するとともに当該比較
結果をクロックパルス発生回路にフィードバックする位
相比較回路５４とを備えている。これにより、水平同期
信号入力端子５８に入力された水平同期信号とクロック
パルス発生回路５５により発生した内部クロック信号を
同期させている。
クを発生させるクロックパルス発生回路５５と、この内
部クロック信号を入力端子５８に入力される水平動黄信
号の周期に分周する分周回路５３と、この分周回路５３
によって分周された水平同期信号と入力端子５８に入力
された水平同期信号の位相を比較するとともに当該比較
結果をクロックパルス発生回路にフィードバックする位
相比較回路５４とを備えている。これにより、水平同期
信号入力端子５８に入力された水平同期信号とクロック
パルス発生回路５５により発生した内部クロック信号を
同期させている。
【００２１】また、本実施例では、受光部１０として、
画素固定票自装置５２に表示されたパターン画像を一点
で受光する受光素子（例えば、フォトダイオード）１０
を採用する。受光値判断回路１１は、この受光素子１０
の出力をデジタルデータに変換する。また、本実施例で
は、遅延量調節部は、遅延量調節回路６により実現す
る。
画素固定票自装置５２に表示されたパターン画像を一点
で受光する受光素子（例えば、フォトダイオード）１０
を採用する。受光値判断回路１１は、この受光素子１０
の出力をデジタルデータに変換する。また、本実施例で
は、遅延量調節部は、遅延量調節回路６により実現す
る。
【００２２】次に、動作を説明する。クロックパルス発
生回路５により発生した内部クロック信号は、分周回路
３によって水平同期信号の周期に分周され、水平同期信
号入力端子８に入力された水平同期信号と分周回路３に
よって分周された水平同期信号は、位相比較回路４によ
り位相比較され、一致したか否かのフィードバックを、
クロックパルス発生回路５に行うことにより水平同期信
号入力端子８に入力された水平同期信号とクロックパル
ス発生回路５により発生した内部クロック信号を同期さ
せる。
生回路５により発生した内部クロック信号は、分周回路
３によって水平同期信号の周期に分周され、水平同期信
号入力端子８に入力された水平同期信号と分周回路３に
よって分周された水平同期信号は、位相比較回路４によ
り位相比較され、一致したか否かのフィードバックを、
クロックパルス発生回路５に行うことにより水平同期信
号入力端子８に入力された水平同期信号とクロックパル
ス発生回路５により発生した内部クロック信号を同期さ
せる。
【００２３】次に水平同期信号入力端子８に入力された
水平同期信号が生成された時点のクロック信号、すなわ
ち映像信号出力側の機器でのクロック信号と本装置のク
ロックパルス発生回路５により発生した内部クロック信
号を同期させるために、映像信号出力側の機器より、画
索単位で縦ストライプ状に白色と黒色を繰り返す表示、
又は、画素単位で市松状に白色と黒色を繰り返す表示を
出力し、本装置の映像信号入力端子５７に入力し、この
場合、最適なクロック位相であるときは最適でないクロ
ック位相であるときに比べて、画素固定表示装置２の画
面輝度が十数ｃｄ／ｍ2程度、大きくなることを応用
し、遅延量調整回路６でクロックパルス位相 遅延量を
数段階上げ下げし、受光素子１０にてその輝度を電気信
号に変換し、輝度から変換された電気信号を受光値判断
回路１１で判断し、その結果を遅延量調整回路６にフィ
ードバックし、最終的に受光素子１０が受ける輝度が最
大となる点を受光値判断回路１１が判断したデータに
て、遅延量調整回路６の遅延量を設定し、クロック位相
が自動調整される。
水平同期信号が生成された時点のクロック信号、すなわ
ち映像信号出力側の機器でのクロック信号と本装置のク
ロックパルス発生回路５により発生した内部クロック信
号を同期させるために、映像信号出力側の機器より、画
索単位で縦ストライプ状に白色と黒色を繰り返す表示、
又は、画素単位で市松状に白色と黒色を繰り返す表示を
出力し、本装置の映像信号入力端子５７に入力し、この
場合、最適なクロック位相であるときは最適でないクロ
ック位相であるときに比べて、画素固定表示装置２の画
面輝度が十数ｃｄ／ｍ2程度、大きくなることを応用
し、遅延量調整回路６でクロックパルス位相 遅延量を
数段階上げ下げし、受光素子１０にてその輝度を電気信
号に変換し、輝度から変換された電気信号を受光値判断
回路１１で判断し、その結果を遅延量調整回路６にフィ
ードバックし、最終的に受光素子１０が受ける輝度が最
大となる点を受光値判断回路１１が判断したデータに
て、遅延量調整回路６の遅延量を設定し、クロック位相
が自動調整される。
【００２４】上述したように本実施例によると、従来例
のように画素固定表示装置２を肉眼で確認して手動で遅
延量調整回路６を感覚的に調整することなく、定量的
で、最適なクロック位相調整点が明確な調整を行うこと
ができる。
のように画素固定表示装置２を肉眼で確認して手動で遅
延量調整回路６を感覚的に調整することなく、定量的
で、最適なクロック位相調整点が明確な調整を行うこと
ができる。
【００２５】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、受光部が、表示装置に実際に表示
される映像を受光し、受光値判断部が、その映像の輝度
値を出力し、遅延量調節部は、この受光値判断部から出
力される輝度値に基づいて、クロック信号の遅延量を特
定するため、アナログ映像信号のタイミングと表示装置
で再生する内部クロック信号に位相差が生じていると、
表示装置の映像の輝度値が低下するという性質を利用し
て、クロック信号の位相調節を自動的に行うことがで
き、しかも、受光部の受光による輝度値に基づいて遅延
量の調節を行うため、客観的でかつ安定した調節を行う
ことができ、しかも、どのような高解像度となっても変
わらず自動的にクロック位相の最適化を行うことができ
る。このように、複雑な操作をさずに最適なクロック位
相を実現することができる従来にない優れた表示制御装
置を提供することができる。
ので、これによると、受光部が、表示装置に実際に表示
される映像を受光し、受光値判断部が、その映像の輝度
値を出力し、遅延量調節部は、この受光値判断部から出
力される輝度値に基づいて、クロック信号の遅延量を特
定するため、アナログ映像信号のタイミングと表示装置
で再生する内部クロック信号に位相差が生じていると、
表示装置の映像の輝度値が低下するという性質を利用し
て、クロック信号の位相調節を自動的に行うことがで
き、しかも、受光部の受光による輝度値に基づいて遅延
量の調節を行うため、客観的でかつ安定した調節を行う
ことができ、しかも、どのような高解像度となっても変
わらず自動的にクロック位相の最適化を行うことができ
る。このように、複雑な操作をさずに最適なクロック位
相を実現することができる従来にない優れた表示制御装
置を提供することができる。
【図１】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
【図２】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図３】従来例の構成を示すブロック図である。
２ クロックパルス発生部 ４ 映像信号入力部 ６ 遅延量調節部（遅延量調節回路） １０ 受光部 １１ 受光値判断回路 ５１ サンプリング部 ５２ 表示装置（画素固定表示装置） ５３ 分周回路 ５４ 位相比較回路 ５５ クロックパルス生成回路 ５７ 映像信号入力端子 ５８ 水平同期信号入力端子 ５９ 垂直同期信号入力端子
Claims (6)
- 【請求項１】 アナログ映像信号と同期信号とが入力さ
れる映像信号入力部と、この映像信号入力部に入力され
た前記同期信号に同期して内部クロック信号を生成する
クロックパルス発生部と、このクロックパルス発生部に
よって発生されたクロック信号と同期して前記アナログ
映像信号をサンプリングすると共に当該サンプリングデ
ータを表示装置に出力するサンプリング部とを備えた表
示制御装置において、 前記表示装置に表示される映像を受光する受光部と、こ
の受光部で受光した映像の輝度値を出力する受光値判断
部とを備え、 前記クロックパルス発生部に、前記受光値判断部から出
力される輝度値に基づいて前記クロック信号の遅延量を
調節する遅延量調節部を併設したことを特徴とした表示
制御装置。 - 【請求項２】 前記遅延量調節部が、前記クロック信号
の遅延量を増減したときの前記受光値判断部から出力さ
れる輝度値の変化に基づいて当該遅延量を特定する遅延
量特定機能を備えたことを特徴とする請求項１記載の表
示制御装置。 - 【請求項３】 前記遅延量特定機能が、前記受光値判断
部から出力される輝度値が最高値となる遅延量を当該ク
ロックパルスの遅延量と特定する機能を備えたことを特
徴とする請求項２記載の表示制御装置。 - 【請求項４】 前記遅延量調節部が、前記映像信号入力
部に前記表示装置の１画素ごとに輝度値が変化するパタ
ーン画像が入力されたときの前記受光部の出力に基づい
て遅延量を調節するパターン画像利用機能を備えたこと
を特徴とする請求項１記載の表示制御装置。 - 【請求項５】 前記パターン画像が、前記表示装置の１
画素毎にストライプ又は市松模様となるパターン画像で
あることを特徴とする請求項４記載の表示制御装置。 - 【請求項６】 前記パターン画像が、白及び黒で作成し
たパターン画像であることを特徴とする請求項４又は５
記載の表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080999A JPH10274951A (ja) | 1997-03-31 | 1997-03-31 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080999A JPH10274951A (ja) | 1997-03-31 | 1997-03-31 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10274951A true JPH10274951A (ja) | 1998-10-13 |
Family
ID=13734189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9080999A Pending JPH10274951A (ja) | 1997-03-31 | 1997-03-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10274951A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110021264A (zh) * | 2018-09-07 | 2019-07-16 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| WO2019220537A1 (ja) * | 2018-05-15 | 2019-11-21 | 堺ディスプレイプロダクト株式会社 | 較正装置及び較正方法 |
-
1997
- 1997-03-31 JP JP9080999A patent/JPH10274951A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019220537A1 (ja) * | 2018-05-15 | 2019-11-21 | 堺ディスプレイプロダクト株式会社 | 較正装置及び較正方法 |
| CN110021264A (zh) * | 2018-09-07 | 2019-07-16 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| US11244598B2 (en) | 2018-09-07 | 2022-02-08 | Boe Technology Group Co., Ltd. | Pixel circuit, driving method, and display apparatus |
| CN110021264B (zh) * | 2018-09-07 | 2022-08-19 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1873742B1 (en) | Image display apparatus and method of adjusting clock phase | |
| US6724381B2 (en) | Signal processing apparatus for generating clocks phase-synchronized with input signal | |
| EP0765078A2 (en) | Liquid-crystal display | |
| US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
| JP2004287420A (ja) | 表示方法、表示制御装置及び表示装置 | |
| JPH08294075A (ja) | 映像信号処理装置および合成画面投影装置 | |
| JPH11355695A (ja) | 映像信号処理装置 | |
| KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
| KR100330029B1 (ko) | 표준신호 처리장치 | |
| US20210097942A1 (en) | Display control apparatus and method having dynamic backlight adjusting mechanism | |
| KR20060047515A (ko) | 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 | |
| JP3879951B2 (ja) | 位相調整装置、位相調整方法及び表示装置 | |
| KR20000035436A (ko) | 클록 생성 회로, 화상 표시 장치 및 방법 | |
| JPH10274951A (ja) | 表示制御装置 | |
| JP2000003152A (ja) | 画像表示装置 | |
| JP2003209768A (ja) | 映像信号処理装置及び方法 | |
| JP3473004B2 (ja) | Ｐｌｌ回路 | |
| KR100597749B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| KR100744526B1 (ko) | 스케일 팩터에 따른 샤프니스 조정 방법 및 그 장치 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JPH11341403A (ja) | マルチ画面表示装置 | |
| JPH06337651A (ja) | 投射型液晶プロジェクタ | |
| JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| JPH0728426A (ja) | 表示装置 | |
| JPH11136601A (ja) | 液晶パネルの表示変換装置およびこれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |