JPH10284613A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10284613A JPH10284613A JP9082689A JP8268997A JPH10284613A JP H10284613 A JPH10284613 A JP H10284613A JP 9082689 A JP9082689 A JP 9082689A JP 8268997 A JP8268997 A JP 8268997A JP H10284613 A JPH10284613 A JP H10284613A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- base
- base region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積度の高いダーリントン構造トランジスタ
を提供する。 【解決手段】 シリコン酸化膜２１ｂは、第１トランジ
スタTr1のベース領域１３と第２トランジスタTr2のベー
ス領域１５を絶縁するとともに、第１トランジスタTr1
のエミッタ領域１７と第２トランジスタTr2のエミッタ
領域１９を絶縁する。エミッタ領域１７とベース領域１
５はアルミニウム配線２３によって接続されている。二
つのトランジスタのベース領域間をシリコン酸化膜２１
ｂの幅ｌだけで絶縁しつつ、ダーリントン構造を実現で
きる。
を提供する。 【解決手段】 シリコン酸化膜２１ｂは、第１トランジ
スタTr1のベース領域１３と第２トランジスタTr2のベー
ス領域１５を絶縁するとともに、第１トランジスタTr1
のエミッタ領域１７と第２トランジスタTr2のエミッタ
領域１９を絶縁する。エミッタ領域１７とベース領域１
５はアルミニウム配線２３によって接続されている。二
つのトランジスタのベース領域間をシリコン酸化膜２１
ｂの幅ｌだけで絶縁しつつ、ダーリントン構造を実現で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、小さい占有面積で、かつ電流増幅率が大
きい半導体装置の提供を目的とする。
るものであり、小さい占有面積で、かつ電流増幅率が大
きい半導体装置の提供を目的とする。
【０００２】
【従来の技術】図１２Αに、従来のダーリントン構造ト
ランジスタ１００の構造を示す要部断面図を示す。ダー
リントン構造トランジスタ１００においては、コレクタ
低比抵抗層１１２の上に形成されたコレクタ高比抵抗層
１１１に、第１トランジスタ領域Ａ１および第２トラン
ジスタ領域Ａ２を有している。
ランジスタ１００の構造を示す要部断面図を示す。ダー
リントン構造トランジスタ１００においては、コレクタ
低比抵抗層１１２の上に形成されたコレクタ高比抵抗層
１１１に、第１トランジスタ領域Ａ１および第２トラン
ジスタ領域Ａ２を有している。
【０００３】第１トランジスタ領域Ａ１には、第１トラ
ンジスタのベース領域１２１が形成されている。ベース
領域１２１の表面にはエミッタ領域１３１が形成されて
いる。第２トランジスタ領域Ａ２にも同様に、第２トラ
ンジスタのベース領域１２２が形成され、このベース領
域１２２の表面にはエミッタ領域１３２が形成されてい
る。
ンジスタのベース領域１２１が形成されている。ベース
領域１２１の表面にはエミッタ領域１３１が形成されて
いる。第２トランジスタ領域Ａ２にも同様に、第２トラ
ンジスタのベース領域１２２が形成され、このベース領
域１２２の表面にはエミッタ領域１３２が形成されてい
る。
【０００４】コレクタ低比抵抗層１１２の表面には、コ
レクタ電極１０５が形成されている。コレクタ電極１０
５が形成される面とは反対の面上には、酸化膜１０４が
形成されている。ベース領域１２１上にベース電極１０
６、エミッタ領域１３２上にエミッタ電極１０７が形成
されている。ベース・エミッタ接続電極１０８は、第１
トランジスタのエミッタ領域１３１と第２トランジスタ
のベース領域１２２とを電気的に接続する。
レクタ電極１０５が形成されている。コレクタ電極１０
５が形成される面とは反対の面上には、酸化膜１０４が
形成されている。ベース領域１２１上にベース電極１０
６、エミッタ領域１３２上にエミッタ電極１０７が形成
されている。ベース・エミッタ接続電極１０８は、第１
トランジスタのエミッタ領域１３１と第２トランジスタ
のベース領域１２２とを電気的に接続する。
【０００５】なお、２つのトランジスタの各ベース領域
１２１、１２２は、電気的に絶縁するために、距離γだ
け離してベース領域１２１、１２２を形成している。
１２１、１２２は、電気的に絶縁するために、距離γだ
け離してベース領域１２１、１２２を形成している。
【０００６】ダーリントン構造トランジスタ１００の等
価回路図を図１２Βに示す。このように、ダーリントン
構造トランジスタ１００においては、第１トランジスタ
Tr1のエミッタＥ1が、増幅用の第２トランジスタTr2の
ベースＢ2に接続されている。ダーリントン構造トラン
ジスタ１００の電流増幅率は、個々のトランジスタの増
幅率の積β1＊β2で表される。したがって、大きな電流
増幅率を得ることができる。
価回路図を図１２Βに示す。このように、ダーリントン
構造トランジスタ１００においては、第１トランジスタ
Tr1のエミッタＥ1が、増幅用の第２トランジスタTr2の
ベースＢ2に接続されている。ダーリントン構造トラン
ジスタ１００の電流増幅率は、個々のトランジスタの増
幅率の積β1＊β2で表される。したがって、大きな電流
増幅率を得ることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、ダーリ
ントン構造トランジスタ１００には、以下のような問題
点があった。
ントン構造トランジスタ１００には、以下のような問題
点があった。
【０００８】不純物を注入するのにイオン注入法を用い
た場合、イオン化した不純物はその有する運動エネルギ
によって、打込んだ位置から半導体基盤表面に平行な方
向へ広がる。また、不純物注入後、アニールにおこなう
ことにより、不純物が半導体基盤の深さ方向だけでな
く、平行な方向にも拡散する。
た場合、イオン化した不純物はその有する運動エネルギ
によって、打込んだ位置から半導体基盤表面に平行な方
向へ広がる。また、不純物注入後、アニールにおこなう
ことにより、不純物が半導体基盤の深さ方向だけでな
く、平行な方向にも拡散する。
【０００９】すなわち、半導体基盤上に２つのベース領
域を形成する場合、それぞれのベース領域のアニール後
の横方向の広がりおよび両ベース領域間の電気的独立を
確保するための距離を考慮しなければならなかった。し
たがって、半導体装置全体として小さくできないという
問題があった。特に、他段のダーリントントランジスタ
においては、上記問題が顕著となる。
域を形成する場合、それぞれのベース領域のアニール後
の横方向の広がりおよび両ベース領域間の電気的独立を
確保するための距離を考慮しなければならなかった。し
たがって、半導体装置全体として小さくできないという
問題があった。特に、他段のダーリントントランジスタ
においては、上記問題が顕著となる。
【００１０】本発明は、集積度が高くかつ電流増幅率が
大きい半導体装置の提供を目的とする。
大きい半導体装置の提供を目的とする。
【００１１】また、本発明は、複数のベース領域間の電
気的独立を確保しつつ、その間の距離を短くすることに
よって、集積度が高い半導体装置を提供することを目的
とする。
気的独立を確保しつつ、その間の距離を短くすることに
よって、集積度が高い半導体装置を提供することを目的
とする。
【００１２】さらに、本発明は、ベース領域間に絶縁部
を設けることによってベース領域間の電気的独立を確保
しつつ、その間の距離を短くすることによって集積度の
高い半導体装置を提供することを目的とする。
を設けることによってベース領域間の電気的独立を確保
しつつ、その間の距離を短くすることによって集積度の
高い半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１にかかる半導体
装置は、コレクタ領域、前記コレクタ領域に形成される
第１トランジスタ用のベース領域、前記コレクタ領域に
形成される第２トランジスタ用のベース領域、前記第１
トランジスタ用のベース領域に形成される第１トランジ
スタ用のエミッタ領域、前記第２トランジスタ用のベー
ス領域に形成される第２トランジスタ用のエミッタ領
域、前記第１トランジスタ用のベース領域と前記第２ト
ランジスタ用のエミッタ領域を電気的に接続する接続
部、を備えた半導体装置において、前記第１トランジス
タ用のベース領域と前記第２トランジスタ用のベース領
域とを絶縁部を介して絶縁したこと、を特徴とする。
装置は、コレクタ領域、前記コレクタ領域に形成される
第１トランジスタ用のベース領域、前記コレクタ領域に
形成される第２トランジスタ用のベース領域、前記第１
トランジスタ用のベース領域に形成される第１トランジ
スタ用のエミッタ領域、前記第２トランジスタ用のベー
ス領域に形成される第２トランジスタ用のエミッタ領
域、前記第１トランジスタ用のベース領域と前記第２ト
ランジスタ用のエミッタ領域を電気的に接続する接続
部、を備えた半導体装置において、前記第１トランジス
タ用のベース領域と前記第２トランジスタ用のベース領
域とを絶縁部を介して絶縁したこと、を特徴とする。
【００１４】請求項２にかかる半導体装置においては、
前記第１トランジスタ用のエミッタ領域と前記第２トラ
ンジスタ用のエミッタ領域とを絶縁部を介して絶縁した
ことを特徴とする。
前記第１トランジスタ用のエミッタ領域と前記第２トラ
ンジスタ用のエミッタ領域とを絶縁部を介して絶縁した
ことを特徴とする。
【００１５】請求項３にかかる半導体装置においては、
コレクタ領域、前記コレクタ領域に形成されるベース領
域、前記ベース領域に形成されるエミッタ領域、前記ベ
ース領域を第１トランジスタ用のベース領域と第２トラ
ンジスタ用のベース領域とに分割するとともに、前記エ
ミッタ領域を第１トランジスタ用のエミッタ領域と第２
トランジスタ用のエミッタ領域とに分割する絶縁部、前
記第１トランジスタ用のベース領域と前記第２トランジ
スタのエミッタ領域とを電気的に接続する接続部、を備
えたことを特徴とする。
コレクタ領域、前記コレクタ領域に形成されるベース領
域、前記ベース領域に形成されるエミッタ領域、前記ベ
ース領域を第１トランジスタ用のベース領域と第２トラ
ンジスタ用のベース領域とに分割するとともに、前記エ
ミッタ領域を第１トランジスタ用のエミッタ領域と第２
トランジスタ用のエミッタ領域とに分割する絶縁部、前
記第１トランジスタ用のベース領域と前記第２トランジ
スタのエミッタ領域とを電気的に接続する接続部、を備
えたことを特徴とする。
【００１６】
【発明の効果】請求項１の半導体装置においては、絶縁
部は、第１トランジスタ用のベース領域と第２トランジ
スタ用のベース領域とを絶縁する。したがって、絶縁部
の幅さえあれば、第１トランジスタと第２トランジスタ
の２つのベース領域間を絶縁することができる。また、
接続部は、第１トランジスタ用のベース領域と第２トラ
ンジスタ用のエミッタ領域とを電気的に接続する。した
がって、大きな電流増幅率を得ることができる。これに
より、集積度が高くかつ電流増幅率が大きい半導体装置
を提供することができる。
部は、第１トランジスタ用のベース領域と第２トランジ
スタ用のベース領域とを絶縁する。したがって、絶縁部
の幅さえあれば、第１トランジスタと第２トランジスタ
の２つのベース領域間を絶縁することができる。また、
接続部は、第１トランジスタ用のベース領域と第２トラ
ンジスタ用のエミッタ領域とを電気的に接続する。した
がって、大きな電流増幅率を得ることができる。これに
より、集積度が高くかつ電流増幅率が大きい半導体装置
を提供することができる。
【００１７】請求項２の半導体装置は、さらに、第１ト
ランジスタ用のエミッタ領域と第２トランジスタ用のエ
ミッタ領域とを絶縁部を介して絶縁している。これによ
り、エミッタ領域の絶縁部方向へのアニール後の広がり
を考慮する必要が無くなる。したがって、より集積度の
高い半導体装置を提供することができる。
ランジスタ用のエミッタ領域と第２トランジスタ用のエ
ミッタ領域とを絶縁部を介して絶縁している。これによ
り、エミッタ領域の絶縁部方向へのアニール後の広がり
を考慮する必要が無くなる。したがって、より集積度の
高い半導体装置を提供することができる。
【００１８】請求項３の半導体装置では、絶縁部が、ベ
ース領域を第１トランジスタ用のベース領域と第２トラ
ンジスタ用のベース領域に分割し、またエミッタ領域を
第１トランジスタ用のエミッタ領域と第２トランジスタ
用のエミッタ領域とに分割する。これにより、第１トラ
ンジスタ用のベース領域と第２トランジスタ用のベース
領域とを絶縁部の幅だけ離れた位置に形成することがで
きる。したがって、２つのベース領域を確実に電気的に
独立なものとしながら、かつ２つのベース領域間の距離
が短い半導体装置を提供することができる。
ース領域を第１トランジスタ用のベース領域と第２トラ
ンジスタ用のベース領域に分割し、またエミッタ領域を
第１トランジスタ用のエミッタ領域と第２トランジスタ
用のエミッタ領域とに分割する。これにより、第１トラ
ンジスタ用のベース領域と第２トランジスタ用のベース
領域とを絶縁部の幅だけ離れた位置に形成することがで
きる。したがって、２つのベース領域を確実に電気的に
独立なものとしながら、かつ２つのベース領域間の距離
が短い半導体装置を提供することができる。
【００１９】また、エミッタ領域の絶縁部方向へのアニ
ール後の広がりを考慮することがなく第１トランジスタ
用のエミッタ領域を第１トランジスタ用のベース領域内
に形成することができる。第２トランジスタ用のエミッ
タ領域についても同様に第２トランジスタ用のベース領
域内に形成することができる。
ール後の広がりを考慮することがなく第１トランジスタ
用のエミッタ領域を第１トランジスタ用のベース領域内
に形成することができる。第２トランジスタ用のエミッ
タ領域についても同様に第２トランジスタ用のベース領
域内に形成することができる。
【００２０】したがって、ベース領域の占有面積を小さ
くすることができる。これにより、集積度の高い半導体
装置を提供することができる。
くすることができる。これにより、集積度の高い半導体
装置を提供することができる。
【００２１】
【発明の実施の形態】本発明に係る半導体装置の第一の
実施形態について、図１および図２に基づいて説明す
る。図２はダーリントン構造トランジスタ１の上面図で
ある。図１は、図２のＸ−Ｘ断面を示す。なお、図２で
は、シリコン酸化膜２１ａを省略して示している。
実施形態について、図１および図２に基づいて説明す
る。図２はダーリントン構造トランジスタ１の上面図で
ある。図１は、図２のＸ−Ｘ断面を示す。なお、図２で
は、シリコン酸化膜２１ａを省略して示している。
【００２２】図１に示すように、ダーリントン構造トラ
ンジスタ１においては、第１トランジスタTr1と第２ト
ランジスタTr2とが、絶縁部であるシリコン酸化膜２１
ｂによって絶縁されている。
ンジスタ１においては、第１トランジスタTr1と第２ト
ランジスタTr2とが、絶縁部であるシリコン酸化膜２１
ｂによって絶縁されている。
【００２３】第１トランジスタTr1は、コレクタ領域１
１、ベース領域１３、およびエミッタ領域１７を有す
る。同様に、第２トランジスタTr2は、コレクタ領域１
１、ベース領域１５、エミッタ領域１９で構成されてい
る。なお、本実施形態においては、第１トランジスタTr
1および第２トランジスタTr2のコレクタ領域１１は一体
として形成されている。
１、ベース領域１３、およびエミッタ領域１７を有す
る。同様に、第２トランジスタTr2は、コレクタ領域１
１、ベース領域１５、エミッタ領域１９で構成されてい
る。なお、本実施形態においては、第１トランジスタTr
1および第２トランジスタTr2のコレクタ領域１１は一体
として形成されている。
【００２４】第１トランジスタ用のエミッタ領域１７と
第２トランジスタ用のベース領域１５とは、接続部であ
るアルミニウム配線２３によって電気的に接続されてい
る。このアルミニウム配線２３は、図２に示すように、
シリコン酸化膜２１ｂの上方を横切るように形成されて
いる。これにより、第１トランジスタTr1と第２トラン
ジスタTr2とは、２段のダーリントン構造をなしてる。
第２トランジスタ用のベース領域１５とは、接続部であ
るアルミニウム配線２３によって電気的に接続されてい
る。このアルミニウム配線２３は、図２に示すように、
シリコン酸化膜２１ｂの上方を横切るように形成されて
いる。これにより、第１トランジスタTr1と第２トラン
ジスタTr2とは、２段のダーリントン構造をなしてる。
【００２５】なお、第１トランジスタTr1および第２ト
ランジスタTr2の表面には、従来と同様にシリコン酸化
膜２１ａが形成されている。また、第１トランジスタ用
のベース領域１３、ベース電極２５が形成され、第２ト
ランジスタ用のエミッタ領域１９にエミッタ電極２７が
形成されている。
ランジスタTr2の表面には、従来と同様にシリコン酸化
膜２１ａが形成されている。また、第１トランジスタ用
のベース領域１３、ベース電極２５が形成され、第２ト
ランジスタ用のエミッタ領域１９にエミッタ電極２７が
形成されている。
【００２６】次に図３〜図６を用いて、ダーリントン構
造トランジスタ１の製造方法を説明する。
造トランジスタ１の製造方法を説明する。
【００２７】図３Αに示すように、Ｎ+半導体基盤５１
上に、Ｎ-エピタキシャル層５２をエピタキシャル成長
させる。なお、これらのＮ+半導体基盤５１およびＮ-エ
ピタキシャル層５２は第１トランジスタTr1と第２トラ
ンジスタTr2のコレクタ領域として働く。
上に、Ｎ-エピタキシャル層５２をエピタキシャル成長
させる。なお、これらのＮ+半導体基盤５１およびＮ-エ
ピタキシャル層５２は第１トランジスタTr1と第２トラ
ンジスタTr2のコレクタ領域として働く。
【００２８】図３Ｂに示すように、Ｎ-エピタキシャル
層５２の表面に酸化膜５３を形成し、その上にベース領
域形成用のレジスト５４を形成する。レジスト５４をマ
スクとして、Ｐ型不純物をＮ-エピタキシャル層５２に
選択的にイオン注入する。熱処理を施して、注入したＰ
型不純物を拡散させることにより、図３Ｃに示すよう
に、Ｐ型ベース領域５６が形成される。
層５２の表面に酸化膜５３を形成し、その上にベース領
域形成用のレジスト５４を形成する。レジスト５４をマ
スクとして、Ｐ型不純物をＮ-エピタキシャル層５２に
選択的にイオン注入する。熱処理を施して、注入したＰ
型不純物を拡散させることにより、図３Ｃに示すよう
に、Ｐ型ベース領域５６が形成される。
【００２９】酸化膜５３をエッチングにより除去し、図
４Ａに示すように、表面に新たに酸化膜５７を形成し、
さらに、エミッタ領域形成用のレジスト５８を形成す
る。そして、レジスト５８をマスクとして、Ｎ型不純物
をＰ型ベース領域５６に選択的にイオン注入する。熱処
理を施してＮ型不純物を拡散させることにより、図４Ｂ
に示すように、Ｎ型エミッタ領域６０が形成される。
４Ａに示すように、表面に新たに酸化膜５７を形成し、
さらに、エミッタ領域形成用のレジスト５８を形成す
る。そして、レジスト５８をマスクとして、Ｎ型不純物
をＰ型ベース領域５６に選択的にイオン注入する。熱処
理を施してＮ型不純物を拡散させることにより、図４Ｂ
に示すように、Ｎ型エミッタ領域６０が形成される。
【００３０】酸化膜５７をエッチングにより除去し、図
４Ｃに示すように、絶縁部形成の為のレジスト６１を形
成する。
４Ｃに示すように、絶縁部形成の為のレジスト６１を形
成する。
【００３１】図５Ａに示すように、レジスト６１をマス
クとして、異方性エッチングによりシリコンを選択的に
エッチングする。これにより、ベース領域５６のほぼ中
央に凹部６６が形成される。このエッチングは、ベース
領域５６とエミッタ領域６０を電気的に完全に分離する
ようにコレクタ領域５２に達する深さまで行われる。
クとして、異方性エッチングによりシリコンを選択的に
エッチングする。これにより、ベース領域５６のほぼ中
央に凹部６６が形成される。このエッチングは、ベース
領域５６とエミッタ領域６０を電気的に完全に分離する
ようにコレクタ領域５２に達する深さまで行われる。
【００３２】図７に、矢印７０方向からの矢視図を示
す。このように、ベース領域５６は、第１トランジスタ
用のベース領域１３および第２トランジスタ用のベース
領域１５に分割される。また、エミッタ領域６０も同様
に、第１トランジスタ用のエミッタ領域１７、第２トラ
ンジスタ用のエミッタ領域１９に分割される。なお、図
７において、レジスト６１の表記は省略している。
す。このように、ベース領域５６は、第１トランジスタ
用のベース領域１３および第２トランジスタ用のベース
領域１５に分割される。また、エミッタ領域６０も同様
に、第１トランジスタ用のエミッタ領域１７、第２トラ
ンジスタ用のエミッタ領域１９に分割される。なお、図
７において、レジスト６１の表記は省略している。
【００３３】つぎに、レジスト６１を除去し、ＣＶＤ法
等を用いてシリコン酸化膜６７を形成する。これによ
り、図５Ｂに示すように、凹部６６にはシリコン酸化膜
が形成される。
等を用いてシリコン酸化膜６７を形成する。これによ
り、図５Ｂに示すように、凹部６６にはシリコン酸化膜
が形成される。
【００３４】ベース電極およびエミッタ電極形成用のレ
ジストを形成し（図示せず）、酸化膜６７のエッチング
を行う。これにより、図５Ｃに示すように、電極形成用
の開口部が形成される。その後、レジスト６８を除去す
る。
ジストを形成し（図示せず）、酸化膜６７のエッチング
を行う。これにより、図５Ｃに示すように、電極形成用
の開口部が形成される。その後、レジスト６８を除去す
る。
【００３５】図６Αに示すように、表面に電極形成用の
アルミニウム膜８１が形成される。このあと、アルミニ
ウム膜８１上に電極形成用のレジスト８２を形成し、ア
ルミニウム膜８１のエッチングを行う。これにより、図
６Βに示すように、アルミニウム配線２３、ベース電極
２５およびエミッタ電極２７が形成される。
アルミニウム膜８１が形成される。このあと、アルミニ
ウム膜８１上に電極形成用のレジスト８２を形成し、ア
ルミニウム膜８１のエッチングを行う。これにより、図
６Βに示すように、アルミニウム配線２３、ベース電極
２５およびエミッタ電極２７が形成される。
【００３６】このように、本実施形態においては、１つ
のベース領域５６を異方性エッチングにより２つに分割
することによって、第１トランジスタTr1用のベース領
域１３と第２トランジスタTr2用のベース領域１５を形
成している。したがって、従来、２つのトランジスタを
形成する際に必要としていた横方向への広がりを考慮す
る必要が無くなる。これにより、集積度の高いダーリン
トン構造トランジスタを提供することができる。
のベース領域５６を異方性エッチングにより２つに分割
することによって、第１トランジスタTr1用のベース領
域１３と第２トランジスタTr2用のベース領域１５を形
成している。したがって、従来、２つのトランジスタを
形成する際に必要としていた横方向への広がりを考慮す
る必要が無くなる。これにより、集積度の高いダーリン
トン構造トランジスタを提供することができる。
【００３７】また、本実施形態においては、１つのエミ
ッタ領域６０を形成した後、異方性エッチングによりこ
れを２つのエミッタ領域１７、１９に分割している。し
たがって、エミッタ領域１７、１９の絶縁部２１ｂ方向
（図５Ｃ矢印８１方向）への広がりを考慮する必要が無
くなる。よって、ベース領域の占有面積をより小さくす
ることができ、延いては半導体装置の占有面積をも小さ
くすることができる。
ッタ領域６０を形成した後、異方性エッチングによりこ
れを２つのエミッタ領域１７、１９に分割している。し
たがって、エミッタ領域１７、１９の絶縁部２１ｂ方向
（図５Ｃ矢印８１方向）への広がりを考慮する必要が無
くなる。よって、ベース領域の占有面積をより小さくす
ることができ、延いては半導体装置の占有面積をも小さ
くすることができる。
【００３８】図８Αに他の実施形態であるダーリントン
構造トランジスタ２の要部断面図を示す。図８Βは、図
８Α中の矢印７１方向からの矢視図である。このよう
に、ダーリントン構造トランジスタ２は、第１トランジ
スタ用のエミッタ領域１７および第２トランジスタ用の
エミッタ領域１９をシリコン酸化膜２１ｂに接すること
なくそれぞれのベース領域内に形成されている。
構造トランジスタ２の要部断面図を示す。図８Βは、図
８Α中の矢印７１方向からの矢視図である。このよう
に、ダーリントン構造トランジスタ２は、第１トランジ
スタ用のエミッタ領域１７および第２トランジスタ用の
エミッタ領域１９をシリコン酸化膜２１ｂに接すること
なくそれぞれのベース領域内に形成されている。
【００３９】なお、図８Βにおいては、シリコン酸化膜
２１ａの表記を省略している。また、各部の配線を単な
る実線で示しているが、これは各部の電気的つながりを
明らかに示すために簡単に表記したものである。本来
は、一般的に用いられているようにアルミニウム配線を
行う。但し、図のようにワイヤー配線を行うことも可能
である。
２１ａの表記を省略している。また、各部の配線を単な
る実線で示しているが、これは各部の電気的つながりを
明らかに示すために簡単に表記したものである。本来
は、一般的に用いられているようにアルミニウム配線を
行う。但し、図のようにワイヤー配線を行うことも可能
である。
【００４０】前記各実施形態においては、本発明を２段
のダーリントン構造トランジスタに適用した場合につい
て説明したが、３段以上のダーリントン構造バイポーラ
トランジスタにも適用することができる。図９Ａに、３
段のダーリントン構造バイポーラトランジスタに本発明
を適用した場合の要部断面図を示す。図９Βは、図９Α
中の矢印７２方向からの矢視図である。図９Βにおける
配線については図８Βと同様である。
のダーリントン構造トランジスタに適用した場合につい
て説明したが、３段以上のダーリントン構造バイポーラ
トランジスタにも適用することができる。図９Ａに、３
段のダーリントン構造バイポーラトランジスタに本発明
を適用した場合の要部断面図を示す。図９Βは、図９Α
中の矢印７２方向からの矢視図である。図９Βにおける
配線については図８Βと同様である。
【００４１】なお、前述の２つの実施形態を組合わせる
ようにしてもよい。
ようにしてもよい。
【００４２】また、前述の各実施形態において絶縁部を
シリコン酸化膜によって形成したが、絶縁部をシリコン
窒化膜によって形成してもよい。
シリコン酸化膜によって形成したが、絶縁部をシリコン
窒化膜によって形成してもよい。
【００４３】第１の実施形態においては、アルミニウム
配線２３用の開口部とベース電極２５およびエミッタ電
極２７用の開口部とを図２に示すように配置したが、開
口部３１、３２、３３、３４を同一断面上に形成しても
よい（図１０Α、Β参照）。この場合、図１０Βに示す
ように、多層配線が形成される。
配線２３用の開口部とベース電極２５およびエミッタ電
極２７用の開口部とを図２に示すように配置したが、開
口部３１、３２、３３、３４を同一断面上に形成しても
よい（図１０Α、Β参照）。この場合、図１０Βに示す
ように、多層配線が形成される。
【００４４】その製造方法は、第１の実施形態と同様に
して、各電極用および配線用の開口部を形成する。次
に、ベース電極２５およびエミッタ電極２７を形成す
る。次に、層間絶縁膜２９を形成し、最後にアルミニウ
ム配線２３を形成する。なお、アルミニウム配線２３を
先に形成し、その後に各電極を形成するようにしてもよ
い。
して、各電極用および配線用の開口部を形成する。次
に、ベース電極２５およびエミッタ電極２７を形成す
る。次に、層間絶縁膜２９を形成し、最後にアルミニウ
ム配線２３を形成する。なお、アルミニウム配線２３を
先に形成し、その後に各電極を形成するようにしてもよ
い。
【００４５】また、図１１に示すように、アルミニウム
配線２３がシリコン酸化膜２１ｂの上方を横切らないよ
うに形成してもよい。なお、前述までの各実施形態と同
様に、アルミニウム配線２３は、シリコン酸化膜２１ｂ
の軸線Ｚ−Ｚを横切るように形成される。
配線２３がシリコン酸化膜２１ｂの上方を横切らないよ
うに形成してもよい。なお、前述までの各実施形態と同
様に、アルミニウム配線２３は、シリコン酸化膜２１ｂ
の軸線Ｚ−Ｚを横切るように形成される。
【００４６】図１０および図１１の実施形態は、２段の
ダーリントン構造トランジスタに適用した場合について
説明したが、３段以上のダーリントン構造バイポーラト
ランジスタにも適用することができる。
ダーリントン構造トランジスタに適用した場合について
説明したが、３段以上のダーリントン構造バイポーラト
ランジスタにも適用することができる。
【図１】本発明にかかるダーリントン構造トランジスタ
１の要部断面図であり、図２のＸ−Ｘ断面を示す。
１の要部断面図であり、図２のＸ−Ｘ断面を示す。
【図２】本発明にかかるダーリントン構造トランジスタ
１の上面図である。
１の上面図である。
【図３】図１にかかるダーリントン構造トランジスタ１
の製造方法を示す図である。
の製造方法を示す図である。
【図４】図１にかかるダーリントン構造トランジスタ１
の製造方法を示す図である。
の製造方法を示す図である。
【図５】図１にかかるダーリントン構造トランジスタ１
の製造方法を示す図である。
の製造方法を示す図である。
【図６】図１にかかるダーリントン構造トランジスタ１
の製造方法を示す図である。
の製造方法を示す図である。
【図７】図５Αの矢印７０からの矢視図である。
【図８】本発明にかかる他の実施形態であるダーリント
ン構造トランジスタ２を示す面図である。
ン構造トランジスタ２を示す面図である。
【図９】本発明にかかる三段構造のダーリントン構造ト
ランジスタ３を示す図である。
ランジスタ３を示す図である。
【図１０】本発明にかかる他の実施形態であるダーリン
トン構造トランジスタ４を示す面図である。
トン構造トランジスタ４を示す面図である。
【図１１】本発明にかかる他の実施形態であるダーリン
トン構造トランジスタ５を示す面図である。
トン構造トランジスタ５を示す面図である。
【図１２】従来のダーリントン構造トランジスタを示す
図である。
図である。
１１・・・・・コレクタ領域 １３・・・・・ベース領域（第１トランジスタ用） １５・・・・・ベース領域（第２トランジスタ用） １７・・・・・エミッタ領域（第１トランジスタ用） １９・・・・・エミッタ領域（第２トランジスタ用） ２１ｂ・・・・シリコン酸化膜 ２３・・・・・アルミニウム配線
Claims (3)
- 【請求項１】コレクタ領域、 前記コレクタ領域に形成される第１トランジスタ用のベ
ース領域、 前記コレクタ領域に形成される第２トランジスタ用のベ
ース領域、 前記第１トランジスタ用のベース領域に形成される第１
トランジスタ用のエミッタ領域、 前記第２トランジスタ用のベース領域に形成される第２
トランジスタ用のエミッタ領域、 前記第１トランジスタ用のベース領域と前記第２トラン
ジスタ用のエミッタ領域を電気的に接続する接続部、 を備えた半導体装置において、 前記第１トランジスタ用のベース領域と前記第２トラン
ジスタ用のベース領域とを絶縁部を介して絶縁したこ
と、 を特徴とする半導体装置。 - 【請求項２】請求項１にかかる半導体装置において、さ
らに、 前記第１トランジスタ用のエミッタ領域と前記第２トラ
ンジスタ用のエミッタ領域とを絶縁部を介して絶縁した
こと、 を特徴とする半導体装置。 - 【請求項３】コレクタ領域、 前記コレクタ領域に形成されるベース領域、 前記ベース領域に形成されるエミッタ領域、 前記ベース領域を第１トランジスタ用のベース領域と第
２トランジスタ用のベース領域とに分割するとともに、
前記エミッタ領域を第１トランジスタ用のエミッタ領域
と第２トランジスタ用のエミッタ領域とに分割する絶縁
部、 前記第１トランジスタのベース領域と前記第２トランジ
スタのエミッタ領域とを電気的に接続する接続部、 を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08268997A JP3753498B2 (ja) | 1997-04-01 | 1997-04-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08268997A JP3753498B2 (ja) | 1997-04-01 | 1997-04-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284613A true JPH10284613A (ja) | 1998-10-23 |
| JP3753498B2 JP3753498B2 (ja) | 2006-03-08 |
Family
ID=13781397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08268997A Expired - Fee Related JP3753498B2 (ja) | 1997-04-01 | 1997-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753498B2 (ja) |
-
1997
- 1997-04-01 JP JP08268997A patent/JP3753498B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3753498B2 (ja) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063374B2 (ja) | 低いソース・インダクタンスを有する半導体デバイス | |
| JP2007335881A (ja) | ＢｉＣＤＭＯＳ構造及びその製造方法 | |
| WO1987001238A1 (en) | Fabricating a semiconductor device with buried oxide | |
| US6576953B2 (en) | Vertical semiconductor component with source-down design and corresponding fabrication method | |
| JPH11354780A (ja) | 半導体装置及びその製造方法 | |
| JPH10294475A (ja) | 半導体装置とその製造方法 | |
| JP2001119023A (ja) | 半導体装置とその製造方法 | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| JP3753498B2 (ja) | 半導体装置 | |
| JP4956853B2 (ja) | 半導体装置およびその製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JP3869581B2 (ja) | 半導体装置およびその製法 | |
| JP2000260780A (ja) | 半導体装置およびその製造方法 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| JPH0786586A (ja) | 半導体装置及びその製造方法 | |
| JP2718102B2 (ja) | 半導体装置の製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JPS63111665A (ja) | 半導体装置 | |
| CN118116960A (zh) | 半导体器件及其制造方法 | |
| JPH1154520A (ja) | 半導体装置およびその製造方法 | |
| JPH08306792A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |