JPH10294797A

JPH10294797A - 音声供給装置

Info

Publication number: JPH10294797A
Application number: JP10044497A
Authority: JP
Inventors: Kazunori Arai; 一徳新井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-04-17
Filing date: 1997-04-17
Publication date: 1998-11-04

Abstract

(57)【要約】【課題】音声供給装置に関し、多数の音声チャネルに
多数の音声データを効率よく提供することを課題とす
る。【解決手段】音声メモリと、音声データを音声ハイウ
ェイに供給するハイウェイ対応部と、音声メッセージの
指示情報を音声メモリのアクセス情報に変換するＣＰＵ
と、前記アクセス情報に基づき音声メモリの音声データ
をハイウェイ対応部に転送するＤＭＡ制御部とを備え、
ＣＰＵから共通バスＣＢを介してＤＭＡ制御部へアクセ
ス情報をセットし、音声メモリとハイウェイ対応部間の
ＤＭＡ転送はＤＭＡ制御部の音声バスＶＭを介して行
う。また、音声供給装置を２重化し、第１，第２の装置
のＤＭＡセット終了により夫々にセットされる第１，第
２のフラグ手段と、両フラグ手段が共にセットされたこ
とにより第１，第２の装置のＤＭＡ転送を付勢する系間
同期化手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は音声供給装置に関
し、更に詳しくは外部からの音声メッセージの指示情報
に従い音声メモリの対応する音声データをサービス対象
の音声ハイウェイに供給する音声供給装置に関する。例
えば電話交換機においては、通話サービスの円滑な運用
のため、必要に応じてこの種の音声供給装置を通話路ス
イッチに接続し、加入者端末に有用な音声ガイダンスを
提供している。近年は、通話サービスの拡大に伴い、多
数の音声チャネルに多数の音声信号を供給できる音声供
給装置の提供が望まれる。

【０００２】

【従来の技術】図７〜図９は従来技術を説明する図
（１）〜（３）である。図７は従来の電話交換機の一部
構成示している。図示の如く複数の加入者端末ＴＥ１〜
ＴＥｎが電話交換機に収容され、様々な通話サービスを
受ける。冗長構成を採るシステムでは、通話路スイッ
チ、交換機制御部、音声供給装置等の各主要部分が２重
化され、これらは冗長切替ユニットＥＸで切り替えられ
る。この場合でも一般に予備系装置は冗長切替時に制御
や信号の瞬断が起こらない様に現用系装置と同じ動作を
行う。

【０００３】今、０系が現用系とすると、局線からの下
り音声信号はＥＸ１´で分配され、通話路スイッチ
（０），（１）で通話交換され、ＥＸｎで０系の音声信
号が選択され、加入者端末ＴＥｎに送られる。逆に、加
入者端末ＴＥｎからの上り音声信号はＥＸｎで分配さ
れ、通話路スイッチ（０），（１）で通話交換され、Ｅ
Ｘ１´で０系の音声信号が選択され、局線に送られる。

【０００４】音声供給装置（０），（１）は通話路スイ
ッチ（０），（１）に接続され、交換機制御部（０），
（１）からの音声供給指示に従い加入者端末ＴＥ１〜Ｔ
Ｅｎに対して音声ガイダンスによる通話サービスを提供
する。今、加入者がＴＥ１より現在使用されていない電
話番号にダイヤルすると、これを認識した交換機制御部
（０），（１）は夫々ＴＥ１の回線に音声供給装置
（０），（１）を接続して同じ音声供給指示を送出す
る。これを受けた音声供給装置（０），（１）は夫々に
「あなたのおかけになったでんわばんごうはげん
ざいつかわれておりません」の音声信号を生成し、該
信号はＥＸ１で０系の音声信号が選択され、加入者端末
ＴＥ１に送られる。

【０００５】図８は従来の音声供給装置の構成を示して
いる。０系において、ＣＰＵは音声供給装置の主制御を
行うプロセッサ、ＭＭはＣＰＵが使用する主メモリ、Ｃ
ＢはＣＰＵの共通バス（制御バス）、ＣＩＦは交換機制
御部と接続する通信インタフェース、ＳＢは音声供給指
示信号を転送するスピーチバス、ＢＡＢＴは共通バスＣ
Ｂのバス権競合の調停を行うバスアービタ、ＶＭは音声
データを記憶している音声メモリ、ＣＨＵ１〜ＣＨＵｎ
はサービス対象の各音声チャネルＨＷＣＨ１〜ＨＷＣＨ
ｎに音声データを供給するチャネル対応部、ＤＭＡＣは
音声データのＤＭＡ転送を行うＤＭＡ制御部、ＢＵＦは
音声データを一時的に蓄えるバッファ、Ｐ／Ｓは音声デ
ータのパラレル−シリアル変換部、ＳＬは現用／予備の
セレクタ、ＥＳはデータ転送の整合を図るためのエラス
チックメモリ、ＨＷＩＦは音声データのハイウェイイン
タフェースである。１系の音声供給装置も同様の構成を
備える。

【０００６】図９は従来の音声データの変換方法を示し
ている。音声メモリＶＭにおいて、有意な１文をなす音
声メッセージは複数の音片（単語や熟語）の組み合わせ
から成り、更に各音片は２５６バイトからなる音声デー
タ（ＰＣＭ／ＡＤＰＣＭデータ等）ブロックの幾つかの
集合からなっている。例えば音片１は「あなたの」を表
し、その音声データはデータブロック１〜ｍに格納され
ている。音片２「おかけになった」も同様であり、各音
片は音片長に応じたブロック数を有する。但し、ここで
は説明の簡単のため、「あ」、「な」等の各音が夫々１
ブロックの音声データに対応するとして説明を行う。

【０００７】交換機制御部はスピーチバスＳＢを介して
音声メッセージを文形番号により指示し、これを受けた
ＣＰＵは該文形番号をＭＭ内の文形テーブルを使用して
各音片の実格納アドレスとそのブロック数とからなる音
声情報（音声メモリのアクセス情報）に変換する。例え
ば文形１の「あなたのおかけになったでんわばんご
うはげんざいつかわれておりません」は、音片１〜
５の組み合わせよりなり、各音片の実格納アドレスとそ
のブロック数とからなる音声情報（０Ａ，０４）〜（０
Ｅ，１０）に変換される。なお、図９の文形テーブルの
音片の欄は説明的に示すものであり、実際には存在しな
い。

【０００８】図８に戻り、交換機制御部より例えばＨＷ
ＣＨ１宛の文形１の送信要求があると、ＣＰＵは文形１
に対応する音声情報（０Ａ，０４）〜（０Ｅ，１０）を
編集してこれらをＤＭＡＣ１に順次セットし、該ＤＭＡ
Ｃ１を起動する。ＤＭＡＣ１は、共通バスＣＢのバス権
を獲得しつつ、共通のＶＭから音声データをブロック単
位で読出し、ＢＵＦ１に転送する。ＢＵＦ１の音声デー
タはＰ／Ｓ１でシリアルデータに変換され、ＥＳ１に格
納される。ＥＳ１の音声データはＨＷＣＨ１のフレーム
同期用信号Ｆ及びクロック信号Ｃに同期して読み出さ
れ、通話路スイッチに提供される。因みに、この音声デ
ータは加入者回路で音声信号に変換され、加入者端末
（アナログ方式）ＴＥに送られる。交換機制御部よりＨ
ＷＣＨ２宛の文形２の送信要求があった場合も同様であ
る。こうして最大ｎ本の音声チャネルＨＷＣＨ１〜ＨＷ
ＣＨｎにｎ個の同一又は異なる音声メッセージを同時に
供給できる。

【０００９】また、図８の各ＳＬは冗長切替ユニットＥ
Ｘの一部（選択部）をなす。０系が現用の場合は冗長切
替信号Ｓ＝０である。これにより、従来は、０系のＰ／
Ｓ１の音声データが０系及び１系の各ＥＳ１に同時に供
給される。逆に、Ｓ＝１（１系が現用）の時は、１系の
Ｐ／Ｓ１の音声データが０系及び１系の各ＥＳ１に同時
に供給される。従って、いずれの場合も０系及び１系の
各ＨＷＣＨ１には位相の揃った同一の音声データが提供
され、よって冗長切替時に音声信号の瞬断が発生するお
それは無い。

【００１０】

【発明が解決しようとする課題】上記の如く、従来は、
ＣＰＵの共通バスＣＢに複数のバスマスタ（ＣＰＵ，Ｄ
ＭＡＣ１〜ＤＭＡＣｎ等）が接続する構成であった。し
かし、これでは共通バスＣＢのバス権の競合が頻繁に発
生し、ＣＰＵの処理能力が低下してしまう。またＤＭＡ
Ｃ１〜ＤＭＡＣｎによる音声データのＤＭＡ転送効率も
上がらず、同時にサービス可能な音声チャネル数の増加
には限界があった。

【００１１】また、上記の如く従来は、ＣＰＵは受信し
た文形番号より対応する各音片の実格納アドレスとブロ
ック数とからなる音声情報を直接に生成していた。とこ
ろで、この種の装置の電話交換機への適用例では、通話
サービスの拡大に伴い、提供する音声メッセージも増
え、これに伴い必要な音片（音声データ）も頻繁に増加
し、変更される。しかるに、上記従来方式では、音声デ
ータの実格納アドレスやブロック数が変更されると、そ
の影響は主メモリＭＭの文形（音声変換）テーブルにも
及ぶため、文形テーブルを含む音声ファイルの更新・管
理が極めて煩雑となっていた。

【００１２】また上記の如く従来は、現用系ＣＰＵが現
用及び予備の各音声チャネルに同一の音声データを供給
する構成であるため、現用及び予備のＣＰＵ間で処理負
担が大幅にアンバランスの状態になっていた。しかも、
現用系ＣＰＵは常に現用及び予備の各音声チャネルに同
一の音声データを供給しなくてはならない為、現用／予
備の冗長切替方法に一定の制約があり、冗長システムが
備えるべき本来の柔軟な冗長切替が行えなかった。

【００１３】本発明は上記従来技術の問題点に鑑みなさ
れたもので、その目的とする所は、多数の音声チャネル
に多数の音声データを効率よく提供できる音声供給装置
を提供することにある。

【００１４】

【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）の音声供
給装置は、音声データを記憶する音声メモリと、音声メ
モリの音声データを音声ハイウェイに供給するハイウェ
イ対応部と、外部からの音声メッセージの指示情報を音
声メモリのアクセス情報に変換するＣＰＵと、ＣＰＵの
アクセス情報に基づき音声メモリの対応する音声データ
をハイウェイ対応部にＤＭＡ転送するＤＭＡ制御部（Ｄ
ＭＡＣ）とを備え、ＣＰＵからＤＭＡ制御部へのアクセ
ス情報のセットはＣＰＵの共通バスＣＢを介して行い、
かつ音声メモリとハイウェイ対応部間のＤＭＡ転送はＤ
ＭＡ制御部の音声バスＶＢを介して行うものである。

【００１５】本発明（１）によれば、ＣＰＵの共通バス
ＣＢとＤＭＡ制御部の音声バスＶＢとを分離したことに
より、ＣＰＵとＤＭＡ制御部間のバス権の競合が無くな
り、ＣＰＵ及びＤＭＡ制御部の処理能力が共に大幅にア
ップされる。従って、多数の音声チャネルに多数の音声
データを効率よく提供可能となる。好ましくは、本発明
（２）においては、上記本発明（１）において、複数チ
ャネル分の音声データを時分割多重して音声ハイウェイ
に供給する。

【００１６】従って、単純なハードウエア構成（単一の
ＤＭＡ制御部）により、チャネル間の競合も無く、複数
チャネル分の音声データを効率よく転送でき、コストパ
フォーマンスが向上する。また好ましくは、本発明
（３）においては、上記本発明（１）において、共通の
音声バスＶＢに複数のハイウェイ対応部を接続し、各ハ
イウェイ対応部に音声データを時分割でＤＭＡ転送す
る。

【００１７】従って、単純なハードウエア構成（単一の
ＤＭＡ制御部）により、ハイウェイ対応部間の競合も無
く、複数ハイウェイ（複数チャネル）分の音声データを
効率よく転送でき、コストパフォーマンスが向上する。
なお、上記本発明（２），（３）を組み合わせること
で、多数の音声チャネルに多数の音声データを効率よく
提供できることは言うまでも無い。

【００１８】また好ましくは、本発明（４）において
は、上記本発明（１）において、ＣＰＵは音声メッセー
ジの指示情報を該音声メッセージを構成する各音片の識
別番号に変換すると共に、該音片の識別番号を音声デー
タの格納アドレスに変換するアドレス変換手段を備え、
変換後の格納アドレスでＤＭＡ転送を行う。本発明
（４）によれば、ＣＰＵは音声メッセージの指示情報を
該音声メッセージを構成する各音片の識別番号に変換す
る。例えば音声メッセージを構成する最初の音片「あな
たの」を常に識別番号「０１」に変換する。この識別番
号「０１」は音声メモリ上の音片「あなたの」に対応す
る音声データの格納アドレスやデータサイズがどの様に
変更されても不変である。従って、音声データ変更の影
響は主メモリＭＭの文形テーブルには及ばず、文形テー
ブルの更新・管理負担が大幅に軽減される。一方、音片
の識別番号を音声データの実格納アドレスに変換する処
理は別途設けたアドレス変換手段（アドレス変換メモ
リ）に行わせる。係る音声データの２段階変換方式によ
り、音声ファイルの更新におけるトータルコストの軽減
が期待できる。

【００１９】また好ましくは、本発明（５）において
は、上記本発明（１）において、音声供給装置を２重化
して冗長構成となすと共に、第１，第２の音声供給装置
（０），（１）におけるＤＭＡ準備終了により夫々にセ
ットされる第１，第２のフラグ手段Ｆ０，Ｆ１と、第
１，第２のフラグ手段が共にセットされたことにより第
１，第２の音声供給装置のＤＭＡ転送を付勢する系間同
期化手段とを備える。

【００２０】本発明（５）においては、第１，第２の音
声供給装置（０），（１）は夫々に音声供給処理を行う
ので、現用及び予備のＣＰＵ間での処理負担がバランス
する。この場合に、音声供給指示を受信してから実際に
音声が出力されるまでの時間は、各ＣＰＵ（０），
（１）の負荷状況により異なる場合があり得る。そこ
で、ＣＰＵ（０）は０系のＤＭＡ転送準備ができるとフ
ラグ手段Ｆ０をセットし、またＣＰＵ（１）は１系のＤ
ＭＡ転送準備ができるとフラグ手段Ｆ１をセットする。
そして、系間同期化手段は各フラグ手段Ｆ０，Ｆ１が共
にセットされたことにより両ＤＭＡＣ（０），（１）の
ＤＭＡ転送を一斉に付勢する。

【００２１】従って、各音声供給装置（０），（１）は
夫々独立に動作しつつも位相の揃った音声信号を供給で
き、冗長切替時の瞬断は生じ得ない。しかも、現用／予
備の冗長切替方法に従来の様な制約は無く、よって冗長
システムが備えるべき本来の柔軟な冗長切替が行える。

【００２２】

【発明の実施の形態】以下、添付図面に従って本発明に
好適なる実施の形態を詳細に説明する。なお、全図を通
して同一符号は同一又は相当部分を示すものとする。図
２は実施の形態による音声供給装置（２重化構成）の概
略構成を示す図である。０系において、ＣＰＵの共通バ
スＣＢとは別個に音声バスＶＢが設けられ、ＣＰＵはＣ
Ｂを介してＤＭＡＣのアドレス設定のみを行い、ＤＭＡ
Ｃによる音声データのＤＭＡ転送は専らＶＢを介して行
われる。従って、ＣＰＵとＤＭＡＣ間のバス権の競合は
生ぜず、夫々は高速（最大限）にバスを占有できる。

【００２３】更に、音声バスＶＢには最大１６個のハイ
ウェイ対応部ＨＷＵ０〜ＨＷＵ１５が接続され、これら
への音声データの供給（ブロック転送）はＤＭＡＣが時
分割で行う。従って、音声バスＶＢ上でもバス権の競合
はなく、各ＨＷＵ０〜ＨＷＵ１５に音声データを高速か
つ効率良くブロック転送できる。ハイウェイ対応部ＨＷ
Ｕ０において、バッファＢＵＦに蓄えられた音声データ
はパラレル−シリアル変換部Ｐ／Ｓによりシリアルデー
タに変換され、エラスチックメモリＥＳに格納される。
更にＥＳの音声データは音声ハイウェイＨＷ０のフレー
ム同期用信号Ｆ及びクロック信号Ｃに同期して読み出さ
れ、通話路スイッチに提供される。一例の音声ハイウェ
イＨＷ０は２Ｍｂｐｓの伝送速度を有し、３０チャネル
分の音声データを時分割で多重伝送可能である。音声ハ
イウェイＨＷ１〜ＨＷ１５についても同様であり、こう
して最大１６本の音声ハイウェイＨＷ０〜ＨＷ１５に最
大３０ＣＨ×１６本＝４８０ＣＨ分の音声データを同時
に供給できる。かくして、単純なハードウエア構成によ
り多数の音声チャネルに多数の音声データを効率よく提
供できる。

【００２４】更に、図２の各セレクタＳＬ１，ＳＬ２は
２重化構成における冗長切替ユニットＥＸの一部（選択
部）をなす。通常は、０系の音声供給装置はシステムの
冗長切替信号Ｓ０，Ｓ０´＝０により０系ＨＷのフレー
ム同期用信号Ｆ，クロック信号Ｃに基づき０系Ｐ／Ｓの
音声データを０系ＥＳに供給し、また１系の音声供給装
置はシステムの冗長切替信号Ｓ１，Ｓ１´＝０により１
系ＨＷのフレーム同期用信号Ｆ，クロック信号Ｃに基づ
き１系Ｐ／Ｓの音声データを１系ＥＳに供給する様にな
っている。

【００２５】かかる状態で、０系，１系の各ＣＰＵは夫
々のスピーチバスＳＢから同一文形の音声供給指示を同
時に受け取り、同一の音声供給（ＤＭＡＣ準備）処理を
行う。この場合に、音声供給指示を受信してから実際に
音声データが出力されるまでの時間は、各ＣＰＵの負荷
状況により異なる場合があり、このため供給音声の頭出
しを同期化させる必要がある。この同期を得るために、
０系のＣＰＵはＤＭＡＣのアドレス情報設定後、系間同
期用フラグＦ０をセットする。一方、１系のＣＰＵもＤ
ＭＡＣのアドレス情報設定後、系間同期用フラグＦ１を
セットする。そして、両系の系間同期用フラグＦ０，Ｆ
１が共に「１」となったことにより、ＡＮＤゲート回路
Ａが付勢され、その出力信号ＤＭＡＥにより両系のＤＭ
ＡＣが一斉に起動される。これにより両系間で同期化さ
れた音声供給が可能となり、任意時点に冗長切替が発生
しても音声信号の継続性が保たれる。

【００２６】図３は実施の形態による音声供給装置の２
重化構成を説明する図である。ここには図７と同様に電
話交換機の一部構成が示されており、通話路スイッチ、
交換機制御部、音声供給装置の各間に冗長切替ユニット
ＥＵ１〜ＥＵ３が設けられている。各ＥＵは図７のＥＸ
と同様に信号の流れに沿って信号分配部と信号選択部と
からなり、一般の冗長構成と同様に柔軟な冗長切替を可
能とする。

【００２７】上記図２の各系のＳＬ１，ＳＬ２等は図３
のＥＵ３の機能を実現する。システムの冗長切替信号Ｓ
０，Ｓ０´，Ｓ１，Ｓ１´は系毎及び信号毎に独立に加
えることが可能であり、様々な故障に柔軟に対処でき
る。通常は、上記の如くＳ０，Ｓ０´，Ｓ１，Ｓ１´＝
０であり、両系は並列に機能する。この場合でも両系の
音声信号が同期化されることは上記した通りである。も
し、０系の音声供給装置が故障した場合は、信号Ｓ０＝
１とすることにより１系Ｐ／Ｓの音声データを０系ＥＳ
に提供できる。従って、０系の通話路スイッチを現用の
ままで維持できる。更には、同時に１系の通話路スイッ
チが故障した場合、又は故障しなくても、信号Ｓ１´＝
１とすることにより、１系の音声供給装置は０系通話路
スイッチからのフレーム同期用信号Ｆ，クロック信号Ｃ
に基づき動作することが可能である。こうして様々な箇
所の故障に対して柔軟に対処できる。

【００２８】図４は実施の形態による音声供給装置の構
成を示す図で、音声供給装置の更に詳細な構成を示して
いる。以下、図に従い、動作を詳細に説明する。交換機
制御部より、例えば音声チャネル０宛に文形１の送信指
示があると、これを受けたＣＰＵは主メモリＭＭの文形
テーブルを参照して該文形１に対応する音声アクセス情
報を生成する。ここで、ＣＰＵによる音声アクセス情報
の生成（編集）処理を説明しておく。

【００２９】図５は実施の形態による音声データの変換
処理を説明する図である。音声メモリＶＭにおける音声
データ（ＰＣＭ／ＡＤＰＣＭデータ等）の記憶構造は上
記図９で説明したものと同様で良い。即ち、音声データ
は音片毎の必要なブロック数にブロック化されており、
ある文形の音声メッセージは複数音片の組み合わせによ
り生成される。

【００３０】本実施の形態による文形テーブルは、従来
の様な音片の実格納アドレスとそのブロック数の組では
無く、各音片に付与した音片番号とそのブロック数の組
からなる。ＣＰＵは音声チャネル０宛の文形番号１を受
け取ると、文形テーブルを参照し、最初の音片番号＝０
１とそのブロック数＝０４を取得する。そして、音声チ
ャネル０用のブロックカウンタを「１」に初期化し、前
記取得した音片番号ＶＦＮ＝０１とカウンタのブロック
番号ＢＫＮ＝０１とをアクセス情報編集エリアの先頭ア
ドレス（即ち、ハイウェイ対応部ＨＷＵ０で、かつ音声
チャネル０用のアドレス）に書き込む。次に、ＣＰＵが
同時に他の音声チャネル１〜２９宛の文形番号ｉ（ｉ＝
任意）を受け取っている場合は、ハイウェイ対応部ＨＷ
Ｕ０で、かつ対応する各音声チャネルにつき同様の編集
処理を行う。こうしてＨＷＵ０につき３０チャネル分の
編集処理を終了すると、引き続き上記同様の編集処理を
ハイウェイ対応部ＨＷＵ１〜ＨＷＵ１５について行う。

【００３１】次に、ＨＷＵ０に戻り、音声チャネル０の
２番目のデータ編集を行う。即ち、ＣＰＵは上記音声チ
ャネル０用のブロックカウンタを＋１し、音片番号ＶＦ
Ｎ＝０１とカウンタのブロック番号ＢＫＮ＝０２とを音
声チャネル０用の次アドレスに書き込む。この処理はカ
ウンタの内容が音片のブロック数と等しくなるまで行
う。そして、カウンタの内容がブロック数と等しくなる
と、次のサイクルでは文形テーブルより文形１の次の音
片番号＝０２とそのブロック数＝０７を読み出し、上記
同様の編集処理を行う。

【００３２】ＣＰＵは音声アクセス情報の編集後、得ら
れた編集データを順にＤＭＡＣにセットする。編集デー
タのセットはアドレス変換メモリＡＴＭを介して行われ
る。このＡＴＭは、予め入力のアドレス情報（音片番号
ＶＦＮとブロック番号ＢＫＮ）に対応して当該音片ブロ
ック（２５６バイト分）の実格納アドレスのデータが読
み出される様に構成されている。

【００３３】例えば音片番号ＶＦＮ＝０１，ブロック番
号ＢＫＮ＝０１のアクセス情報は音声メモリにおける音
片１，ブロック番号１の「あ」の音声データの実格納ア
ドレスＡＡＤ＝０Ａ００に変換される。また音片番号Ｖ
ＦＮ＝０１，ブロック番号ＢＫＮ＝０２のアクセス情報
は音声メモリにおける音片１，ブロック番号２の「な」
の音声データの実格納アドレスＡＡＤ＝０Ａ０１に変換
される。以下、同様である。

【００３４】なお、これらの実格納アドレスＡＡＤは、
好ましくはＶＭ上で連続したブロック領域を指している
が、音片データの変更（音片ブロックの追加／削除）等
により必ずしも連続したブロック領域を指すとは限らな
い。これにより、音片ファイルの柔軟な変更と、簡単な
管理とを可能にしている。かくして、文形１の音声指示
情報は、音片毎かつブロック毎の実格納アドレスＡＡＤ
に変換される。

【００３５】図４に戻り、この例のＤＭＡＣは２面のア
ドレスメモリＡＭＡ，ＡＭＢを備えており、ＣＰＵによ
る実アドレスデータの書込とＤＭＡ制御による実アドレ
スデータの読出とを交互に行うことで、連続的なＤＭＡ
転送を可能としている。なお、この様なアドレスメモリ
は通常のＲＡＭによるダブルバッファ方式で実現できる
が、他にＤＰＲＡＭ、ＦＩＦＯメモリを使用しても良
い。

【００３６】具体的には、ＣＰＵは共通バスＣＢのアド
レスバスを介してＡＭＡの各アドレスを順次選択し、同
時にＣＢのデータバス上に音片番号ＶＦＮとブロック番
号ＢＫＮとからなる音声アクセス情報を出力する。この
音声アクセス情報はＡＴＭにより対応する実格納アドレ
スＡＤＤに変換され、ＡＭＡに書き込まれる。こうし
て、まずＡＭＡのデータ書込を行い、ＡＭＡのデータ書
込が終了するとタイミング発生部ＴＧ１にコマンドＣＭ
でその旨を知らせ、次にアドレスメモリＡＭＢのデータ
書込を行う。

【００３７】ＴＧ１は、ＡＭＡのデータ書込が終了した
ことにより、ＡＭＡのデータ読出を開始する。最初はハ
イウェイ選択信号ＨＷＳＣ＝０であり、音声データのブ
ロック転送先としてハイウェイ対応部ＨＷＵ０が選択さ
れる。そして、ＡＭＡより最初の実アドレスＡＡＤ＝０
Ａ００を読み出し、アドレスレジスタＡＤＲにセットす
る。この時、８ビットのアドレスカウンタＡＣ１は
「０」には初期化されている。これによりＶＢのアドレ
スバスには実アドレスＡＡＤ＝０Ａ００が出力され、Ｖ
ＢのデータバスにはＶＭからの音声データＶＤ（２５６
バイトの最初の１バイト）が読み出される。これに同期
してＴＧ１はＶＢにデータ書込パルスＭＷを出力する。

【００３８】一方、データ書込先のＨＷＵ０は、同じく
２面分の音声データメモリＶＭＡ，ＶＭＢを備えてお
り、ＤＭＡ制御による音声データＶＤの書込とハイウェ
イ対応部による音声データＶＤの読出とを交互に行うこ
とで、音声データの連続的な供給を可能としている。こ
のＶＭＡ，ＶＭＢは各１枚が２５６バイト（１ブロッ
ク）分の記憶容量を備える。更に、ＶＭＡ，ＶＭＢは夫
々３０チャネル分のＶＭＡ０〜１５，ＶＭＢ０〜１５よ
りなっており、最大３０チャネル分の音声データ（ブロ
ックデータ）を記憶可能である。

【００３９】動作の説明に戻り、ＨＷＵ０のアドレスカ
ウンタＡＣ３は最初はＶＭＡ０を選択しており、上記Ｖ
Ｂ上に出力された最初の音声データＶＤはデータ書込パ
ルスＭＷによりＶＭＡ０の先頭アドレスに書き込まれ
る。そして、データ書込パルスＭＷによりＡＣ３に＋１
される。一方、ＤＭＡＣの側ではＡＣ１に＋１され、次
の音声データがＶＢ上に出力される。こうしてＶＭＡ０
に２５６バイト（１ブロック）分の音声データが転送さ
れると、ＡＣ３の上位ビットＳＡ０〜４に＋１され、次
にＶＭＡ１が選択される。

【００４０】一方、ＤＭＡＣの側ではＡＣ１よりキャリ
ー信号ＣＡ１が出力され、これによりＴＧ１はクロッッ
ク信号Ｃ２を出力し、ＡＣ２に＋１する。これによりＡ
ＭＡからは音声チャネル１宛の最初の実アドレスＡＡＤ
が読み出され、ＡＤＲにセットされる。そして、上記同
様にしてＶＭより１ブロック分の音声データガ読み出さ
れ、ＶＭＡ１に格納される。以下、同様である。

【００４１】こうして３２チャネル（実際は３０チャネ
ル）分の最初のブロック転送が終了すると、ＴＧ１はハ
イウェイ選択信号ＨＷＳＣを＋１し、次にハイウェイ対
応部ＨＷＵ１を選択する。これにより、ハイウェイ対応
部ＨＷＵ１では上記同様にして３０チャネル分のＶＭＡ
に音声データがブロック転送される。以下、同様にして
進み、ハイウェイ対応部ＨＷＵ１５では上記同様にして
３０チャネル分のＶＭＡに音声データがブロック転送さ
れる。そして、ハイウェイ選択信号ＨＷＳＣは「０」に
戻り、次からはＶＭＢ０に音声データがブロック転送さ
れる。

【００４２】一方、ＴＧ２はＶＭＡ０〜ＶＭＡ３１への
ブロック転送が終了したことにより、クロック信号Ｃ３
を出力してＶＭＡの側のデータ読出を開始する。この時
点でデータマルチプレクサＭＸＡにはＶＭＡ０〜ＶＭＡ
３１の各アドレス０の読出データ（各１バイト分）が入
力しており、ＡＣ４の下位ビットＳＡ０〜４で各読出デ
ータを順に選択（スキャン）する。選択された音声デー
タはＰ／Ｓによりシリアルデータに変換され、不図示の
ＥＳに書き込まれる。

【００４３】やがて、ＶＭＡ３１の先頭データが読み出
されると、ＡＣ４の上位ビットが＋１され、次にＶＭＡ
の側の各アドレス１の音声デ−タが読み出される。こう
して３０チャネル分につき各２５６バイト分の音声デー
タが時分割多重されて音声ハイウェイＨＷ０に送り出さ
れる。しかる後、ＡＣ４はキャリー信号ＣＡ４を出力
し、次にＶＭＢの側の読出を開始する。なお、この時点
までにはＤＭＡＣはＶＭＢの側のデータ書込を終了して
いる。こうしてＨＷＵ０〜ＨＷＵ１５につき夫々に３０
チャネル分の音声データが切れ目なく供給される。一
方、ＤＭＡＣの側では、ＡＭＡの全データが読み出され
るとＡＣ２よりキャリー信号ＣＡ２が出力され、今度は
ＡＭＢよりデータが読み出される。その際にはＴＧ１よ
りＣＰＵにその旨が知らされ、ＣＰＵは再びＡＭＡのデ
ータ書込を開始する。

【００４４】図６は実施の形態による音声供給装置の動
作タイミングチャートである。ＨＷＵ０において、音声
ハイウェイＨＷ０からは１２５μｓ周期のフレーム同期
用信号ＢＷＨＷＦ０及び２ＭＨｚのクロック信号ＢＷＨ
ＷＣ０が供給される。ＨＷＵ０はこれらの信号に同期し
てＥＳより音声データを読み出し、音声ハイウェイに３
０チャネル分の音声データＦＷＨＷＤ０を出力する。な
お、この場合に、上記１２５μｓは３２個のタイムスロ
ットＴＳ０〜ＴＳ３１に分けられ、その内のＴＳ０とＴ
Ｓ１６とには音声データが供給されない。従って、実際
上は上記図４におけるこの部分のＶＭＡ０，１６及びＶ
ＭＢ０，１６はメモリを省略できる。音声データは残り
のＴＳ１〜ＴＳ１５及びＴＳ１７〜ＴＳ３１の合計３０
チャネル分に提供される。

【００４５】チャネル０の音声データに着目すると、最
初のＴＳ１では音片「あ−」の先頭１バイト分のＰＣＭ
（又はＡＤＰＣＭ）データが送られ、１２５μｓ経過後
のＴＳ１では音片「−あ−」の２番目の１バイト分のＰ
ＣＭデータが送られる。従って、チャネル０のデータ転
送レートは８ＫＨｚであり、音声信号の伝送レートを満
足している。チャネル１〜３１についても同様である。
こうして３０チャネル分の音声データを時分割多重して
転送する。また、同様にして音声チャネル３１〜６０の
音声データはＨＷＵ１より同時に提供される。以下、同
様である。

【００４６】なお、図４において、ＣＰＵは音声メモリ
ＶＭの記憶内容を更新可能である。ＶＭの内容更新は音
声供給サービスの空き時間に行う。その際には、ＤＭＡ
ＣよりＶＢのバス権を一時的に獲得し、かつ出力３ステ
ートのバッファ回路Ｂを付勢して共通バスＣＢより音声
メモリＶＭにアドレス情報Ａと書込データＤとを供給す
る。２重化構成の場合は、０系，１系の各音声供給装置
でこの処理を交互に又は一斉に行うことにより、音声供
給サービスを停止させること無く、ＶＭの速やかな更新
が可能となる。また、これに伴いＡＴＭの記憶内容の更
新が必要な場合は、上記ＶＭに対するのと同様の考え方
でＡＴＭの周辺回路を構成し、かつデータ更新制御でき
る。

【００４７】また、上記実施の形態では音声供給装置の
電話交換機への適用例を述べたが、本発明による音声供
給装置は電話交換機以外の装置にも用い得る。また、上
記本発明に好適なる実施の形態を述べたが、本発明思想
を逸脱しない範囲内で、各部の構成、制御、及びこれら
の組合せの様々な変更が行えることは言うまでも無い。

【００４８】

【発明の効果】以上述べた如く本発明によれば、ＣＰＵ
の共通バスとＤＭＡ制御部の音声バスとを分離したこと
により、多数の音声チャネルに多数の音声データを効率
よく提供可能となる。また２重化構成における系間同期
化手段を備えることにより冗長切替時の瞬断を防止でき
ると共に、柔軟な冗長切替が可能となる。また音片デー
タを音片番号で取り扱うことにより音声ファイルの更新
・管理が容易となる。

【図面の簡単な説明】

【図１】図１は本発明の原理的構成を示す図である。

【図２】図２は実施の形態による音声供給装置の概略構
成を示す図である。

【図３】図３は実施の形態による音声供給装置の２重化
構成を説明する図である。

【図４】図４は実施の形態による音声供給装置の構成を
示す図である。

【図５】図５は実施の形態による音声データの変換処理
を説明する図である。

【図６】図６は実施の形態による音声供給装置の動作タ
イミングチャートである。

【図７】図７は従来技術を説明する図（１）である。

【図８】図８は従来技術を説明する図（２）である。

【図９】図９は従来技術を説明する図（３）である。

【符号の説明】

ＡＤＲアドレスレジスタＡＭアドレスメモリＡＴＭアドレス変換メモリＢバッファ回路ＢＵＦバッファＣＢ共通バスＣＩＦ通信インタフェースＣＨＵチャネル対応部ＣＰＵプロセッサＤＭＡＣダイレクトメモリアクセスコントローラＥＳエラスチックメモリＥＵ冗長切替ユニットＥＸ冗長切替ユニットＨＷ音声ハイウェイＨＷＩＦハイウェイインタフェースＨＷＵハイウェイ対応部ＭＭ主メモリＭＸデータマルチプレクサＰ／Ｓパラレル−シリアル変換部ＳＬセレクタＴＥ加入者端末ＴＧタイミング発生部ＶＢ音声バスＶＭ音声メモリ

Claims

【特許請求の範囲】

【請求項１】音声データを記憶する音声メモリと、音声メモリの音声データを音声ハイウェイに供給するハ
イウェイ対応部と、外部からの音声メッセージの指示情報を音声メモリのア
クセス情報に変換するＣＰＵと、ＣＰＵのアクセス情報に基づき音声メモリの対応する音
声データをハイウェイ対応部にＤＭＡ転送するＤＭＡ制
御部とを備え、ＣＰＵからＤＭＡ制御部へのアクセス情報のセットはＣ
ＰＵの共通バスを介して行い、かつ音声メモリとハイウ
ェイ対応部間のＤＭＡ転送はＤＭＡ制御部の音声バスを
介して行うことを特徴とする音声供給装置。
【請求項２】複数チャネル分の音声データを時分割多
重して音声ハイウェイに供給することを特徴とする請求
項１の音声供給装置。
【請求項３】共通の音声バスに複数のハイウェイ対応
部を接続し、各ハイウェイ対応部に音声データを時分割
でＤＭＡ転送することを特徴とする請求項１の音声供給
装置。
【請求項４】ＣＰＵは音声メッセージの指示情報を該
音声メッセージを構成する各音片の識別番号に変換する
と共に、該音片の識別番号を音声データの格納アドレス
に変換するアドレス変換手段を備え、変換後の格納アド
レスでＤＭＡ転送を行うことを特徴とする請求項１の音
声供給装置。
【請求項５】音声供給装置を２重化して冗長構成とな
すと共に、第１，第２の音声供給装置におけるＤＭＡ準
備終了により夫々にセットされる第１，第２のフラグ手
段と、第１，第２のフラグ手段が共にセットされたこと
により第１，第２の音声供給装置のＤＭＡ転送を付勢す
る系間同期化手段とを備えることを特徴とする請求項１
の音声供給装置。