JPH10301844A - メモリ制御装置、メモリ制御方法及びメモリ制御プログラムを記憶した媒体 - Google Patents

Abstract

(57)【要約】 【課題】共通のアドレスバスを用いて同時に複数のメモ
リに正常にアクセスすることを可能にする。 【解決手段】アドレス発生部12はメモリ13，14に対する
アドレスを発生する。アドレス発生部12が発生したアド
レスはメモリ制御部11にも与え、メモリ制御部11はレジ
スタに書込み開始アドレスを保持する。他のメモリに対
する先行したアクセス途中で書込みが行われたメモリに
対して読出しを行う場合には、メモリ制御部11はレジス
タに保持されている書込み開始アドレスに基づいて読出
しアドレスを設定する。これにより、正常なメモリアク
セスが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アドレスバスが共
通でデータバスが分離した複数のメモリ領域に対するア
クセスを制御するものに好適なメモリ制御装置、メモリ
制御方法及びメモリ制御プログラムを記憶した媒体に関
する。

【０００２】

【従来の技術】近年、映像信号処理の分野においてもデ
ィジタル処理が普及している。ディジタル処理を行う映
像信号処理装置においては映像信号等を保持する各種メ
モリを設けている。これらのメモリはチップイネーブル
信号によってアクティブとなり、アドレス発生回路から
アドレスバスを介して供給したアドレスに基づいてアク
セスが行われる。メモリから読出されたデータ及びメモ
リに書込むデータはデータバスを介して転送する。

【０００３】各メモリに対してアドレスを供給するアド
レス発生回路を設ける。しかし、メモリ毎にアドレス発
生回路及びアドレスバスを設けると、回路規模が著しく
増大してしまう。そこで、複数のメモリにアドレスを供
給するアドレスバスを共通化し、１個のアドレス発生回
路からのアドレスを複数のメモリに供給することによ
り、回路規模を低減したメモリ制御装置が考えられてい
る。

【０００４】例えば、アドレスバスが共通で複数のメモ
リ領域を有するものとしては、メインメモリと２次キャ
ッシュメモリを有するシステムが考えられる。Ｕ．Ｓ．
Ｐａｔｅｎｔ Ｓｅｐ．３ １９９６ Ｎｏ．５，５５
３，２７０においてこのようなメモリ制御装置が開示さ
れている。

【０００５】この提案に示された従来のメモリ制御装置
は、演算処理及びメモリ制御部を有しており、メインメ
モリ及び２次キャッシュメモリには共通のアドレスバス
を接続している。通常の演算等に必要な情報を２次キャ
ッシュメモリに格納し、２次キャッシュメモリに必要な
情報が格納されていない場合にのみメインメモリをアク
セスするようになっている。高速な２次キャッシュメモ
リを用いることで、処理の高速化を図っている。

【０００６】この装置においては、メインメモリと２次
キャッシュメモリとを同時にアクセスすることは考えら
れておらず、メインメモリ及び２次キャッシュメモリは
共通のデータバスに接続している。

【０００７】複数のメモリからのデータの読出し及び複
数のメモリへのデータの書込みを独立させるためには、
データバスは各メモリ毎に分離させる必要がある。この
場合でも、回路規模を低減させるために、アドレス発生
回路及びアドレスバスを共通化させることが考えられ
る。

【０００８】ところが、所定のメモリに対するアクセス
中に他のメモリに対する書込み命令の割り込みが発生す
ることがある。そうすると、アドレス発生回路のアドレ
スカウンタが共通であるので、先行するメモリへのアド
レスと同一のアドレスが他のメモリにも供給されること
になり、他のメモリには要求元が必要とする正しい書込
み開始アドレスから書込みが行われない。この場合で
も、他のメモリに対する書込みを強行することにより書
込みを行うことができるが、正しい書込み位置に書込ま
れていないことから、読出し時に必要なデータを正しく
読出すことはできない。

【０００９】従って、アドレスバスが共通でデータバス
が分離した複数のメモリ領域を有する装置においては、
所定のメモリに対するアクセス中に他のメモリに対する
アクセス要求が発生した場合には、先行するメモリアク
セスが終了しアドレスバスが開放されるまで他のメモリ
に対するアクセスを開始することはできない。このた
め、処理に長時間を要することがあるという問題点があ
った。

【００１０】

【発明が解決しようとする課題】このように、上述した
従来のメモリ制御装置においては、アドレスバスが共通
でデータバスが分離した複数のメモリ領域に対するアク
セスを制御する場合には、所定のメモリに対するアクセ
スが終了してアドレスバスが開放された後に他のメモリ
に対するアクセスを行う必要があり、処理に長時間を要
するという問題点があった。

【００１１】本発明は、所定のメモリに対する先行する
メモリアクセス途中において、他のメモリに対する正常
なアクセスを可能にすることにより、処理を高速化する
ことができるメモリ制御装置、メモリ制御方法及びメモ
リ制御プログラムを記憶した媒体を提供することを目的
とする。

【００１２】

【課題を解決するための手段】本発明の請求項１に係る
メモリ制御装置は、相互に独立した複数の記憶領域に対
して同時に共通のアドレスを指定することが可能なアド
レス指定手段と、前記複数の記憶領域のうちの第１の記
憶領域に対する先行したアクセス途中で前記複数の記憶
領域のうちの第２の記憶領域に書込みを行った場合に
は、前記第２の記憶領域に対する読出し処理に際して前
記第２の記憶領域に対する書込みアドレスに対応した読
出しアドレスを発生する読出しアドレス発生手段とを具
備したものであり、本発明の請求項４に係るメモリ制御
方法は、相互に独立した複数の記憶領域のうちの第１の
記憶領域にアクセスを行う処理と、前記第１の記憶領域
に対する先行したアクセス途中で前記複数の記憶領域の
うちの第２の記憶領域に書込みを行う場合には前記第２
の記憶領域に対する書込みアドレスに関する情報を記憶
する処理と、前記第２の記憶領域に対する読出しを行う
場合には前記第２の記憶領域に対する前記書込みアドレ
スに関する情報に基づいて読出しアドレスを発生する処
理とを具備したものであり、本発明の請求項６に係るメ
モリ制御プログラムを記憶した媒体は、相互に独立した
複数の記憶領域毎にそのアクセス状態を示す状態フラグ
を初期化する処理と、前記複数の記憶領域毎にアクセス
要求を判定する処理と、前記状態フラグに基づいて前記
複数の記憶領域のうちの所定の記憶領域に対するアクセ
ス要求が単独で発生したか又は他の記憶領域に対するア
クセス途中で発生したかを判定する処理と、アクセス要
求が単独で発生した場合にはアクセス開始要求アドレス
に基づいてアドレスを発生し、アクセス要求が他の記憶
領域に対するアクセス途中で発生した場合には現在のア
ドレスを書込み開始アドレスとして保持し、読出し要求
時に書込みアドレスに対応した読出しアドレスを発生す
る処理と、発生したアドレスに基づいて前記複数の記憶
領域にアクセスを行う処理と、前記状態フラグを更新す
る処理とをコンピュータに実行させるためのメモリ制御
プログラムを記憶したものである。

【００１３】本発明の請求項１においては、アドレス指
定手段によって、複数の記憶領域に同時に共通のアドレ
スを指定することができる。これにより、複数の記憶領
域に対して同時にアクセス可能である。読出しアドレス
発生手段は、第１の記憶領域に対する先行したアクセス
途中で第２の記憶領域に書込みを行った場合には、この
書込みアドレスに対応した読出しアドレスを第２の記憶
領域に指定する。こうして、第２の記憶領域に記憶され
たデータを確実に読出す。

【００１４】本発明の請求項４において、第１の記憶領
域に対する先行したアクセス途中で第２の記憶領域に書
込みを行う場合には、この書込みアドレスに関する情報
を記憶する。この情報に基づいて第２の記憶領域に対す
る読出しアドレスを発生する。これにより、第２の記憶
領域に記憶されたデータを確実に読出す。

【００１５】本発明の請求項６においては、メモリ制御
プログラムによってコンピュータは、状態フラグを初期
化した後に、複数の記憶領域毎にアクセス要求を判定す
る。次に、状態フラグに基づいてアクセス要求が単独で
発生したか又は他の記憶領域に対するアクセス途中で発
生したかを判定する。アクセス要求が単独で発生した場
合にはアクセス開始要求アドレスに基づいてアドレスを
発生し、アクセス要求が他の記憶領域に対するアクセス
途中で発生した場合には現在のアドレスを書込み開始ア
ドレスとして保持し、読出し要求時に書込みアドレスに
対応した読出しアドレスを発生する。発生したアドレス
に基づいて複数の記憶領域にアクセスを行った後に、状
態フラグを更新する。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
メモリ制御装置の一実施の形態を示すブロック図であ
る。また、図２は図１の実施の形態のメモリ制御装置を
映像信号処理装置（映像プロセッサ）に組込んだ例を示
すブロック図である。

【００１７】図２において、外部処理部２は所定の映像
信号を映像プロセッサ１に出力することができるように
なっている。例えば、外部処理部２は、放送信号の受信
装置又は磁気テープの再生装置等によって構成すること
ができる。

【００１８】映像プロセッサ１は、演算処理部４，５及
び図１のメモリ装置６によって構成している。外部処理
部２からの映像信号は演算処理部４に与え、演算処理部
４の出力は演算処理部５に与えるようになっている。演
算処理部４，５は、メモリ装置６との間でデータの授受
を行いながら、映像信号に対して所定の信号処理を施す
ようになっている。演算処理部４，５は相互に独立して
処理を行うようになっており、演算処理部４，５のメモ
リ装置６に対するアクセスも独立して行う。演算処理部
４，５は、例えば、ＭＡＣ、ＤＭＡ及びＡＬＵ等の機能
を有する。

【００１９】演算処理部５の出力は映像プロセッサ１の
出力として映像処理部３に供給する。映像処理部３は映
像プロセッサ１の出力に対して所定の信号処理を施すよ
うになっている。映像処理部３は、例えば、走査線変換
処理及びグラフィック処理等を行うことができる。外部
処理部２，映像プロセッサ１及び映像処理部３によっ
て、例えば、符号化映像信号を受信して表示可能なテレ
ビジョン受像機、ＶＴＲ，ＤＶＤ等の映像処理回路等を
構成することができる。

【００２０】メモリ装置６は、図１に示すように、メモ
リ制御部11、アドレス発生部12及びメモリ13，14によっ
て構成する。メモリ制御部11には演算処理部４からアク
セス要求信号ｒｅｑ０、書込み又は読出し指定信号＿Ｒ
／Ｗ０、アクセス開始要求アドレスＳ＿ａｄｄ０及びデ
ータ授受数Ｎｕｍ０を与え、同様に、演算処理部５から
アクセス要求信号ｒｅｑ１、書込み又は読出し指定信号
−Ｒ／Ｗ１、アクセス開始要求アドレスＳ＿ａｄｄ１及
びデータ授受数Ｎｕｍ１を与える。

【００２１】アクセス要求信号ｒｅｑ０，１は夫々演算
処理部４，５がメモリ13，14に対するアクセスを要求し
ているか否かを示し、書込み又は読出し指定信号＿Ｒ／
Ｗ０，１は夫々メモリ13，14に対するアクセスが書込み
であるか読出しであるかを示し、アクセス開始要求アド
レスＳ＿ａｄｄ０，１は夫々メモリ13，14に指定するア
クセス開始時のアドレス（アクセス開始アドレス）を示
し、データ授受数Ｎｕｍ０，１は夫々メモリ13，14との
間で１回のアクセスに授受するデータ数（アドレス数）
を示している。

【００２２】メモリ制御部11は、メモリ13に対して、デ
バイスをアクティブにするための領域指定信号＿ＣＥ
０、メモリに書込みを許可するための書込み許可信号＿
ＷＥ０及びメモリに読出しを許可するための読出し許可
信号＿ＲＥ０を供給し、同様に、メモリ14に対しても、
領域指定信号＿ＣＥ１、書込み許可信号＿ＷＥ１及び読
出し許可信号＿ＲＥ１を供給する。また、メモリ制御部
11は、メモリ13，14に対するアクセス開始アドレスＬｏ
ａｄ＿ａｄｄをアドレス発生部12に供給するようになっ
ている。

【００２３】メモリ制御部11は、アクセス要求信号ｒｅ
ｑ０，１によってメモリ13，14へのアクセス要求が発生
したことを判断すると、メモリ13，14に対するアクセス
が競合していない場合には、アクセス要求されたメモリ
13，14に対して領域指定信号＿ＣＥ０，１供給すること
によりメモリ13，14をアクティブにし、書込み又は読出
し指定信号＿Ｒ／Ｗ０，１に応じて書込み許可信号＿Ｗ
Ｅ０，１又は読出し許可信号＿ＲＥ０，１をメモリ13，
14に与え、アクセス開始要求アドレスＳ＿ａｄｄ０，１
に応じてアクセス開始アドレスＬｏａｄ＿ａｄｄをアド
レス発生部12に与える。

【００２４】更に、本実施の形態においては、メモリ制
御部11はメモリ13，14のいずれか一方に対するアクセス
が行われている場合であっても、後から発生したアクセ
ス要求が書込みを指示するものである場合には、このア
クセス要求に応じて、対応するメモリに領域指定信号＿
ＣＥ０，１及び書込み許可信号＿ＷＥ０，１を出力する
と共に、アドレス発生部12にアクセス開始アドレスＬｏ
ａｄ＿ａｄｄを出力するようになっている。即ち、本実
施の形態においては、一方のメモリに対して書込み又は
読出が行われている場合であっても、他方のメモリに対
する書込みを行うようになっている。

【００２５】アドレス発生部12は、図示しないアドレス
カウンタを有しており、メモリ制御部11からアクセス開
始アドレスＬｏａｄ＿ａｄｄが与えられると、この開始
アドレスを初期値としてカウントを行い、カウント出力
を書込み又は読出しアドレスとしてアドレスバス17を介
して出力するようになっている。アドレスバス17はメモ
リ13，14及びメモリ制御部11に接続しており、アドレス
発生部12からのアドレスはメモリ13，14及びメモリ制御
部11に供給するようになっている。

【００２６】メモリ制御部11は、アドレス発生部12から
のアドレス値を保持するためのレジスタを有しており、
メモリ13，14のいずれか一方に対するアクセス中におい
て他方のメモリに対する書込みを行った場合には、他方
のメモリに対する書込み開始時にアドレス発生部12から
出力されるアドレス値、即ち、他方のメモリに対する書
込み開始アドレスを保持するようになっている。いずれ
か一方のメモリに対するアクセス中に書込みが開始され
た他方のメモリに対して読出し要求が発生した場合に
は、メモリ制御部11は、レジスタに格納されている書込
み開始アドレスに基づいてアクセス開始アドレスＬｏａ
ｄ＿ａｄｄを生成して出力するようになっている。

【００２７】なお、メモリ制御部11は、メモリ13，14の
書込み開始アドレスを夫々write_start_add[0]及びwrit
e_start_add[1]として記憶するレジスタを有すると共
に、データ授受数Ｎｕｍ０，１から求めたメモリ13，14
のアクセス終了アドレスを夫々end_add[0]及びend_add
[1]として記憶するレジスタを有する。

【００２８】メモリ13はデータバス15に接続し、メモリ
14はデータバス16に接続している。データバス15，16
は、相互に独立して夫々演算処理部４，５に接続してい
る。メモリ13は、領域指定信号＿ＣＥ０、書込み許可信
号＿ＷＥ０及び読出し許可信号＿ＲＥ０をメモリ制御部
11から受け取り、アクセス開始アドレスＬｏａｄ＿ａｄ
ｄに基づくアドレスをアドレス発生部12から受け取っ
て、データバス15との間でデータの授受を行い、指定さ
れたアドレスにデータを格納すると共に、指定されたア
ドレスに格納されたデータを読出す。同様に、メモリ14
は、領域指定信号＿ＣＥ１、書込み許可信号＿ＷＥ１及
び読出し許可信号＿ＲＥ１をメモリ制御部11から受け取
り、アクセス開始アドレスＬｏａｄ＿ａｄｄに基づくア
ドレスをアドレス発生部12から受け取って、データバス
16との間でデータの授受を行い、指定されたアドレスに
データを格納すると共に、指定されたアドレスに格納さ
れたデータを読出すようになっている。

【００２９】なお、メモリ装置６は、図２のように映像
処理を行う装置だけでなく、いずれの種類の装置にも適
用することができることは明らかである。

【００３０】次に、このように構成された実施の形態の
動作について図３及び図４の説明図を参照して説明す
る。図３（ａ）はメモリ13に対するアクセスを示し、図
３（ｂ）はメモリ14に対するアクセスを示している。図
３の縦軸はメモリ13，14のアドレスを示しており、図３
（ａ），（ｂ）の縦軸の同一位置は同一時間のアクセス
を示している。

【００３１】先ず、いずれか一方のメモリ、例えばメモ
リ13に書込み又は読出しが行われている最中に、他方の
メモリ14への書込み要求が発生した場合について説明す
る。

【００３２】いま、図２の演算処理部４からアクセス要
求信号ｒｅｑ０がメモリ制御部11に供給されるものとす
る。演算処理部４は、同時に、書込み又は読出し指定信
号＿Ｒ／Ｗ０、アクセス開始要求アドレスＳ＿ａｄｄ０
及びデータ授受数Ｎｕｍ０をメモリ制御部11に出力す
る。書込み又は読出し指定信号＿Ｒ／Ｗ０によって書込
み又は読出しを指定し、アクセス開始要求アドレスＳ＿
ａｄｄ０によってメモリ13の先頭アドレスを示す０番地
を指定し、データ授受数Ｎｕｍ０によってＭ番地分のデ
ータの伝送を指定するものとする。

【００３３】メモリ制御部11は、メモリ13に対して、メ
モリ13をアクティブにするための領域指定信号＿ＣＥ
０、書込みを指定する書込み許可信号＿ＷＥ０又は読出
しを指定する読出し許可信号＿ＲＥ０を出力すると共
に、アドレス発生部12に対して０番地を指定するアクセ
ス開始アドレスＬｏａｄ＿ａｄｄを出力する。アドレス
発生部12は０番地を開始アドレスとしてカウントを開始
し、アドレスをインクリメントしながらメモリ13に供給
する。

【００３４】これにより、メモリ13は、図３（ａ）の斜
線部に示すように、０番地から書込み又は読出しを開始
する。書込みの場合には、演算処理部４からのデータが
データバス15を介してメモリ13に供給されて指定された
アドレスに書込まれる。読出しの場合には、メモリ13の
指定されたアドレスから読出しを順次行い、読出したデ
ータはデータバス15を介して演算処理部４に供給され
る。

【００３５】いま、メモリ13に対するアクセスの途中
で、演算処理部５からメモリ14に対する書込み要求が発
生するものとする。演算処理部５は、メモリ制御部11に
対してアクセス要求信号ｒｅｑ１、書込み又は読出し指
定信号＿Ｒ／Ｗ１、アクセス開始要求アドレスＳ＿ａｄ
ｄ１及びデータ授受数Ｎｕｍ１を出力する。なお、書込
み又は読出し指定信号＿Ｒ／Ｗ１によって書込みを指定
し、アクセス開始要求アドレスＳ＿ａｄｄ１によって０
番地を指定し、データ授受数Ｎｕｍ１によってＮ番地分
のデータの書込みを指定するものとする。

【００３６】例えば、メモリ13がｎ番地にアクセスを行
うと同時に、メモリ14に対するアクセスを開始するよう
に書込み要求が発生するものとする。メモリ制御部11
は、この書込みタイミングに合わせて、メモリ14にメモ
リ14をアクティブにする領域指定信号＿ＣＥ１、書込み
許可信号＿ＷＥ１を出力する。

【００３７】この場合には、既にメモリ13に対してアク
セスが行われているので、メモリ制御部11は、演算処理
部５から書込み開始アドレスとして指定された０番地を
無視する。これにより、アドレス発生部12は、メモリ14
へのアクセスに拘わらず、アドレスカウンタのカウント
を継続する。従って、メモリ制御部11からメモリ14に供
給された書込み許可信号＿ＷＥ１によってメモリ14が書
込みを開始するアドレスはｎ番地となる。

【００３８】アドレス発生部12がｎ番地を示すアドレス
をメモリ13，14に出力すると、メモリ13ではｎ番地に対
するアクセスが行われ、メモリ14では演算処理部５から
出力されたデータがデータバス16を介してメモリ14に供
給されてｎ番地に書込まれる。本実施の形態において
は、アドレス発生部12が出力したｎ番地を示すアドレス
はメモリ14の書込み開始アドレスとしてメモリ制御部11
にも供給する。

【００３９】メモリ制御部11は入力された書込み開始ア
ドレス（write_start_add[1]）をレジスタに格納する。
更に、メモリ制御部11は、現在のアドレス（adress）で
ある書込み開始アドレス（write_start_add[1]）とアク
セス要求元からのデータ授受数Ｎｕｍ１との和から１を
引いて書込み終了アドレス（＝ｎ＋Ｎ−１）を求め、レ
ジスタにアクセス終了アドレス（end_add[1]）として設
定する。

【００４０】アドレス発生部12のアドレスカウンタはカ
ウントアップを続け、アドレス発生部12はアドレス値と
してｎ，ｎ＋１，ｎ＋２，…を順次出力する。こうし
て、メモリ13に対するアクセス及びメモリ14に対する書
込みを並行して順次行う。

【００４１】いま、（ｎ＋Ｎ−１）がＭよりも大きいも
のとする。メモリ制御部11はアドレス発生部12からＭ番
地を示すアドレスが与えられると、レジスタに格納され
ているアクセス終了アドレスend_add[0]との比較によっ
て、メモリ13に対するアクセスの終了を判断する。メモ
リ13のＭ番地に対するアクセスが終了すると、メモリ制
御部11はメモリ13に対する領域指定信号＿ＣＥ０と書込
み許可信号＿ＷＥ０又は読出し許可信号＿ＲＥ０とによ
って、メモリ13へのアクセスを終了させる。

【００４２】一方、メモリ制御部11はメモリ14に対する
書込みは継続させる。メモリ14に対する書込みが続けら
れて、メモリ14の（ｎ＋Ｎ−１）番地の書込みが終了す
ると、メモリ制御部11はアドレス発生部12の出力とレジ
スタに格納されているアクセス終了アドレスend_add[1]
とから書込みが終了したことを判断する。そうすると、
メモリ制御部11は、メモリ14に対する領域指定信号＿Ｃ
Ｅ１及び書込み許可信号＿ＷＥ１によって、メモリ14へ
の書込みを終了させる。

【００４３】次に、先行するメモリアクセスに並行して
書込みが行われたメモリから読出しを行うものとする。
例えば、図３（ｂ）に示す状態で書込みが行われたメモ
リ14に対して演算処理部５から図３（ｂ）の斜線部に示
す領域に格納されたデータの読出し要求が発生するもの
とする。図４はこの場合のメモリアクセスを示してい
る。

【００４４】メモリ制御部11は、演算処理部５からアク
セス要求信号ｒｅｑ１、書込み又は読出し指定信号＿Ｒ
／Ｗ１、アクセス開始要求アドレスＳ＿ａｄｄ１及びデ
ータ授受数Ｎｕｍ１の供給を受ける。演算処理部５は、
書込み又は読出し指定信号＿Ｒ／Ｗ１によって読出しを
指示する。ここで、演算処理部５は、前回の書込み要求
時に書込んだデータのうち先頭から（ａ−１）アドレス
分を除き、次のａアドレス分から（ａ＋Ｎ′）分のデー
タ（図４の斜線部）のみを読出すものとする。なお、０
≦ａ≦Ｎ−１であり、Ｎ′≦Ｎである。即ち、この場合
には、演算処理部５は、アクセス開始要求アドレスＳ＿
ａｄｄ１によってａ番地を指示し、データ授受数Ｎｕｍ
１によってＮ′アドレス分のデータの読出しを指示す
る。

【００４５】メモリ制御部11はメモリ14に対して読出し
を行うための領域指定信号＿ＣＥ１及び読出し許可信号
＿ＲＥ１を出力する。本実施の形態においては、メモリ
制御部11は、レジスタに格納されていた書込み開始アド
レス（write_start_add[1]）を呼び出し、アクセス開始
要求アドレスと加算する。メモリ制御部11は加算結果、
この場合には（ｎ＋ａ）番地をアクセス開始アドレスＬ
ｏａｄ＿ａｄｄとしてアドレス発生部12に出力する。ま
た、メモリ制御部11は加算結果である（ｎ＋ａ）とデー
タ授受数Ｎｕｍ１との和から１を引いて読出し終了アド
レス（＝ｎ＋ａ＋Ｎ′−１）を求め、レジスタにアクセ
ス終了アドレス（end_add[1]）として設定する。

【００４６】アドレス発生部12はａ番地を開始アドレス
として順次読出しアドレスを発生してメモリ14に出力す
る。メモリ14は領域指定信号＿ＣＥ１によってアクティ
ブとなり、読出し許可信号＿ＲＥ１によって読出しが許
可されて、アドレス発生部12からの読出しアドレスに格
納されたデータを順次読出す。これにより、メモリ14の
ａ番地から（ｎ＋ａ＋Ｎ′−１）番地までのデータ（図
４斜線部）が順次読出されて、データバス16を介して演
算処理部５に供給される。こうして、演算処理部５は要
求したデータをメモリ14から読出すことができる。

【００４７】このように本実施の形態においては、複数
のメモリに対して共通のアドレスバスによってアドレス
を指定し分離したデータバスによってデータの授受を行
う場合には、先行するメモリアクセスに並行して書込み
を行うと共に、後から書込みを行ったメモリに対する書
込み開始アドレスを保持し、このメモリに対する読出し
時に、保持した書込み開始アドレスから読出し開始アド
レスを算出することによって、要求されたデータの読出
しを可能にしている。これにより、先行するメモリアク
セスがある場合でも、アドレスバスが開放されるまでア
クセス待ちを行う必要はなく、処理を高速化することが
できる。

【００４８】なお、上記実施の形態においては、２つの
メモリを用いた例について説明したが、３つ以上のメモ
リを用い、アクセスが競合するメモリが２つ以上である
場合でも適用することができる。なお、この場合には、
メモリ制御部は各メモリに対する書込み開始アドレスを
保持するレジスタを備えればよい。

【００４９】図５乃至図１４は本発明の他の実施の形態
に係るメモリ制御方法を説明するためのフローチャート
である。本実施の形態は図１におけるメモリ制御部11及
びアドレス発生部12をソフトウェアにより実現した例で
ある。図５はイニシャライズ処理Ａを示し、図６はメモ
リ制御信号発生処理Ｂを示し、図７はフラグ総和レジス
タ判定処理Ｃを示し、図８はフラグ総和レジスタが
“０”の場合の処理Ｄを示し、図９はフラグ総和レジス
タが“０”でない場合の処理Ｅを示し、図１０はメモリ
書込み／読出し処理Ｆを示し、図１１は現在アドレス値
とアクセス終了アドレス値との比較処理Ｇを示し、図１
２はアクセス終了フラグの状態検出処理Ｈを示し、図１
３はメモリ領域指定値ｎと現在アドレスのレジスタの処
理Ｉを示し、図１４はメモリのアクセス状況の検出処理
Ｊを示している。図５乃至図１４において符号Ｂ乃至Ｊ
は各処理の連結を示している。なお、図５乃至図１４は
Ｃ言語に対応した記述方法で記載している。

【００５０】本実施の形態においては、相互に独立した
０乃至Ｎの（Ｎ＋１）個のメモリ格納領域Ｒ0 乃至ＲN
に対してアクセスを行う例について説明する。

【００５１】先ず、本実施の形態に係るソフトウェアに
おいて用いるレジスタ及びフラグについて説明する。本
実施の形態において用いるフラグとしては、各領域のデ
ータ授受の状態（メモリアクセス状態）を表す状態フラ
グflag[n] とアクセス終了を示すアクセス終了フラグen
d[n]とがある。

【００５２】また、本実施の形態においては、レジスタ
として、状態フラグの総和flagsum を格納するフラグ総
和レジスタ、書込み開始アドレスwrite_start_add[n]を
格納する書込み開始アドレスレジスタ、アクティブにす
るメモリ格納領域を指定するための領域指定信号_CE[n]
を格納する領域指定レジスタ、書込み許可信号_WE[n]を
格納する書込み許可レジスタ、読出し許可信号_RE[n]を
格納する読出し許可レジスタ、メモリアクセスの要求元
から送られてくるアクセス要求信号req[n]を格納するレ
ジスタ、アクセス要求元から送られてくる書込み又は読
出し指定信号_R/W[n] を格納するレジスタ、メモリアク
セスの要求元から送られてくるデータ授受数num[n]を格
納するレジスタ、メモリアクセスの要求元から送られて
くるアクセス開始要求アドレスS_add[n]を格納するレジ
スタ、及びアクセス終了アドレスend_add[n]を格納する
レジスタを各領域に対応させて用いる。

【００５３】また、現在動作中のアドレス値である現在
アドレスadd_now を格納する１つのレジスタを用いる。

【００５４】状態フラグflag[n]は、“０”によってｎ
番目の各メモリ格納領域Ｒ0 乃至Ｒnにアクセスが行わ
れていないことを示し、“１”（以下、最優先値ともい
う）によってｎ番目のメモリ格納領域Ｒn に対して最初
のアクセスが行われていることを示し、“１”以外の値
例えば“２”によってｎ番目のメモリ格納領域Ｒn に対
して２番目以後にアクセスが行われていることを示して
いる。従って、状態フラグの総和flagsum は“０”によ
って各メモリ格納領域Ｒ0 乃至ＲN のいずれにもアクセ
スが行われていないことを示し、“１”によって１つの
メモリ格納領域にアクセスが行われていることを示し、
“２”以上の値によって複数のメモリ格納領域にアクセ
スが行われていることを示している。

【００５５】本実施の形態においては、状態フラグflag
[n] 及びその総和flagsum によって処理を切換えるよう
になっている。後述するように、アクセス要求が発生す
ると、総和flagsum を検出する。総和flagsum が“０”
である場合には、メモリに対して通常の書込み及び読出
しを行う。総和flagsum が“０”でない場合には、状態
フラグflag[n] が“０”であるか否かを検出する。状態
フラグflag[n] が“０”の場合にはｎ番目のメモリ格納
領域Ｒn の状態フラグを“２”にして書込み処理を行
い、“０”でない場合には既にｎ番目のメモリ格納領域
Ｒn はアクセス中であるものと判断してこのアクセス処
理を継続する。

【００５６】図５はイニシャライズ処理Ａを示してい
る。図５のステップＳ1 において、プログラムの開始後
に各メモリ格納領域Ｒn を示すｎを初期化する。ｎは０
以上Ｎ以下を満たす整数である。ステップＳ2 ではｎが
（Ｎ＋１）以上となったか否かを判断する。各メモリ格
納領域Ｒ0 乃至ＲN を示すｎが（Ｎ＋１）よりも小さい
場合には、ステップＳ3 乃至Ｓ8 のイニシャライズ処理
を行う。

【００５７】ステップＳ3 では状態フラグflag[n]を
“０”に初期化し、ステップＳ4 では各領域Ｒ0 乃至Ｒ
N に対する書込み開始アドレスwrite_start_add[n]を
“０”に初期化する。ステップＳ5 乃至Ｓ8 において
は、夫々領域指定レジスタの値_CE[n]、書込み許可レジ
スタの値_WE[n]及び読出し許可レジスタの値_RE[n]を
“１”にして禁止状態に設定すると共に、アクセス終了
フラグend[n]を“１”にして終了状態に設定する。ステ
ップＳ9 ではｎをインクリメントしてステップＳ2 に処
理を戻す。

【００５８】ステップＳ2 においてｎが（Ｎ＋１）以上
になると、処理をステップＳ10に移行する。ステップＳ
10ではｎを０に戻す。ステップＳ11は各領域Ｒ0 乃至Ｒ
N における状態フラグの総和flagsum を格納するフラグ
総和レジスタを“０”にクリアする処理を行う。図５の
イニシャライズ処理は１回だけ行い、次に図６に示すメ
モリ制御信号発生処理Ｂに移行する。

【００５９】ステップＳ12，Ｓ13は夫々アクセス要求信
号req[n]及び書込み又は読出し指定信号_R/W[n] を取り
込む処理である。ステップＳ14ではｎ番目のメモリ格納
領域に対するアクセス要求信号req[n]が“１”であるか
否かを判断する。アクセス要求信号req[n]が“１”でな
い場合、即ち、ｎ番目のメモリ格納領域に対するアクセ
ス要求が発生していない場合には、処理を図１３の処理
Ｉに移行する。アクセス要求が発生した場合にはステッ
プＳ15に処理を移行する。

【００６０】ステップＳ15，Ｓ16はアクセス終了フラグ
end[n]を動作状態にすると共に、領域指定フラグ_CE[n]
を動作状態にする。これにより、ｎ番目のメモリ格納領
域Ｒn に対するアクセスが可能となる。次のステップＳ
17では書込み又は読出し指定信号_R/W[n] が“１”であ
るか否かを判断する。書込み又は読出し指定信号_R/W
[n] の“１”は書込みを示し、“０”は読出しを示す。
書込み又は読出し指定信号_R/W[n] が“１”の場合に
は、ステップＳ18に移行して、書込み許可信号_WE[n]を
“０”のアクティブにし、書込み又は読出し指定信号_R
/W[n] が“１”でない場合には、ステップＳ19に移行し
て、読出し許可信号_RE[n]を“０”のアクティブにす
る。

【００６１】処理ＢのステップＳ18，Ｓ19の次に図７の
処理Ｃに移行する。処理ＣはステップＳ20のみを行う。
ステップＳ20では状態フラグの総和flagsum が“０”で
あるか否かを判断する。総和flagsum が“０”である場
合には、現在アクセスされているメモリ格納領域が存在
しないので、ｎ番目のメモリ格納領域Ｒn に対して通常
のアクセスのための処理Ｄ（図８）を行う。総和flagsu
m が“０”でない場合には、処理は図９の処理Ｅに移行
する。

【００６２】メモリ格納領域に対する最初のアクセス要
求が発生した場合には、ステップＳ20から図８のステッ
プＳ21に処理は移行する。ステップＳ21では状態フラグ
flag[n] を“１”に設定する。これにより、ｎ番目のメ
モリ格納領域Ｒn に対して最初のアクセスが行われるこ
とを示す。次に、ステップＳ22ではアクセス開始要求ア
ドレスS_add[n]を取り込む。次に、ステップＳ23では書
込み許可信号_WE[n]が“０”であるか否か、即ち、書込
み許可となっているか否かを判断する。

【００６３】書込み許可になっている場合には、次のス
テップＳ24，25の処理を行う。ステップＳ24ではアクセ
ス開始要求アドレスS_add[n]を現在アドレスadd_now に
設定する。アドレスバスは全てのメモリ格納領域に共通
であり、全てのメモリ格納領域に共通のアドレスが設定
される。次のステップＳ25ではアクセス開始要求アドレ
スS_add[n]を書込み開始アドレスwrite_start_add[n]に
設定する。

【００６４】ステップＳ23において書込み許可となって
いないものと判断した場合には、読出し許可になってい
るものと判断して、処理をステップＳ26に移行する。ス
テップＳ26では、アクセス開始要求アドレスS_add[n]と
書込み開始アドレスwrite_start_add[n]との和を現在ア
ドレスadd_now に設定する。

【００６５】次のステップＳ27は、データ授受数num[n]
を取り込む手順である。次のステップＳ28では、現在ア
ドレスadd_now とデータ授受数num[n]との和から１を引
いた値をアクセス終了アドレスend_add[n]に設定する。
ステップＳ28の次に図１０の処理Ｆに移行する。

【００６６】図７のステップＳ20において総和flagsum
が“０”でないものと判定した場合には、処理は図９の
処理Ｅに移行する。処理ＥのステップＳ31においては、
状態フラグflag[n] が“０”であるか否かを判断する。
ｎ番目のメモリ格納領域の状態フラグflag[n] が“０”
でない場合には、ｎ番目のメモリ格納領域に対するアク
セスが既に行われていることを示し、図１０の処理Ｆに
移行する。状態フラグflag[n] が“０”である場合に
は、ｎ番目のメモリ格納領域に対するアクセスはまだ行
われておらず、処理をステップＳ32に移行して、他のメ
モリ格納領域へのアクセス途中でメモリ格納領域Ｒn に
対するアクセスを行うことを示す“２”を状態フラグfl
ag[n] に設定する。

【００６７】次のステップＳ33は書込み許可信号_WE[n]
が“０”であるか否かを判断する手順である。他のメモ
リ格納領域へのアクセス途中でメモリ領域Ｒn に対する
アクセスを行う場合には、書込みのみを許可する。ステ
ップ33において書込み許可されていないものと判断した
場合には、処理をステップＳ37に移行して、アクセス終
了フラグend[n]を禁止状態の“１”にして図１２の処理
Ｈに移行する。

【００６８】ステップＳ33において書込み許可がされて
いるものと判断した場合には、次のステップＳ34におい
て現在アドレスadd_now を書込み開始アドレスwrite_st
art_add[n]に設定する。ステップＳ35ではデータ授受数
num[n]を取り込み、ステップＳ36において、現在アドレ
スadd_now とデータ授受数num[n]との和から１を引いた
値をアクセス終了アドレスend_add[n]として設定する。
次に処理を図１０の処理Ｆに移行する。

【００６９】処理ＦのステップＳ41は領域指定信号_CE
[n]が“０”であるか否かを判断する処理である。ｎ番
目のメモリ格納領域Ｒn がアクティブになっていない場
合には、処理を図１１の処理Ｇに移行する。領域Ｒn が
アクティブになっている場合には、次のステップＳ42に
移行して、書込み許可されているか否かを判断する。書
込み許可されている場合には処理をステップＳ43に移行
してバスを介して伝送されたデータを現在アドレスadd_
now で指定されるアドレスに格納する。書込み許可され
ていない場合には、読出し許可されているものと判断し
て、処理をステップＳ44に移行し、現在アドレスadd_no
w で指定されるアドレスに格納されているデータを読出
してバスを介して伝送する。次に図１１の処理Ｇに移行
する。

【００７０】図１１のステップＳ45においては、現在ア
ドレスadd_now がレジスタに格納されているアクセス終
了アドレスend_add[n]に到達したか否かを判断する。到
達していない場合には、処理を図１２の処理Ｈに移行
し、到達している場合には、次のステップＳ46に移行し
て、アクセス終了フラグend[n]に禁止状態の“１”を設
定する。

【００７１】図１２のステップＳ51はアクセス終了フラ
グend[n]が“１”であるか否かを判定する処理である。
アクセス終了フラグend[n]が“１”である場合には、ス
テップＳ52乃至Ｓ56において初期化を行う。即ち、ステ
ップＳ52乃至Ｓ55において領域指定信号_CE[n]、書込み
許可信号_WE[n]、読出し許可信号_RE[n]及びアクセス要
求信号req[n]を禁止を示す“１”にし、ステップＳ56に
おいて状態フラグflag[n] を“０”にする。また、アク
セス終了フラグend[n]が“１”でない場合には、処理を
ステップＳ57に移行して、総和flagsum に状態フラグfl
ag[n] を加算して新たな総和flagsum を求める。

【００７２】ステップＳ56又はＳ57の処理が終了する
と、次に図１３の処理Ｉに移行する。図１３のステップ
Ｓ61ではｎをインクリメントする。次のステップＳ62は
ｎが（Ｎ＋１）以上になったか否かを判断する。ｎが
（Ｎ＋１）に到達していない場合には処理を図６の処理
Ｂに戻す。ｎが（Ｎ＋１）に到達した場合には次のステ
ップＳ63において、現在アドレスadd_now をインクリメ
ントする。即ち、全ての領域Ｒ0 乃至ＲN についての処
理が終了する毎に、現在アドレスadd_now をインクリメ
ントする。次のステップＳ64ではｎを０に初期化して図
１４の処理Ｊに移行する。

【００７３】図１４のステップＳ71においては変数ｉを
０に初期化する。ステップＳ72ではｎが（Ｎ＋１）に到
達したか否かを判断し、到達していない場合には、ステ
ップＳ73において変数ｉに状態フラグflag[n] を加算し
てｉに代入する。ステップＳ74ではｎをインクリメント
として処理をステップＳ72に戻す。ステップＳ72乃至Ｓ
74によって、変数ｉは総和flagsum を示すものとなる。

【００７４】次のステップＳ75においてはｎを０に初期
化し、ステップＳ76ではｉが０であるか否かを判断す
る。ｉが０である場合には次のステップＳ77において総
和flagsum を“０”に初期化し、ｉが０でない場合に
は、処理を図６の処理Ｂに戻す。

【００７５】次に、このように構成された実施の形態の
作用について説明する。

【００７６】先ず、いずれか１つのメモリ格納領域、例
えばメモリ格納領域Ｒ5 に対する書込みを行い、次にこ
のメモリ格納領域Ｒ5 に対するアクセスの最中に、他の
メモリ格納領域、例えばメモリ格納領域Ｒ2 への書込み
要求が発生した場合について説明する。

【００７７】図５のステップＳ1 においてｎは０に初期
化し、ステップＳ2 乃至Ｓ9 において、ｎをＮまで変化
させながら、各領域Ｒ0 乃至ＲN の状態フラグflag[n]
及び書込み開始アドレスwrite_start_add[n]を“０”に
初期化し、領域指定信号_CE[n]、書込み許可信号_WE
[n]、読出し許可信号_RE[n]及びアクセス終了フラグend
[n]を禁止を示す“１”に初期化する。ステップＳ10で
ｎを０に戻して状態フラグの総和flagsum を“０”に初
期化する。なお、Ｎは６以上であるものとする。

【００７８】図６のステップＳ12，Ｓ13において、アク
セス要求信号req[0]及び書込み又は読出し指定信号_R/W
[0] を取り込む。領域Ｒ0 についてはアクセス要求は発
生しておらず、ステップＳ14から処理を図１３（処理
Ｉ）のステップＳ61に移行してｎをインクリメントす
る。次に、ステップＳ62から処理を図６のステップＳ1
2，Ｓ13に戻す。

【００７９】ｎが５になると、アクセス要求信号req[5]
が“１”であることを判定し、ステップＳ14からステッ
プＳ15，Ｓ16に処理が進む。即ち、アクセス終了フラグ
end[5]が動作状態となり、メモリ格納領域Ｒ5 をアクテ
ィブにする領域指定信号_CE[5]が“０”となる。次のス
テップＳ17において書込みが要求されたことを判定する
と、ステップＳ18において書込み許可信号_WE[5]をアク
ティブにする。

【００８０】図７のステップＳ20では総和flagsum が
“０”であるか否かを判定する。この時点では、他のメ
モリに対するアクセスは行われていないので、総和flag
sum は“０”であり、処理は図８（処理Ｄ）のステップ
Ｓ21に移行する。

【００８１】ステップＳ21では、状態フラグflag[5] を
“１”に設定し、ステップＳ22においてアクセス開始要
求アドレスS_add[5]を取り込む。ステップＳ23において
書込み許可されたことを判定すると、ステップＳ24でア
クセス開始要求アドレスS_add[5]を現在アドレスadd_no
w に設定し、ステップＳ25でアクセス開始要求アドレス
S_add[5]を書込み開始アドレスwrite_start_add[5]とし
てレジスタに格納する。次に、ステップＳ27においてデ
ータ授受数num[5]を取り込み、ステップＳ28で現在アド
レスadd_now とデータ授受数num[5]との和から１を引い
てアクセス終了アドレスend_add[5]を求めてレジスタに
格納する。

【００８２】次に図１０（処理Ｆ）のステップＳ41に処
理は移行して領域指定信号_CE[5]がアクティブであるこ
とを判定し、ステップＳ42で書込み許可信号_WE[5]が
“０”であることを判定する。次にステップＳ43におい
て、バスを介して伝送されたデータを現在アドレスadd_
now で指定された領域に書込む。

【００８３】図１１（処理Ｇ）のステップＳ45では現在
アドレスadd_now がアクセス終了アドレスend_add[5]に
到達したか否かを判定する。到達していない場合には、
図１２（処理Ｈ）のステップＳ51に処理が移行し、更に
ステップＳ57において、総和flagsum に状態フラグflag
[5] を加算して、新たな総和flagsum を求める。

【００８４】次に、図１３（処理Ｉ）のステップＳ61に
おいてｎをインクリメントし、ステップＳ62から処理を
図６のステップＳ12に戻す。メモリ格納領域Ｒ5 以外の
領域についてはアクセス要求が発生していないので、ス
テップＳ14から処理はステップＳ61（図１３）に移行す
る。ｎを順次インクリメントし、ｎ≧Ｎ＋１になると、
ステップＳ62から処理はステップＳ63に移行して、現在
アドレスadd_now をインクリメントする。次に、ｎを０
に戻して（ステップＳ64）、図１４のステップＳ71に移
行する。

【００８５】ステップＳ71乃至Ｓ74によって、変数ｉに
状態フラグflag[n] の総和を代入する。ステップＳ75で
はｎを０に戻し、ステップＳ76においてｉが０か否かを
判定する。この場合には、ｉは０ではないので、処理は
図６のステップＳ12に戻す。更に、ステップＳ14及び図
１３のステップＳ61によってｎをインクリメントする。

【００８６】ｎが５になると、図６のステップＳ12乃至
Ｓ18を経て図７のステップＳ20を実行する。この時点で
は総和flagsum は“０”ではないので、処理は図９（処
理Ｅ）のステップＳ31に移行する。メモリ格納領域Ｒ5
に対するアクセス途中であるので、ステップＳ31では状
態フラグflag[5] が“０”ではないものと判定し、図１
０の処理Ｆを行う。

【００８７】こうして、ステップＳ43において現在アド
レスで指定された領域に書込みを行う。以後、同様の動
作が繰返されて順次メモリ格納領域Ｒ5 に書込みを行
う。

【００８８】ここで、メモリ格納領域Ｒ5 に対するアク
セス途中でメモリ格納領域Ｒ2 に対する書込み要求が発
生するものとする。

【００８９】ｎが２になると、図６のステップＳ12，Ｓ
13において、アクセス要求信号req[2]及び書込み又は読
出し指定信号_R/W[2] を取り込む。ステップＳ14におい
てメモリ格納領域Ｒ2 に対するアクセス要求が発生した
ことを判定すると、ステップＳ15，Ｓ16においてアクセ
ス終了フラグend[2]を動作中を示すものに変更し、領域
指定信号_CE[2]をアクティブにする。ステップＳ17では
書込みが要求されていることを判定し、ステップＳ18に
おいて書込み許可信号_WE[2]を“０”にする。

【００９０】次に、図７のステップＳ20において総和fl
agsum が“０”であるか否かを判定する。この場合に
は、メモリ格納領域Ｒ5 に対するアクセス途中であるの
で、総和flagsum は“０”ではなく、処理は図９のステ
ップＳ31に移行する。メモリ格納領域Ｒ2 に対する状態
フラグflag[2] はこの時点では“０”であり、次のステ
ップＳ32において、状態フラグflag[2] は２番目以降の
アクセスであることを示す“２”に設定する。

【００９１】ステップＳ33では書込み許可されているか
否かを判定する。書込み許可されていない場合、即ち、
読出し要求されていた場合には、処理をステップＳ37に
移行してアクセス終了フラグを禁止状態の“１”に設定
する。この場合には、書込み許可されているので、ステ
ップＳ34乃至Ｓ36において、現在アドレスadd_now を書
込み開始アドレスwrite_start_add[2]に設定してレジス
タに格納する。また、データ授受数num[2]を取り込ん
で、現在アドレスadd_now とデータ授受数num[2]との和
から１を引いてアクセス終了アドレスend_add[2]を求め
る。

【００９２】次に、図１０の処理Ｆによって、バスを介
して伝送されたデータをメモリ格納領域Ｒ2 の現在アド
レスadd_now の位置に書込む。以後、同様の動作によっ
て、ｎをインクリメントしながら、現在アドレスadd_no
w を更新して、メモリ格納領域Ｒ5 ，Ｒ2 に対する書込
みを続ける。

【００９３】現在アドレスadd_now がアクセス終了アド
レスend_add[5]又はend_add[2]に到達すると、図１１の
ステップＳ45から処理をステップＳ46に移行して、アク
セス終了フラグend[5]又はend[2]を禁止状態の“１”に
変更する。こうして、図１２のステップＳ52乃至Ｓ56に
おいてレジスタ及びフラグを初期値に戻して、アクセス
を終了する。

【００９４】次に、このようにして先行するメモリアク
セスに並行して書込みが行われたメモリ格納領域Ｒ2 か
ら読出しを行うものとする。

【００９５】状態フラグの総和flagsum が“０”でない
場合には、図７のステップＳ20から図９のステップＳ31
乃至Ｓ33を介して処理が終了するので、先行するメモリ
アクセスがない場合にのみ読出しは可能である。ｎが２
になると、図６のステップＳ12，Ｓ13においてアクセス
要求信号req[2]及び書込み又は読出し指定信号_R/W[2]
を取り込む。ステップＳ15，Ｓ16においてアクセス終了
フラグend[2]及び領域指定信号_CE[2]を動作状態を示す
“０”に設定する。次のステップＳ17において読出し要
求されていることを判定すると、ステップＳ19に移行し
て読出し許可信号_RE[2]をアクティブにする。

【００９６】図７のステップＳ20では総和flagsum が
“０”であることを判定し、図８のステップＳ21に処理
を移行する。ステップＳ21では状態フラグflag[2] を
“１”に設定し、アクセス開始要求アドレスS_add[2]を
取り込む（ステップＳ22）。ステップＳ23で書込み許可
されていないことを判定すると、ステップＳ26に処理を
移行する。

【００９７】ステップＳ26では、レジスタに格納されて
いる書込み開始アドレスwrite_start_add[2]とアクセス
開始要求アドレスS_add[2]との和によって現在アドレス
add_now を指定する。更に、ステップＳ27においてデー
タ授受数num[2]を取り込んで、アクセス終了アドレスen
d_add[2]を求める（ステップＳ28）。

【００９８】次に、図１０のステップＳ44において、現
在アドレスadd_now で指定される領域に格納されている
データを読出してバスに転送する。他の作用はデータの
書込み時と同様である。

【００９９】このように、本実施の形態においては、図
１の処理をソフトウェアによって実現することができ
る。

【０１００】

【発明の効果】以上説明したように本発明によれば、所
定のメモリに対する先行するメモリアクセス途中におい
て、他のメモリに対する正常なアクセスを可能にするこ
とにより、処理を高速化することができるという効果を
有する。

【図面の簡単な説明】

【図１】本発明に係るメモリ制御装置の一実施の形態を
示すブロック図。

【図２】図１の実施の形態のメモリ制御装置を映像信号
処理装置（映像プロセッサ）に組込んだ例を示すブロッ
ク図。

【図３】図１の実施の形態におけるメモリアクセスを説
明するための説明図。

【図４】図１の実施の形態におけるメモリアクセスを説
明するための説明図。

【図５】本発明の他の実施の形態に係るメモリ制御方法
を説明するためのフローチャート。

【図６】本発明の他の実施の形態に係るメモリ制御方法
を説明するためのフローチャート。

【図７】本発明の他の実施の形態に係るメモリ制御方法
を説明するためのフローチャート。

【図８】本発明の他の実施の形態に係るメモリ制御方法
を説明するためのフローチャート。

【図９】本発明の他の実施の形態に係るメモリ制御方法
を説明するためのフローチャート。

【図１０】本発明の他の実施の形態に係るメモリ制御方
法を説明するためのフローチャート。

【図１１】本発明の他の実施の形態に係るメモリ制御方
法を説明するためのフローチャート。

【図１２】本発明の他の実施の形態に係るメモリ制御方
法を説明するためのフローチャート。

【図１３】本発明の他の実施の形態に係るメモリ制御方
法を説明するためのフローチャート。

【図１４】本発明の他の実施の形態に係るメモリ制御方
法を説明するためのフローチャート。

【符号の説明】

11…メモリ制御部、12…アドレス発生部、13，14…メモ
リ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 相互に独立した複数の記憶領域に対して
   同時に共通のアドレスを指定することが可能なアドレス
   指定手段と、 前記複数の記憶領域のうちの第１の記憶領域に対する先
   行したアクセス途中で前記複数の記憶領域のうちの第２
   の記憶領域に書込みを行った場合には、前記第２の記憶
   領域に対する読出し処理に際して前記第２の記憶領域に
   対する書込みアドレスに対応した読出しアドレスを発生
   する読出しアドレス発生手段とを具備したことを特徴と
   するメモリ制御装置。
2. 【請求項２】 前記読出しアドレス発生手段は、前記第
   ２の記憶領域に対する書込み開始アドレスに基づいて前
   記読出しアドレスを発生することを特徴とする請求項１
   に記載のメモリ制御装置。
3. 【請求項３】 前記読出しアドレス発生手段は、前記第
   ２の記憶領域に対する書込み開始アドレスを保持する保
   持手段と、 前記第２の記憶領域に対する読出し開始要求アドレスと
   前記保持手段に保持されている書込み開始アドレスとに
   基づいて前記第２の記憶領域の読出しアドレスを求める
   アドレス算出手段とを具備したことを特徴とする請求項
   ２に記載のメモリ制御装置。
4. 【請求項４】 相互に独立した複数の記憶領域のうちの
   第１の記憶領域にアクセスを行う処理と、 前記第１の記憶領域に対する先行したアクセス途中で前
   記複数の記憶領域のうちの第２の記憶領域に書込みを行
   う場合には前記第２の記憶領域に対する書込みアドレス
   に関する情報を記憶する処理と、 前記第２の記憶領域に対する読出しを行う場合には前記
   第２の記憶領域に対する前記書込みアドレスに関する情
   報に基づいて読出しアドレスを発生する処理とを具備し
   たことを特徴とするメモリ制御方法。
5. 【請求項５】 前記書込みアドレスに関する情報は、前
   記第２の記憶領域に対する書込み開始アドレスであるこ
   とを特徴とする請求項４に記載のメモリ制御方法。
6. 【請求項６】 相互に独立した複数の記憶領域毎にその
   アクセス状態を示す状態フラグを初期化する処理と、 前記複数の記憶領域毎にアクセス要求を判定する処理
   と、 前記状態フラグに基づいて前記複数の記憶領域のうちの
   所定の記憶領域に対するアクセス要求が単独で発生した
   か又は他の記憶領域に対するアクセス途中で発生したか
   を判定する処理と、 アクセス要求が単独で発生した場合にはアクセス開始要
   求アドレスに基づいてアドレスを発生し、アクセス要求
   が他の記憶領域に対するアクセス途中で発生した場合に
   は現在のアドレスを書込み開始アドレスとして保持し、
   読出し要求時に書込みアドレスに対応した読出しアドレ
   スを発生する処理と、 発生したアドレスに基づいて前記複数の記憶領域にアク
   セスを行う処理と、 前記状態フラグを更新する処理とをコンピュータに実行
   させるためのメモリ制御プログラムを記憶した媒体。