JPH10303233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10303233A JPH10303233A JP9104682A JP10468297A JPH10303233A JP H10303233 A JPH10303233 A JP H10303233A JP 9104682 A JP9104682 A JP 9104682A JP 10468297 A JP10468297 A JP 10468297A JP H10303233 A JPH10303233 A JP H10303233A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- wire
- island
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤボンド工程を2回に分けて行うことに
より、下のチップからはみ出た部分のパッドにも確実に
ワイヤボンドできるようにすること。 【解決手段】 アイランド13上に第1の半導体チップ
10を固着し、第1の半導体チップ10の上に第2の半
導体チップ11を固着する。第2の半導体チップ11に
は第1の半導体チップ10からはみ出る突出部20を持
つ。第1の加熱ステージ21により主要部分のワイヤボ
ンドを行い、ついで第2の加熱ステージ25によって突
出部20に位置するボンディングパッド12aにワイヤ
ボンドを行う。
より、下のチップからはみ出た部分のパッドにも確実に
ワイヤボンドできるようにすること。 【解決手段】 アイランド13上に第1の半導体チップ
10を固着し、第1の半導体チップ10の上に第2の半
導体チップ11を固着する。第2の半導体チップ11に
は第1の半導体チップ10からはみ出る突出部20を持
つ。第1の加熱ステージ21により主要部分のワイヤボ
ンドを行い、ついで第2の加熱ステージ25によって突
出部20に位置するボンディングパッド12aにワイヤ
ボンドを行う。
Description
【0001】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせてモールドしつつ、チップサイズの組み
合わせの自由度を増大できる半導体装置の製造方法に関
する。
プを重ね合わせてモールドしつつ、チップサイズの組み
合わせの自由度を増大できる半導体装置の製造方法に関
する。
【0002】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図6(A)に示したような、半導体チップ
1の周囲を熱硬化性のエポキシ樹脂2で封止するトラン
スファーモールド技術である。半導体チップ1の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド3に半導体チップ1をダイボンドし、半導
体チップ1のボンディングパッドとリード4をワイヤ5
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
ているのが、図6(A)に示したような、半導体チップ
1の周囲を熱硬化性のエポキシ樹脂2で封止するトラン
スファーモールド技術である。半導体チップ1の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド3に半導体チップ1をダイボンドし、半導
体チップ1のボンディングパッドとリード4をワイヤ5
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
【0003】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた(例えば、特開昭55ー1111517号)、
1つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図6
(B)に示すように、アイランド3上に第1の半導体チ
ップ1aを固着し、第1の半導体チップ1aの上に第2
の半導体チップ1bを固着し、対応するボンディングパ
ッドとリード4とをボンディングワイヤ5a、5bで接
続し、樹脂2で封止したものである。
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた(例えば、特開昭55ー1111517号)、
1つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図6
(B)に示すように、アイランド3上に第1の半導体チ
ップ1aを固着し、第1の半導体チップ1aの上に第2
の半導体チップ1bを固着し、対応するボンディングパ
ッドとリード4とをボンディングワイヤ5a、5bで接
続し、樹脂2で封止したものである。
【0004】
【発明が解決しようとする課題】しかしながら、回路機
能の組み合わせによっては半導体チップの形状が都合の
良い組み合わせになるとは限らない場合が生じる欠点が
ある。都合良くする為だけにチップを新規設計すれば新
たなコストアップにつながる。図7は今回本願発明者が
収納しようとした、都合の悪い組み合わせを示してい
る。第1の半導体チップ1aが長方形の形状を具備し、
第2の半導体チップ1bは第1の半導体チップ1aの短
辺よりは長い辺のみで構成する長方形を成している。こ
のような組み合わせであると、第1の半導体チップ1a
のボンディングパッドを隠さないようにすることは可能
であっても、第2の半導体チップ1bの一部が第1の半
導体チップ1aよりどうしてもはみ出してしまう。この
はみ出た部分(突出部6)は、アイランド3又は第1の
半導体チップ1aの支持が無いので、突出部6上のボン
ディングパッドにワイヤボンドを打つと超音波エネルギ
ーを十分に伝達できずボールの接着強度が不十分になる
ほか、第2の半導体チップ1bが割れてしまう事すらあ
る。そこで、図7(B)に示すように、ワイヤボンド時
のステージ7に階段状の段差8を形成し、第1と第2の
半導体チップ1a、1bを同時に支えるようにすること
でワイヤボンドを行うことを思案した。
能の組み合わせによっては半導体チップの形状が都合の
良い組み合わせになるとは限らない場合が生じる欠点が
ある。都合良くする為だけにチップを新規設計すれば新
たなコストアップにつながる。図7は今回本願発明者が
収納しようとした、都合の悪い組み合わせを示してい
る。第1の半導体チップ1aが長方形の形状を具備し、
第2の半導体チップ1bは第1の半導体チップ1aの短
辺よりは長い辺のみで構成する長方形を成している。こ
のような組み合わせであると、第1の半導体チップ1a
のボンディングパッドを隠さないようにすることは可能
であっても、第2の半導体チップ1bの一部が第1の半
導体チップ1aよりどうしてもはみ出してしまう。この
はみ出た部分(突出部6)は、アイランド3又は第1の
半導体チップ1aの支持が無いので、突出部6上のボン
ディングパッドにワイヤボンドを打つと超音波エネルギ
ーを十分に伝達できずボールの接着強度が不十分になる
ほか、第2の半導体チップ1bが割れてしまう事すらあ
る。そこで、図7(B)に示すように、ワイヤボンド時
のステージ7に階段状の段差8を形成し、第1と第2の
半導体チップ1a、1bを同時に支えるようにすること
でワイヤボンドを行うことを思案した。
【0005】しかしながら、この方法でも、アイランド
3と第1の半導体チップ1aを固着する接着剤9aと、
第1の半導体チップ1aと第2の半導体チップ1bを固
着する接着剤9bとの膜厚が各々数μ程度ばらつき、更
には各半導体チップ1a、1bの板厚もばらつくので、
半導体チップ1a、1bを上方から抑えたときにどちら
かのチップが割れてしまう等、同時に支持することが困
難である欠点があった。
3と第1の半導体チップ1aを固着する接着剤9aと、
第1の半導体チップ1aと第2の半導体チップ1bを固
着する接着剤9bとの膜厚が各々数μ程度ばらつき、更
には各半導体チップ1a、1bの板厚もばらつくので、
半導体チップ1a、1bを上方から抑えたときにどちら
かのチップが割れてしまう等、同時に支持することが困
難である欠点があった。
【0006】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、第1の半導体チップを支持
し第2の半導体チップの突出部を支持しない第1のステ
ージを準備し、該第1のステージ上でワイヤボンドを行
う第1のワイヤボンド工程と、第2の半導体チップの突
出部を支持し第1の半導体チップを支持しない第2のス
テージを準備し、該第2のステージ上でワイヤボンドを
行う第2のワイヤボンド工程とを備えることにより、チ
ップ形状が特異な組み合わせであっても確実にワイヤボ
ンド工程を実施できる半導体装置の製造方法を提供する
ものである。
課題に鑑み成されたもので、第1の半導体チップを支持
し第2の半導体チップの突出部を支持しない第1のステ
ージを準備し、該第1のステージ上でワイヤボンドを行
う第1のワイヤボンド工程と、第2の半導体チップの突
出部を支持し第1の半導体チップを支持しない第2のス
テージを準備し、該第2のステージ上でワイヤボンドを
行う第2のワイヤボンド工程とを備えることにより、チ
ップ形状が特異な組み合わせであっても確実にワイヤボ
ンド工程を実施できる半導体装置の製造方法を提供する
ものである。
【0007】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。先ず、図3(A)
(B)は本発明の完成後の半導体装置を示す断面図、図
4は上面図、図5は裏面図である。尚、図3(A)は図
4のAA線断面図、同じく図3(B)は図4のBB線断
面図である。
面を参照しながら詳細に説明する。先ず、図3(A)
(B)は本発明の完成後の半導体装置を示す断面図、図
4は上面図、図5は裏面図である。尚、図3(A)は図
4のAA線断面図、同じく図3(B)は図4のBB線断
面図である。
【0008】図中、10、11は各々第1と第2の半導
体チップを示している。第1と第2の半導体チップ1
0、11のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第1と第2の半導
体チップ10、11のチップの周辺部分には外部接続用
のボンディングパッド12が形成されている。各ボンデ
ィングパッド12を被覆するようにシリコン窒化膜、シ
リコン酸化膜、ポリイミド系絶縁膜などのパッシベーシ
ョン皮膜が形成され、ボンディングパッド12の上部は
電気接続のために開口されている。
体チップを示している。第1と第2の半導体チップ1
0、11のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第1と第2の半導
体チップ10、11のチップの周辺部分には外部接続用
のボンディングパッド12が形成されている。各ボンデ
ィングパッド12を被覆するようにシリコン窒化膜、シ
リコン酸化膜、ポリイミド系絶縁膜などのパッシベーシ
ョン皮膜が形成され、ボンディングパッド12の上部は
電気接続のために開口されている。
【0009】第1の半導体チップ10はリードフレーム
のアイランド13上にAgペーストなどのエポキシ系導
電接着剤14によりダイボンドされ、更に第2の半導体
チップ11は第1の半導体チップ10の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤15により固
着されている。各半導体チップ10、11表面のボンデ
ィングパッド12の表面には、金線等のボンディングワ
イヤ16の一端がワイヤボンドされており、ボンディン
グワイヤ16の他端は外部導出用のリード端子17の先
端部17aにワイヤボンドされている。
のアイランド13上にAgペーストなどのエポキシ系導
電接着剤14によりダイボンドされ、更に第2の半導体
チップ11は第1の半導体チップ10の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤15により固
着されている。各半導体チップ10、11表面のボンデ
ィングパッド12の表面には、金線等のボンディングワ
イヤ16の一端がワイヤボンドされており、ボンディン
グワイヤ16の他端は外部導出用のリード端子17の先
端部17aにワイヤボンドされている。
【0010】第1と第2の半導体チップ10、11、リ
ード端子の先端部17a、およびボンディングワイヤ1
6を含む主要部は、周囲をエポキシ系の熱硬化樹脂18
でモールドされ、パッケージ化される。リード端子17
はパッケージ側壁の、樹脂18の厚みの約半分の位置か
ら外部に導出される。即ち、図3(A)を参照して、リ
ード17から上側の樹脂厚みt1と下側の樹脂厚みt2
とはほぼ同等の厚みである。そして、樹脂18の外部に
導出されたリード端子17は一端下方に曲げられ、再度
曲げられてZ字型にフォーミングされている。このフォ
ーミング形状は、リード端子17の裏面側固着部分17
bをプリント基板に形成した導電パターンに対向接着す
る、表面実装用途の為の形状である。
ード端子の先端部17a、およびボンディングワイヤ1
6を含む主要部は、周囲をエポキシ系の熱硬化樹脂18
でモールドされ、パッケージ化される。リード端子17
はパッケージ側壁の、樹脂18の厚みの約半分の位置か
ら外部に導出される。即ち、図3(A)を参照して、リ
ード17から上側の樹脂厚みt1と下側の樹脂厚みt2
とはほぼ同等の厚みである。そして、樹脂18の外部に
導出されたリード端子17は一端下方に曲げられ、再度
曲げられてZ字型にフォーミングされている。このフォ
ーミング形状は、リード端子17の裏面側固着部分17
bをプリント基板に形成した導電パターンに対向接着す
る、表面実装用途の為の形状である。
【0011】この半導体装置は、先ずリードフレームの
状態でアイランド13の4隅に設けた保持用タイバー1
9に段付け加工を施すことにより、アイランド13の高
さとリード端子先端部17aとの高さを異ならしめてお
き、アイランド13に第1と第2の半導体チップ10、
11をダイボンドし、ボンディングパッド12とリード
端子の先端部17aとをワイヤボンドし、次いでアイラ
ンド13の裏面が上下金型に設けたキャビティの表面に
接触するように、リードフレームの枠体とリード端子1
7を上下金型で挟み固定し、斯る状態で樹脂を注入、硬
化させることにより得ることができる。
状態でアイランド13の4隅に設けた保持用タイバー1
9に段付け加工を施すことにより、アイランド13の高
さとリード端子先端部17aとの高さを異ならしめてお
き、アイランド13に第1と第2の半導体チップ10、
11をダイボンドし、ボンディングパッド12とリード
端子の先端部17aとをワイヤボンドし、次いでアイラ
ンド13の裏面が上下金型に設けたキャビティの表面に
接触するように、リードフレームの枠体とリード端子1
7を上下金型で挟み固定し、斯る状態で樹脂を注入、硬
化させることにより得ることができる。
【0012】前記リードフレームは、板厚が150〜2
00μの銅系または鉄系の板状素材をエッチング又はパ
ンチング加工することによりアイランド13、リード端
子17等の各パーツを成形したもので、モールド工程後
に切断されるまでは各パーツはリードフレームの枠体に
保持されている。保持された状態でリード端子の先端部
17aと前記枠体とは高さが一致しており、アイランド
13だけが段付け加工されて高さが異なる。その為完成
後の装置ではアイランド13を保持するタイバー19は
樹脂18内部で上方に折り曲げられ、リード14の高さ
と一致する位置で再びほぼ水平に延在し、そして樹脂1
8表面に切断面が露出して終端する。
00μの銅系または鉄系の板状素材をエッチング又はパ
ンチング加工することによりアイランド13、リード端
子17等の各パーツを成形したもので、モールド工程後
に切断されるまでは各パーツはリードフレームの枠体に
保持されている。保持された状態でリード端子の先端部
17aと前記枠体とは高さが一致しており、アイランド
13だけが段付け加工されて高さが異なる。その為完成
後の装置ではアイランド13を保持するタイバー19は
樹脂18内部で上方に折り曲げられ、リード14の高さ
と一致する位置で再びほぼ水平に延在し、そして樹脂1
8表面に切断面が露出して終端する。
【0013】各半導体チップ10、11は、組立工程直
前にバックグラインド工程により裏面を研磨して250
〜300μの厚みにしている。リード端子17の板厚
(図3(A)の図示t3)は約130μである。板状材
料から同時に形成するのでアイランド13の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
前にバックグラインド工程により裏面を研磨して250
〜300μの厚みにしている。リード端子17の板厚
(図3(A)の図示t3)は約130μである。板状材
料から同時に形成するのでアイランド13の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
【0014】アイランド13は、第1の半導体チップ1
0より小さく、第1の半導体チップ10の中心部分だけ
を支持している。アイランド13を支持するダイバー1
9は、第2の半導体チップ11を迂回できるだけ水平方
向に延在し、上述したように樹脂18内部に向かって折
り曲げられる。アイランド13裏面は樹脂18の表面に
露出しており(図5の図示13a)、タイバー19の前
記迂回して延在する部分も裏面が露出されている(図5
の図示19a)。第1の半導体チップ10は、例えば長
辺×短辺が3.0mm×8.5mmの様な長方形の細長
い形状を具備し、第2の半導体チップ11は、例えば
5.6mm×6.5μの様な、ほぼ正方形に近い形状を
具備している。第2の半導体チップ11のどちらの辺も
第1の半導体チップ10の短辺よりは長いので、重ねる
と第1の半導体チップ10よりはみ出す突出部20を持
つ。第1と第2の半導体チップ10、11を逆にして重
ねるとボンディングパッド12の一部が隠れるので、こ
の順番以外で重ねることはできない。
0より小さく、第1の半導体チップ10の中心部分だけ
を支持している。アイランド13を支持するダイバー1
9は、第2の半導体チップ11を迂回できるだけ水平方
向に延在し、上述したように樹脂18内部に向かって折
り曲げられる。アイランド13裏面は樹脂18の表面に
露出しており(図5の図示13a)、タイバー19の前
記迂回して延在する部分も裏面が露出されている(図5
の図示19a)。第1の半導体チップ10は、例えば長
辺×短辺が3.0mm×8.5mmの様な長方形の細長
い形状を具備し、第2の半導体チップ11は、例えば
5.6mm×6.5μの様な、ほぼ正方形に近い形状を
具備している。第2の半導体チップ11のどちらの辺も
第1の半導体チップ10の短辺よりは長いので、重ねる
と第1の半導体チップ10よりはみ出す突出部20を持
つ。第1と第2の半導体チップ10、11を逆にして重
ねるとボンディングパッド12の一部が隠れるので、こ
の順番以外で重ねることはできない。
【0015】以下に、上述した半導体装置のワイヤボン
ド工程を詳細に説明する。図1は、第1のワイヤボンド
工程を説明するための(A)平面図、(B)CC線断面
図、(C)DD線断面図である。先ず、アイランド13
上に導電性の接着剤14を適宜量供給し、その上に第1
の半導体チップ10を設置し、ベーキングにより接着剤
14を固化して第1の半導体チップ10を固着し、次い
で第1の半導体チップ10の上に絶縁性の接着剤15を
適宜量供給し、その上に第2の半導体チップ11を設置
し、ベーキングにより接着剤15を固化して第2の半導
体チップ11を固定する。
ド工程を詳細に説明する。図1は、第1のワイヤボンド
工程を説明するための(A)平面図、(B)CC線断面
図、(C)DD線断面図である。先ず、アイランド13
上に導電性の接着剤14を適宜量供給し、その上に第1
の半導体チップ10を設置し、ベーキングにより接着剤
14を固化して第1の半導体チップ10を固着し、次い
で第1の半導体チップ10の上に絶縁性の接着剤15を
適宜量供給し、その上に第2の半導体チップ11を設置
し、ベーキングにより接着剤15を固化して第2の半導
体チップ11を固定する。
【0016】次いで、各チップ10、11を固着したリ
ードフレームを、第1の加熱ステージ21上に位置合わ
せして設置する。第1の加熱ステージ21には、リード
端子17を支持する部分22と第1の半導体チップ10
を支持する部分23とを具備する。アイランド13裏面
は支持せず凹部24に逃がしている。第2の半導体チッ
プ11を支持する部分もない。尚、リードフレームやシ
リコンチップの端部に発生するバリを回避するために、
第1の加熱ステージ21の各部22、23はリード端子
17や第1の半導体チップ10の端部より少しだけ後退
させている。
ードフレームを、第1の加熱ステージ21上に位置合わ
せして設置する。第1の加熱ステージ21には、リード
端子17を支持する部分22と第1の半導体チップ10
を支持する部分23とを具備する。アイランド13裏面
は支持せず凹部24に逃がしている。第2の半導体チッ
プ11を支持する部分もない。尚、リードフレームやシ
リコンチップの端部に発生するバリを回避するために、
第1の加熱ステージ21の各部22、23はリード端子
17や第1の半導体チップ10の端部より少しだけ後退
させている。
【0017】第1の半導体チップ10を支持する部分2
3は、アイランド13とタイバー19を避けて図1
(A)の斜線で示した領域で第1の半導体チップ10の
裏面に接触している。支持する部分23の上部には第1
の半導体チップ10のボンディングパッド12が位置し
ており、望ましくは第2の半導体チップ11のボンディ
ングパッド12もその一部が上部に位置する。
3は、アイランド13とタイバー19を避けて図1
(A)の斜線で示した領域で第1の半導体チップ10の
裏面に接触している。支持する部分23の上部には第1
の半導体チップ10のボンディングパッド12が位置し
ており、望ましくは第2の半導体チップ11のボンディ
ングパッド12もその一部が上部に位置する。
【0018】そして、加熱ステージ21の各部22、2
3を通して200℃以上に加熱すると共に、ボンディン
グパッド側に1stボンドを、リード端子17側に2n
dボンドを打つことで第1のワイヤボンディング工程を
行う。ボンディングワイヤ16を打つのは支持する部分
23上に位置するボンディングパッド12のみである。
第2の半導体チップ11の突出部20に位置し、第1の
加熱ステージ21で支持されていない部分のボンディン
グパッド12aにはワイヤを打たない。支持する部分2
3上に位置する第2の半導体チップ11のボンディング
パッド12が高さが異なる点は、ワイヤボンダーのキャ
ピラリツールの高さの設定を変更することで吸収でき
る。
3を通して200℃以上に加熱すると共に、ボンディン
グパッド側に1stボンドを、リード端子17側に2n
dボンドを打つことで第1のワイヤボンディング工程を
行う。ボンディングワイヤ16を打つのは支持する部分
23上に位置するボンディングパッド12のみである。
第2の半導体チップ11の突出部20に位置し、第1の
加熱ステージ21で支持されていない部分のボンディン
グパッド12aにはワイヤを打たない。支持する部分2
3上に位置する第2の半導体チップ11のボンディング
パッド12が高さが異なる点は、ワイヤボンダーのキャ
ピラリツールの高さの設定を変更することで吸収でき
る。
【0019】次いで、リードフレームを第2の加熱ステ
ージ25上に移動、設置し、第2のワイヤボンド工程を
行う。図2はそのときの状態を示す(A)平面図、
(B)EE線断面図、(C)FF線断面図である。第2
の加熱ステージ25には、リード端子17を支持する部
分26と第2の半導体チップ11を支持する部分27と
を具備する。アイランド13及び第1の半導体チップ1
0は支持せず凹部28によって逃がした構造になってい
る。また、支持する部分27はタイバー19をも避けた
構造になっている。支持する部分27と第2の半導体チ
ップ11とが接触する部分を図2(A)中に斜線部で示
している。少なくとも支持する部分27の上部に第2の
半導体チップ11の突出部20に形成されたボンディン
グパッド12aが位置するものとする。
ージ25上に移動、設置し、第2のワイヤボンド工程を
行う。図2はそのときの状態を示す(A)平面図、
(B)EE線断面図、(C)FF線断面図である。第2
の加熱ステージ25には、リード端子17を支持する部
分26と第2の半導体チップ11を支持する部分27と
を具備する。アイランド13及び第1の半導体チップ1
0は支持せず凹部28によって逃がした構造になってい
る。また、支持する部分27はタイバー19をも避けた
構造になっている。支持する部分27と第2の半導体チ
ップ11とが接触する部分を図2(A)中に斜線部で示
している。少なくとも支持する部分27の上部に第2の
半導体チップ11の突出部20に形成されたボンディン
グパッド12aが位置するものとする。
【0020】そして、加熱ステージ25の各部26,2
7を通して200℃以上に加熱しながら、残ったボンデ
ィングパッド12aに1stボンドを打ち、対応するリ
ード端子17側に2ndボンドを打つことにより、第2
のワイヤボンド工程を行う。支持する部分27上に位置
する部分にだけワイヤボンドするので、チップに無理な
機械的応力が加わることがない。尚、第1のワイヤボン
ド工程においてボンディングパッド12が支持する部分
23に半分だけ跨っているような場合は、第1と第2の
ワイヤボンド工程のどちらで処理してもかまわない。
7を通して200℃以上に加熱しながら、残ったボンデ
ィングパッド12aに1stボンドを打ち、対応するリ
ード端子17側に2ndボンドを打つことにより、第2
のワイヤボンド工程を行う。支持する部分27上に位置
する部分にだけワイヤボンドするので、チップに無理な
機械的応力が加わることがない。尚、第1のワイヤボン
ド工程においてボンディングパッド12が支持する部分
23に半分だけ跨っているような場合は、第1と第2の
ワイヤボンド工程のどちらで処理してもかまわない。
【0021】以上に説明したように、本発明では第1の
半導体チップ10上に位置するボンディングパッド12
と突出部20に位置するボンディングパッド12aとで
別設計の加熱ステージを用い、第1と第2のワイヤボン
ディング工程でワイヤボンドしているので、チップに無
理な機械適応力を加えることなくワイヤボンドできるも
のである。
半導体チップ10上に位置するボンディングパッド12
と突出部20に位置するボンディングパッド12aとで
別設計の加熱ステージを用い、第1と第2のワイヤボン
ディング工程でワイヤボンドしているので、チップに無
理な機械適応力を加えることなくワイヤボンドできるも
のである。
【0022】
【発明の効果】以上に説明した通り、本発明によれば、
1つのパッケージ内に複数の半導体チップ10、11を
積層する事により、電子機器の軽薄短小化の要求に沿っ
た高密度実装の製品を提供できる利点を有する。このと
き、大きさの関係ではみ出す突出部20を生じるような
関係のチップでも、第1と第2の加熱ステージ21、2
5を用いることで安全、確実にワイヤボンドできる利点
を有する。
1つのパッケージ内に複数の半導体チップ10、11を
積層する事により、電子機器の軽薄短小化の要求に沿っ
た高密度実装の製品を提供できる利点を有する。このと
き、大きさの関係ではみ出す突出部20を生じるような
関係のチップでも、第1と第2の加熱ステージ21、2
5を用いることで安全、確実にワイヤボンドできる利点
を有する。
【0023】そして、突出部20を生じるチップの組み
合わせを許可できるので、チップの組み合わせに幅がで
き、様々な製品群に展開できる利点を有する。
合わせを許可できるので、チップの組み合わせに幅がで
き、様々な製品群に展開できる利点を有する。
【図1】本発明の第1のワイヤボンド工程を説明するた
めの(A)平面図、(B)CC線断面図、(C)DD線
断面図である。
めの(A)平面図、(B)CC線断面図、(C)DD線
断面図である。
【図2】本発明の第2のワイヤボンド工程を説明するた
めの(A)平面図、(B)EE線断面図、(C)FF線
断面図である。本発明を説明するための断面図である。
めの(A)平面図、(B)EE線断面図、(C)FF線
断面図である。本発明を説明するための断面図である。
【図3】本発明を説明するための断面図である。
【図4】本発明を説明するための上面図である。
【図5】本発明を説明するための裏面図である。
【図6】従来例を説明するための断面図である。
【図7】従来例を説明するための(A)平面図、(B)
断面図である。
断面図である。
Claims (2)
- 【請求項1】 アイランドの上に前記アイランドより大
きさが大きい第1の半導体チップを固着する工程と、 前記第1の半導体チップの上に、前記第1の半導体チッ
プより大きさがはみ出す突出部を有する第2の半導体チ
ップを固着する工程と、 前記第1の半導体チップの、前記アイランドからはみ出
た部分を少なくとも支持する部分を有する第1のステー
ジ上に移動し、前記第1の半導体チップのボンディング
パッドをワイヤボンドにより外部リードと接続し、更に
前記第2の半導体チップのうち前記突出部分に位置する
ボンディングパッドを除いて、第2の半導体チップのボ
ンディングパッドをワイヤボンドにより前記外部リード
に接続する、第1のワイヤボンド工程と、 少なくとも前記第2の半導体チップの突出部分を支持す
る部分を有し、前記第1の半導体チップを支持しない第
2のステージ上に移動し、前記突出部分に位置する前記
第2の半導体チップのボンディングパッドをワイヤボン
ドにより外部接続リードと接続する第2のワイヤボンド
工程と、を具備することを特徴とする半導体装置の製造
方法。 - 【請求項2】 前記第2の半導体チップのボンディング
パッドが前記第1の半導体チップよりはみ出た部分に位
置することを特徴とする請求項1記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9104682A JPH10303233A (ja) | 1997-04-22 | 1997-04-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9104682A JPH10303233A (ja) | 1997-04-22 | 1997-04-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303233A true JPH10303233A (ja) | 1998-11-13 |
Family
ID=14387250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9104682A Pending JPH10303233A (ja) | 1997-04-22 | 1997-04-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244292A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法 |
| JP2007251202A (ja) * | 2007-05-24 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1997
- 1997-04-22 JP JP9104682A patent/JPH10303233A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244292A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法 |
| JP2007251202A (ja) * | 2007-05-24 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| KR101031394B1 (ko) | 광 센서 패키지 | |
| US20020121680A1 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JPH1167809A (ja) | 半導体装置 | |
| JPH10256470A (ja) | 半導体装置 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| CN100495689C (zh) | 包装光学传感器的方法和图像传感器装置 | |
| JP3670853B2 (ja) | 半導体装置 | |
| JPH10335368A (ja) | ワイヤボンディング構造及び半導体装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2000058742A (ja) | 半導体装置とその製造方法 | |
| JP3172472B2 (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JP3172471B2 (ja) | 半導体装置の製造方法 | |
| JP3172473B2 (ja) | 半導体装置 | |
| JP3545171B2 (ja) | 半導体装置 | |
| KR19990051002A (ko) | 적층형 패키지 및 그 제조방법 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP2000091355A (ja) | 半導体装置の製造方法 | |
| JPH1168034A (ja) | 半導体装置 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| JP2000091490A (ja) | 半導体装置 |