JPH10312181A - データの書込読出方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速データアクセスを行うことができるデー
タの書込読出方法を提供する。 【解決手段】 フレームメモリＭ０，Ｍ１の各々のバン
クβ０，β１への２次元的なデータ書き込みを、描画面
上の互いに隣接する水平方向のＡラインとＢラインにお
ける各々の書込単位であるデータＡ０，Ａ１，Ａ２，Ａ
３，…Ａ_n-1 ，Ａ _n ，…とデータＢ０，Ｂ１，Ｂ２，Ｂ
３，…，Ｂ_n-1 ，Ｂ_n ，…の各データＡ，Ｂについて互
いにフレームメモリは異なるがバンク番号が共通するよ
うに書き込むとともに、データＡ_n-1 とデータＡ_n 、及
びデータＢ_n-1 とデータＢ_n の各々の前後関係では、互
いに異なるフレームメモリの異なる番号のバンクに書き
込むことを繰り返すなかで、前回と同一のフレームメモ
リの異なる番号のバンクに書き込む手順が前記繰り返し
の回数αが４となるごとに挿入される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばグラフィッ
ク装置の描画データの書込読出に用いることができるデ
ータの書込読出方法に関する。

【０００２】

【従来の技術】グラフィックス装置には、描画データの
書込と読出の処理を行うためにフレームメモリが用いら
れている。そして、近年、描画データの高速処理を図る
方法として、メモリに対するアクセス時間を高速化する
方法や、バス幅を広げて一度にアクセスできるデータ量
を増やす方法が考えられている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
バス幅を広げてデータ量を増やす方法では、一度にアク
セスできるドット数が増えるため、小さな領域を塗りつ
ぶしたい場合に無駄なドットに対するアクセスが行われ
がちになるという不具合が生じ、却って描画性能を低下
させるおそれがある。また、フレームメモリは、一般に
ＤＲＡＭで構成されるが、このＤＲＡＭは、プリチャー
ジ期間が必要でありアクセス後に次のアクセスを直ちに
は行えず、データアクセスが高速化されないことから描
画性能を十分に向上させるには至っていない。

【０００４】また、特開昭５９−１４９３９１号公報に
は、高速フレーム・バッファ書込方式が開示されてい
る。この方法はベクトル発生器（ＤＤＡ：Ｄｉｇｉｔａ
ｌ Ｄｉｆｆｅｒｅｎｔｉａｌ Ａｎａｌｉｚｅｒ）で
求めたベクトル成分である点列をフレームバッファに書
き込む際に、一定の容量のＤＤＡバッファに、この点列
を記憶すると同時に、フレームバッファを、前記ＤＤＡ
バッファに対応した容量の大きさに分割して、一括して
ＤＤＡバッファの内容を書き込む方法である。しかしな
がら、この従来技術には、後に図１７，１８を用いて説
明する概念は開示されてはいない。

【０００５】本発明は、高速にデータアクセスを行うこ
とができるデータの書込読出方法を提供することを目的
とする。

【０００６】

【課題を解決するための手段】この発明のデータの書込
読出方法は、上記の課題を解決するため、フレームメモ
リを分割して用い、データ書込時は２次元的にデータア
クセスを行い、データ読出時は１次元的にデータアクセ
スを行うデータの書込読出方法であって、前記分割され
た個々のフレームメモリは二つのバンクをそれぞれ備
え、各フレームメモリのアクセスに際して一方のバンク
を用いたとき、次のアクセスで他方のバンクを用いるこ
とを特徴とする。

【０００７】上記の構成によれば、各フレームメモリに
おいて、一方のバンクにアクセスが行われるときには他
方のバンクに対してはアクセスが行われないので、各バ
ンクがＤＲＡＭから成る場合でも前記アクセスが行われ
ないときに当該バンクにおけるデータの書込読出のため
の準備（プリチャージ）がなされることになり、フレー
ムメモリに対する連続的なアクセスを時間を置かずに行
うことが可能となり、データアクセスが高速化される。

【０００８】前記フレームメモリは、例えば、二つに分
割されてフレームメモリＭ０，Ｍ１とされ、各フレーム
メモリＭ０，Ｍ１にそれぞれバンクβ０，β１が備えら
れ、書込読出データとして描画データが用いられる。

【０００９】前記フレームメモリＭ０，Ｍ１の各々のバ
ンクβ０，β１への２次元的なデータ書き込みを、描画
面上の互いに隣接する水平方向のＡラインとＢラインに
おける各々の書込単位であるデータＡ０，Ａ１，Ａ２，
Ａ３，…Ａ_n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ２，
Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…の各データＡ，Ｂについて
互いにフレームメモリは異なるがバンク番号が共通する
ように書き込むとともに、データＡ_n-1 とデータＡ_n 、
及びデータＢ_n-1 とデータＢ_n の各々の前後関係では、
互いに異なるフレームメモリの異なる番号のバンクに書
き込むことを繰り返すなかで、前回と同一のフレームメ
モリの異なる番号のバンクに書き込む手順が前記繰り返
しの回数αがα＝２^L （Ｌは自然数から選ばれる任意の
数値）となるごとに挿入されるようにしてもよい。

【００１０】例えば、前記α＝２（Ｌ＝１）とする場合
であれば、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ１（β０），Ｍ０（β０）」に データＡ３，Ｂ３を「Ｍ０（β１），Ｍ１（β１）」に データＡ４，Ｂ４を「Ｍ０（β０），Ｍ１（β０）」に データＡ５，Ｂ５を「Ｍ１（β１），Ｍ０（β１）」に データＡ６，Ｂ６を「Ｍ１（β０），Ｍ０（β０）」に データＡ７，Ｂ７を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。

【００１１】また、前記α＝４（Ｌ＝２）とする場合で
あれば、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ０（β０），Ｍ１（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に データＡ４，Ｂ４を「Ｍ１（β０），Ｍ０（β０）」に データＡ５，Ｂ５を「Ｍ０（β１），Ｍ１（β１）」に データＡ６，Ｂ６を「Ｍ１（β０），Ｍ０（β０）」に データＡ７，Ｂ７を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。

【００１２】また、前記α＝８とする場合であれば、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ０（β０），Ｍ１（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に データＡ４，Ｂ４を「Ｍ０（β０），Ｍ１（β０）」に データＡ５，Ｂ５を「Ｍ１（β１），Ｍ０（β１）」に データＡ６，Ｂ６を「Ｍ０（β０），Ｍ１（β０）」に データＡ７，Ｂ７を「Ｍ１（β１），Ｍ０（β１）」に データＡ８，Ｂ８を「Ｍ１（β０），Ｍ０（β０）」に データＡ９，Ｂ９を「Ｍ０（β１），Ｍ１（β１）」に データＡ10，Ｂ10を「Ｍ１（β０），Ｍ０（β０）」に データＡ11，Ｂ11を「Ｍ０（β１），Ｍ１（β１）」に データＡ12，Ｂ12を「Ｍ１（β０），Ｍ０（β０）」に データＡ13，Ｂ13を「Ｍ０（β１），Ｍ１（β１）」に データＡ14，Ｂ14を「Ｍ１（β０），Ｍ０（β０）」に データＡ15，Ｂ15を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。

【００１３】前記フレームメモリＭ０，Ｍ１の各々のバ
ンクβ０，β１への２次元的なデータ書き込みを、描画
面上の互いに隣接する水平方向のＡラインとＢラインに
おける各々の書込単位であるデータＡ０，Ａ１，Ａ２，
Ａ３，…Ａ_n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ２，
Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…について、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β０），Ｍ０（β０）」に データＡ２，Ｂ２を「Ｍ０（β１），Ｍ１（β１）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、データＡ，Ｂについて互いにフレームメモ
リは異なるがバンク番号が共通するように書き込むとと
もに、データＡ_n-1 とデータＡ_n 、及びデータＢ_n-1 と
データＢ_n の各々の前後関係では、互いにフレームメモ
リは異なるが同一番号のバンクに書き込むことを２回ず
つ行うことを繰り返すようにしてもよい。

【００１４】前記フレームメモリＭ０，Ｍ１の各々のバ
ンクβ０，β１への２次元的なデータ書き込みを、描画
面上の互いに隣接する水平方向のＡラインとＢラインに
おける各々の書込単位であるデータＡ０，Ａ１，Ａ２，
Ａ３，…Ａ_n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ２，
Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…について、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ０（β１），Ｍ１（β１）」に データＡ２，Ｂ２を「Ｍ１（β０），Ｍ０（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、データＡ，Ｂについて互いにフレームメモ
リは異なるがバンク番号が共通するように書き込むとと
もに、データＡ_n-1 とデータＡ_n 、及びデータＢ_n-1 と
データＢ_n の各々の前後関係では、互いにバンク番号は
異なるが同一のフレームメモリに書き込むことを２回ず
つ行うことを繰り返すようにしてもよい。

【００１５】

【発明の実施の形態】

（実施の形態１）以下、この発明の実施の形態を図１乃
至図１６に基づいて説明するが、この説明に先立って、
図１７及び図１８を用い、この発明の前提となる考え方
を説明することとする。

【００１６】グラフィックス装置では、多角形のデータ
（以下、これをポリゴンデータという）をフレームメモ
リに書き込むことが多いという特徴がある。そこで、フ
レームメモリを“ｍドット×ｎドット”の２次元領域に
分割し、２次元的にデータアクセスを行い、１次元的に
データアクセスを行う場合の無駄なドットに対するアク
セスを低減することを考えた。具体的には、図１８に示
すように、ポリゴンデータの書込時には、例えば４×２
ドット（図の４×１ドットの単位枠を縦方向に二つ分）
のごとく２次元的にデータアクセスを行い、ポリゴンデ
ータの読出時には８×１ドット（図の４×１ドットの単
位枠を横方向に二つ分）のごとく１次元的にデータアク
セスを行う。この方法であれば、６個の領域（図１８の
〜）に対してアクセスを行えば良く、書き込みを１
次元的に行う場合（この場合は１２個の領域に対するア
クセスが必要）に比べ、アクセス数が低減されることに
なる。

【００１７】図１７（ａ）は、描画面上のドット配置に
対応させてデータ配置を示した説明図であり、同図
（ｂ）及び同図（ｃ）は、二つのフレームメモリＭ０，
Ｍ１の各々の格納データ内容を示した説明図である。こ
れらの図において、一つの枠を構成するデータ（Ａ０，
Ａ１，Ｂ０等）は、それぞれ４×１ドット分のデータで
あり、ＡはＡ行目のデータであることを、ＢはＢ行目の
データであることをそれぞれ示している。そして、１ド
ットを８ビットデータで構成すると、データＡ０等は３
２ビットデータとなる。また、バス幅（一度にアクセス
できるデータ量）は６４ビットとしてある。

【００１８】データの書込時には、まずデータＡ０とデ
ータＢ０に対する４×２ドットの２次元的データアクセ
スが行われ、フレームメモリＭ０にはデータＡ０が、フ
レームメモリＭ１にはデータＢ０がそれぞれ書き込まれ
る。次に、データＡ１とデータＢ１に対する４×２ドッ
トの２次元的データアクセスが行われ、フレームメモリ
Ｍ０にはデータＢ１が、フレームメモリＭ１にはデータ
Ａ１がそれぞれ書き込まれる。以後、同様のアクセスが
行われ、フレームメモリＭ０には図１７（ｂ）のごとく
データが書き込まれ、フレームメモリＭ１には同図
（ｃ）のごとくデータが書き込まれる。

【００１９】一方、データの読出時には、フレームメモ
リＭ０，Ｍ１に対する１次元的データアクセスが行わ
れ、データＡ０，Ａ１についての８×１ドット分のデー
タ、データＡ２，Ａ３についての８×１ドットのデー
タ、のごとく順にデータアクセスが行われる。なお、Ｂ
行目のデータにおいては、データＢ０はフレームメモリ
Ｍ１に、データＢ１はフレームメモリＭ０に格納されて
いるので、これらデータＢ０，Ｂ１は図示しないシフト
レジスタに格納され、所定の順序で読み出されることに
なる。

【００２０】以上の説明でこの発明の前提となる考え
方、手法を示したが、かかる手法では、フレームメモリ
としてＤＲＡＭを用いる場合のプリチャージ期間に起因
するデータ処理速度の低下を解消しきれない。

【００２１】そこで、フレームメモリとしてＤＲＡＭを
用いたとしてもデータ処理速度を高速化できる本発明の
データの書込読出方法を案出した。以下、この発明のデ
ータの書込読出方法を説明していく。

【００２２】図１は、本発明のデータの書込読出方法が
用いられる３次元グラフィックス装置の概略構成を示し
たブロック図である。この３次元グラフィックス装置
は、幾何変換部１と描画部２と表示部３とから構成され
る。

【００２３】幾何変換部１は、一つの３次元ポリゴンデ
ータを最小単位として、モデリング変換、視野変換、及
び透視変換と呼ばれる計算処理を行うようになってい
る。

【００２４】描画部２は、幾何変換部１にて生成された
ポリゴンの平面座標値に従ってピクセルデータ（ＲＧＢ
データの場合もあり、Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ方式
のＬＵＴアドレスの場合もある）を求め、このピクセル
データをフレームメモリ１５に書き込むとともに、表示
期間においてはフレームメモリ１５から表示部３の走査
に従ってデータを読み出して表示部３に転送するように
なっている。

【００２５】表示部３は、描画部２から転送されたデー
タを図示しないＣＲＴ上に表示するようになっている。

【００２６】図２は、前記描画部２の具体的構成例を示
したブロック図である。この描画部２において、本発明
のデータの書込読出方法が実施される。垂直ＤＤＡ（Ｄ
ｉｇｉｔａｌ Ｄｉｆｆｅｒｅｎｔｉａｌ Ａｎａｌｉ
ｚｅｒ）４は、前記の幾何変換部１からのデータを入力
し、このデータから各垂直ラインの左右両端点のデータ
を求め、このデータを二つの水平ＤＤＡ５，６に転送す
る。上記の左右両端点のデータは、例えば、図１４に示
したポリゴンにおける縁部分の各ピクセルの位置情報を
示すことになる。水平ＤＤＡ５，６は、左右両端点のデ
ータに基づき、両端点間のスクリーン上のピクセルデー
タを求め、そのデータをバッファ７，８に書き込む。

【００２７】ここで、一つのドット（ピクセル）データ
は８ビットで構成され、４×１ドット単位（図１４の４
×１ドットの単位枠参照）で処理がなされるようにして
ある。従って、前記のバッファ７，８は、それぞれ図３
に示すように、４×１ドット分のデータを保持するよう
に構成され、当該バッファ７，８のデータ出力バス幅は
それぞれ３２ビットとされている。なお、前記二つの水
平ＤＤＡ５，６（二つのバッファ７，８）を備えるの
は、この実施の形態では、２次元的な描画ライトを２ラ
イン単位で行うようにしているからである。

【００２８】バッファ７，８は、ＭＵＸ（マルチプレク
サ）９及びＦＭバスコントロール１２を介してフレーム
メモリ１５に接続されている。バッファ７，８にデータ
が満たされると（即ち、４×２ドット分のデータが格納
されると）、当該データはＭＵＸ９を通してＦＭバスコ
ントロール１２に送られる。ＭＵＸは、４×２のドット
分のデータのスクリーン上のＸ座標アドレスによって制
御され、二組の３２ビットバスを入れ換えて４×２ドッ
ト分のデータをＦＭ（フレームメモリ）バスコントロー
ル１２に出力するようになっている。

【００２９】ＦＭバスコントロール１２は、描画ライト
時においては、図４（ａ）に示すように、４×２ドット
分のデータ（４ドット×２ライン分のデータ）単位でフ
レームメモリ１５にアクセスしてデータ書き込みを行う
ようになっている。一方、表示リード時においては、同
図（ｂ）に示すように、８×１ドット分のデータ（８ド
ット×１ライン分のデータ）単位でフレームメモリ１５
にアクセスしてデータ読み出しを行うようになってい
る。

【００３０】フレームメモリ１５は、二つのフレームメ
モリＭ０，Ｍ１（以下、フレームメモリＭ０，Ｍ１のど
ちらかを特定せずに示すときには符号Ｍのみを付す）を
備えて成り、各フレームメモリＭは３２ビット幅で処理
を行う。そして、この実施の形態では、フレームメモリ
ＭはシンクロナスＤＲＡＭにて構成される。

【００３１】シンクロナスＤＲＡＭは、二つのバンクβ
０，β１（以下、バンクβ０，β１のどちらかを特定せ
ずに示すときには符号βのみを付す）を備え、これら二
つのバンクβ０，β１を交互にアクセスすることで高速
アクセスを可能にするものである。このシンクロナスＤ
ＲＡＭの説明を図５及び図６を用いて行う。図５は、シ
ンクロナスＤＲＡＭの一例を概念的に示した説明図であ
り、図６（ａ）はCASLatency=3 ，Burst length=4とし
た場合のバーストリード時のタイミングを、同図（ｂ）
はバーストライト時のタイミングをそれぞれ示してい
る。

【００３２】図６（ａ）において、始めにＡｃｔｉｖｅ
０でバンクβ０のＲｏｗアドレスをアクティブにし、Ｃ
ｏｌｕｍｎアドレスをリードコマンドで設定すると、３
サイクル後にデータが出力される。次に、バンクβ０を
アクティブにできるのは、最後のデータ出力から２サイ
クル後のＡｃｔｉｖｅ０でしか行えず、次のデータアク
セスは遅れることになる。しかし、バンクβ０のリード
後にバンクβ１のデータをアクセスするのであれば、図
６中の斜線部のコマンドでバンクβ１をアクティブにで
きるので、バンクβ０のリードサイクルのすぐ後からデ
ータアクセスを行うことができ、高速アクセスが可能と
なる。図６（ｂ）のバーストライト時においても同様
に、バンクβ０とバンクβ１を交互に用いることにより
高速アクセスが可能となる。

【００３３】ＭＵＸ（マルチプレクサ）１０は、前記の
ＦＭバスコントロール１２に接続されており、フレーム
メモリ１５から読み出された３２ビット×２データのう
ちから必要とされる３２ビットデータを選択してシフト
レジスタ１１に出力する。

【００３４】図７は、ＭＵＸ１０とシフトレジスタ１１
の接続構成関係の一例を示したブロック図である。ＭＵ
Ｘ１０は、８個のＭＵＸ部１０ａ〜１０ｈから成り、シ
フトレジスタ１１も、８個のシフトレジスタ部１１ａ〜
１１ｈから成る。そして、ＭＵＸ部１０ａはシフトレジ
スタ部１１ａに、ＭＵＸ部１０ｂはシフトレジスタ部１
１ｂに、という具合に接続されている。各シフトレジス
タ部１１ａ〜１１ｈは、４×１ドット分のデータ（３２
ビットデータ）を保持するが、この保持のタイミング
は、シフトレジスタ部１１ａ〜１１ｈに与えられる制御
信号により設定される。また、ＭＵＸ部１０ａ〜１０ｈ
における選択もこれらに与えられる制御信号により行わ
れる。

【００３５】次に、描画ライトの態様を図８を用いて説
明する。同図（ａ）は描画面上のドット配置に対応させ
てデータ配置を示した説明図であり、同図（ｂ）は、フ
レームメモリＭ０の各々のバンクβ０，β１の格納デー
タ内容を示した説明図であり、同図（ｃ）は、フレーム
メモリＭ１の各々のバンクβ０，β１の格納データ内容
を示した説明図である。

【００３６】これらの図において、一つの単位枠を構成
するデータ（Ａ０，Ａ１，Ｂ０等）は、それぞれ４×１
ドット分のデータであり、ＡはＡ行目のデータであるこ
とを、ＢはＢ行目のデータであることを、ＣはＣ行目の
データであることを、ＤはＤ行目のデータであることを
それぞれ示している。そして、１ドットを８ビットデー
タで構成すると、データＡ０等は３２ビットデータとな
る。また、バス幅（一度にアクセスできるデータ量）は
６４ビットとしている。

【００３７】データの書込時には、まずデータＡ０とデ
ータＢ０に対する４×２ドット分の２次元的なデータア
クセスが行われ、フレームメモリＭ０のバンクβ０には
データＡ０が、フレームメモリＭ１のバンクβ０にはデ
ータＢ０がそれぞれ書き込まれる。次に、データＡ１と
データＢ１に対する４×２ドットの２次元的データアク
セスが行われ、フレームメモリＭ１のバンクβ１にはデ
ータＡ１が、フレームメモリＭ０のバンクβ１にはデー
タＢ１がそれぞれ書き込まれる。以後、同様のアクセス
が行われ、フレームメモリＭ０には同図（ｂ）のごとく
データが書き込まれ、フレームメモリＭ１には同図
（ｃ）のごとくデータが書き込まれる。

【００３８】なお、２つのフレームメモリＭ０，Ｍ１の
各々のバンクβ０，β１への書き込みの態様を簡潔に示
せば、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ０（β０），Ｍ１（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に データＡ４，Ｂ４を「Ｍ１（β０），Ｍ０（β０）」に データＡ５，Ｂ５を「Ｍ０（β１），Ｍ１（β１）」に データＡ６，Ｂ６を「Ｍ１（β０），Ｍ０（β０）」に データＡ７，Ｂ７を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。即ち、データＡ，Ｂについて互いにフ
レームメモリは異なるがバンク番号が共通するように書
き込むとともに、データＡ_n-1 とデータＡ_n 、及びデー
タＢ_n-1 とデータＢ_n の各々の前後関係では、互いに異
なるフレームメモリの異なる番号のバンクに書き込むも
のであり、更にこのような書き込みを繰り返すなかで、
前回と同一のフレームメモリの異なる番号のバンクに書
き込む手順が前記繰り返しの回数αがα＝４となるごと
に挿入される。

【００３９】一方、データの読出時には、フレームメモ
リＭ０，Ｍ１の各バンクβ０において、まずデータＡ
０，Ａ４についての８×１ドットの１次元的なデータア
クセスが行われ、次に、フレームメモリＭ０，Ｍ１の各
バンクβ１において、データＡ５，Ａ１についての８×
１ドットの１次元的データアクセスが行われる。以後デ
ータＡ７まで同様のアクセスが行われる。なお、バンク
β０を続けて２回用い、その後にバンクβ１を続けて２
回用いるというように、各バンクを２回ずつ用いた交互
使用を行うようにしてもよいものである（図９（ａ）参
照）。

【００４０】ここで、データＡ０，Ａ４の読み出しが行
われるとき、シフトレジスタ部１１ａ，１１ｅがデータ
書込状態となり、これらに接続されているＭＵＸ部１０
ａ，１０ｅにおいて、ＭＵＸ部１０ａがデータＡ０を、
ＭＵＸ部１０ｅがデータＡ４をそれぞれ選択するように
切り換えがなされる。また、次にデータＡ５，Ａ１の読
み出しが行われるとき、シフトレジスタ部１１ｆ，１１
ｂがデータ書込状態となり、これらに接続されているＭ
ＵＸ部１０ｆ，１０ｂにおいて、ＭＵＸ部１０ｆがデー
タＡ５を、ＭＵＸ部１０ｂがデータＡ１をそれぞれ選択
するように切り換えがなされる。他のデータについても
同様である。これにより、データＡ０〜Ａ７はシフトレ
ジスタ部１１ａ〜１１ｈに順に格納される。従って、シ
フトレジスタからはデータＡ０〜Ａ７がこの順序で出力
される。

【００４１】次に、各フレームメモリＭについてのバン
クβ０，β１のリード時およびライト時のタイミングの
一例について説明する。図９は、１ドットを８ビットで
構成したとき（８ｂｉｔカラー）の各フレームメモリＭ
についてのバンクβのリード時およびライト時のタイミ
ングの一例を示したタイミングチャートであり、フレー
ムメモリＭ０，Ｍ１は、共に当該図９のごとく動作す
る。また、この図９では、CAS Latency=3 ，Burst leng
th１とした場合を示している。

【００４２】描画ライト時は、図９（ｂ）に示している
ように、バンクβ０のラスアドレス（Ｒ０）を設定した
２クロック後にバンクβ０のカラムアドレス（Ｃ０ｗ）
が設定され、このタイミングでデータ（Ｐｗ）が書き込
まれる。そして、上記カラムアドレス（Ｃ０ｗ）の次の
クロックでバンクβ１のラスアドレス（Ｒ１）が設定さ
れ、以後同様にカラムアドレスが設定されてデータが書
き込まれていく。なお、この図において、各データ（Ｐ
ｗ）下に表記しているＡ０／Ｂ０，Ｂ１／Ａ１等は、図
８に対応させたときの書込データ内容を表しており、例
えば上記のＡ０／Ｂ０は、フレームメモリＭ０のバンク
β０へデータＡ０が、フレームメモリＭ１のバンクβ０
へデータＢ０が、それぞれ書き込まれることを意味す
る。

【００４３】表示リード時においては、図９（ａ）に示
しているように、バンクβ０のラスアドレス（Ｒ０）を
設定した２クロック後にバンクβ１のラスアドレス（Ｒ
１）を設定する。そして、前記ラスアドレス（Ｒ０），
（Ｒ１）に対してそれぞれ２回のカラムアドレス（Ｃ０
ｒ，Ｃ０ｒ），（Ｃ１ｒ，Ｃ１ｒ）を繰り返し設定す
る。カラムアドレスが設定されてからその３クロック後
にデータ（Ｐｒ）…が読み出されるが、前述のごとくカ
ラムアドレスが設定されることにより、一つのフレーム
メモリＭにつき１６回のデータリードが連続して行われ
る。なお、この図において、各データ（Ｐｒ）下に表記
しているＡ０／Ａ４，Ａ２／Ｂ６等は、図８に対応させ
たときの読出データ内容を表しており、例えば上記のＡ
０／Ａ４は、フレームメモリＭ０のバンクβ０からデー
タＡ０が、フレームメモリＭ１のバンクβ０からデータ
Ａ４が、それぞれ読み出されることを意味する。

【００４４】ここで、図９（ａ）に示したデータ読出に
対応させるため、図２に示したシフトレジスタ１１は、
１２８ドット×８ビットの容量のバッファを２つ用いて
構成される。そして、１６回のデータリードで得られる
１２８ドット×８ビットのデータを一方のバッファに蓄
え、この一方のバッファから表示部３へデータをシフト
出力している間に、フレームメモリＭ０，Ｍ１へのデー
タ書込を行い、このフレームメモリＭ０，Ｍ１に対する
次の１６回のデータリードで得られる１２８×８ビット
のデータを他方のバッファに蓄える処理が順次行われ
る。

【００４５】なお、図９（ａ）では、１６回のデータア
クセスを行っているが、４回のアクセスで連続すべきデ
ータＡ０〜Ａ７までが読み出せるので、ＭＵＸ１０及び
シフトレジスタ１１は基本的には図６に対応した構成と
すればよい。図９（ａ）のごとく１６回のデータアクセ
スを行っているのは、１ドットを８ビットカラーとした
ときだけでなく、１ドットを１６ビットカラーとした
り、２４ビットカラーとするような場合にも対応できる
ようにするため、及び、連続読出期間をある程度長く確
保してプリチャージ期間を省くようにしたためである。

【００４６】図１０は、１ドットを１６ビットカラーと
した場合の描画ライト時および表示リード時のタイミン
グを示したタイミングチャートである。この場合、図９
と異なるのは、シフトレジスタ１１が、６４ドット×１
６ビットの容量のバッファを２つ用いて構成される点、
及び描画ライト時の４×２ドットの２次元的データアク
セス及び表示リード時の８×１ドットの１次元的データ
アクセスを共に２回のアクセスで行うようにする点であ
る。例えば、表示リード時の２回のアクセスのうち第１
回目のアクセスは図９（ａ）と同様に行われ（即ち、各
ドットの１６ビットデータのうちの８ビットデータが得
られ）、第２回目のアクセスは図１０（ａ）に示すよう
に、各データ（Ｐｒ）下に表記しているＡ０′／Ａ
４′，Ａ２′／Ｂ６′等のごとく行われ、各ドットの残
りの８ビットデータが得られることになる。なお、デー
タＡ０′やデータＢ０′は、各フレームメモリＭ０，Ｍ
１においては、図８（ｂ）（ｃ）の点線で示しているよ
うに格納される。また、同様に２４ビットカラーとした
いときには、３回のアクセスを行えばよい。

【００４７】更に、この実施の形態においては、図９
（ｂ）に示したように、描画ライトのタイミングではラ
イトしか行っていないが、この描画ライトを３次元グラ
フィックス処理のＺバッファ法やアルファブレンディン
グのためのリードモディファイライト（一旦フレームメ
モリにあるデータをリードし内部的処理して直ちにライ
トする処理）とすることも可能である。Ｚバッファ法に
おけるリードモディファイライトを、図９（ｂ）を参照
して簡単に説明する。この図のクロック１においてＲ０
を設定し、クロック３においてＣ０ｒ（リード）を設定
する。すると、クロック６においてデータＺｒがリード
される。そして、クロック８においてＣ０ｗ（ライト）
を設定すると、このタイミングでデータＺｗがライトさ
れることになる。

【００４８】なお、先に、４回のアクセスで連続すべき
データＡ０〜Ａ７までが読み出せると説明したが、読み
出しのアドレスを工夫することにより、１回のアクセス
で連続すべきデータＡ０，Ａ１、或いはＡ２，Ａ３、或
いはＡ４，Ａ５、…を読み出すことも可能である。即
ち、フレームメモリＭ０とフレームメモリＭ１のバンク
を互いに違えて用いるとともに、同一のバンクに対する
アクセスを２回ずつ続けて行うようにすればよい。例え
ば、データＡ０，Ａ１、データＡ２，Ａ３についてであ
れば、フレームメモリＭ０に対してはバンクβ０にアク
セスし、フレームメモリＭ１に対してはバンクβ１にア
クセスすることを２回続けれるようにすればよい。具体
的な読出アドレスを示せば、図１２に示すようになる。

【００４９】また、２次元的なデータアクセスを２ライ
ンとした場合を例に説明したが、これに限らず３ライン
以上としてもよいものである。例えば、４ラインとする
場合であれば、図２において、水平ＤＤＡ、４×１ピク
セルバッファ、及びフレームメモリをそれぞれ４つずつ
備える。そして、ピクセルデータの書き込み処理は、図
１１のごとく行えばよい。同図（ａ）は、画面上のドッ
ト配置に対応させてデータ配置を示した説明図であり、
同図（ｂ）は、４つのフレームメモリＭ０，Ｍ１，Ｍ
２，Ｍ３の各々のバンクβ０，β１の格納データ内容を
示した説明図である。

【００５０】例えば、データＡ０，Ｂ０，Ｃ０，Ｄ０、
データＡ１，Ｂ１，Ｃ１，Ｄ１、データＡ２，Ｂ２，Ｃ
２，Ｄ２、データＡ３，Ｂ３，Ｃ３，Ｄ３、…の２次元
書き込みは、 「Ｍ０（β０），Ｍ１（β０），Ｍ２（β０），Ｍ３
（β０）」 「Ｍ１（β１），Ｍ２（β１），Ｍ３（β１），Ｍ０
（β１）」 「Ｍ２（β０），Ｍ３（β０），Ｍ０（β０），Ｍ１
（β０）」 「Ｍ３（β１），Ｍ０（β１），Ｍ１（β１），Ｍ２
（β１）」 …のごとく行われることになる。

【００５１】以上説明した例では、データＡ０，Ａ１，
Ａ２，Ａ３，…Ａ_n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，
Ｂ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…の各データＡ，Ｂに
ついて互いにフレームメモリは異なるがバンク番号が共
通するように書き込むとともに、データＡ_n-1 とデータ
Ａ_n 、及びデータＢ_n-1 とデータＢ_n の各々の前後関係
では、互いに異なるフレームメモリの異なる番号のバン
クに書き込むことを繰り返すなかで、前回と同一のフレ
ームメモリの異なる番号のバンクに書き込む手順を前記
繰り返しの回数αが４となるごとに挿入したが、繰り返
し回数αが４である場合に限らず、α＝２^L （Ｌは自然
数から選ばれる任意の数値）の条件を満たせばよい。

【００５２】α＝２（Ｌ＝１）の場合であれば、データ
Ａ０，Ｂ０、データＡ１，Ｂ１、データＡ２，Ｂ２、デ
ータＡ３，Ｂ３、…の２次元書き込みは、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ１（β０），Ｍ０（β０）」に データＡ３，Ｂ３を「Ｍ０（β１），Ｍ１（β１）」に データＡ４，Ｂ４を「Ｍ０（β０），Ｍ１（β０）」に データＡ５，Ｂ５を「Ｍ１（β１），Ｍ０（β１）」に データＡ６，Ｂ６を「Ｍ１（β０），Ｍ０（β０）」に データＡ７，Ｂ７を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。図１３は、α＝２とした場合のフレー
ムメモリＭ０，Ｍ１の各バンクの書込データ内容を示し
ている。また、図１４（ａ）はα＝２とした場合のリー
ドタイミングを示し、同図（ｂ）はライトタイミングを
示している。タイミング自体は、図９の場合と異なると
ころはない。

【００５３】α＝８（Ｌ＝３）の場合であれば、データ
Ａ０，Ｂ０、データＡ１，Ｂ１、データＡ２，Ｂ２、デ
ータＡ３，Ｂ３、…の２次元書き込みは、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β１），Ｍ０（β１）」に データＡ２，Ｂ２を「Ｍ０（β０），Ｍ１（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に データＡ４，Ｂ４を「Ｍ０（β０），Ｍ１（β０）」に データＡ５，Ｂ５を「Ｍ１（β１），Ｍ０（β１）」に データＡ６，Ｂ６を「Ｍ０（β０），Ｍ１（β０）」に データＡ７，Ｂ７を「Ｍ１（β１），Ｍ０（β１）」に データＡ８，Ｂ８を「Ｍ１（β０），Ｍ０（β０）」に データＡ９，Ｂ９を「Ｍ０（β１），Ｍ１（β１）」に データＡ10，Ｂ10を「Ｍ１（β０），Ｍ０（β０）」に データＡ11，Ｂ11を「Ｍ０（β１），Ｍ１（β１）」に データＡ12，Ｂ12を「Ｍ１（β０），Ｍ０（β０）」に データＡ13，Ｂ13を「Ｍ０（β１），Ｍ１（β１）」に データＡ14，Ｂ14を「Ｍ１（β０），Ｍ０（β０）」に データＡ15，Ｂ15を「Ｍ０（β１），Ｍ１（β１）」に …のごとくなる。図１５は、α＝８とした場合のフレー
ムメモリＭ０，Ｍ１の各バンクの書込データ内容を示し
ている。また、図１６（ａ）はα＝８とした場合のリー
ドタイミングを示し、同図（ｂ）はライトタイミングを
示している。タイミング自体は、図９の場合と異なると
ころはない。

【００５４】なお、上記の図９、図１４、及び図１６で
は、バンクβ０のラスアドレス（Ｒ０）を設定した２ク
ロック後にバンクβ１のラスアドレス（Ｒ１）を設定
し、同一バンクから２度続けて表示リードを行っている
が、バンクβ０のラスアドレス（Ｒ０）を設定して直ち
にバンクβ１のラスアドレス（Ｒ１）を設定し得る場合
には、バンクβ０とバンクβ１を交互にリードすること
もできる。また、αの大小は、リードデータを一時的に
保持するバッファの大きさに影響を与えるものであり、
αが小さい方がバッファ量を小さくすることができる。

【００５５】（実施の形態２）次に、この発明の他の実
施の形態を図１９を用いて説明する。図１９（ａ）は、
画面上のドット配置に対応させてデータ配置を示した説
明図であり、図１９（ｂ）は、２つのフレームメモリＭ
０，Ｍ１の各々のバンクβ０，β１の格納データ内容を
示した説明図である。

【００５６】この実施の形態では、フレームメモリＭ
０，Ｍ１の各々のバンクβ０，β１への２次元的なデー
タ書き込みを、描画面上の互いに隣接する水平方向のＡ
ラインとＢラインにおける各々の書込単位であるデータ
Ａ０，Ａ１，Ａ２，Ａ３，…Ａ _n-1 ，Ａ_n ，…とデータ
Ｂ０，Ｂ１，Ｂ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…につい
て、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β０），Ｍ０（β０）」に データＡ２，Ｂ２を「Ｍ０（β１），Ｍ１（β１）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、データＡ，Ｂについて互いにフレームメモ
リは異なるがバンク番号が共通するように書き込むとと
もに、データＡ_n-1 とデータＡ_n 、及びデータＢ_n-1 と
データＢ_n の各々の前後関係では、互いにフレームメモ
リは異なるが同一番号のバンクに書き込むことを２回ず
つ行うことを繰り返す。

【００５７】ここで、各フレームメモリＭに着目する
と、β０→β０→β１→β１のごとくなるから、バンク
に対する一つ置きの交互使用にはならない。即ち、バン
クに対して二つ置きの交互使用となってしまう。

【００５８】しかしながら、データ読み出しを、 「Ｍ０（β０），Ｍ１（β０）」 「Ｍ０（β１），Ｍ１（β１）」 「Ｍ０（β０），Ｍ１（β０）」 「Ｍ０（β１），Ｍ１（β１）」 …のごとく行えば、（Ａ０／Ａ１）、（Ａ２／Ａ３）、
…のごとく、データを連続させて読み出すことができる
という利点がある。即ち、前述の実施の形態１であれ
ば、先にも述べたが、読み出しデータの連続性を確保し
ようとすると、各フレームメモリＭ０，Ｍ１において互
いにバンクを違えて用いるとともに同一のバンクに対す
るアクセスを２回ずつ続けて行うといった工夫が必要で
ある。これに対し、この実施の形態であれば、かかる工
夫なしに読み出しデータの連続性を確保することができ
るという利点がある。

【００５９】（実施の形態３）次に、この発明の他の実
施の形態について図２０および図２１を用いて説明す
る。図２０（ａ）は、画面上のドット配置に対応させて
データ配置を示した説明図であり、図２０（ｂ）は、２
つのフレームメモリＭ０，Ｍ１の各々のバンクβ０，β
１の格納データ内容を示した説明図である。

【００６０】この実施の形態では、フレームメモリＭ
０，Ｍ１の各々のバンクβ０，β１への２次元的なデー
タ書き込みを、描画面上の互いに隣接する水平方向のＡ
ラインとＢラインにおける各々の書込単位であるデータ
Ａ０，Ａ１，Ａ２，Ａ３，…Ａ _n-1 ，Ａ_n ，…とデータ
Ｂ０，Ｂ１，Ｂ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…につい
て、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ０（β１），Ｍ１（β１）」に データＡ２，Ｂ２を「Ｍ１（β０），Ｍ０（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、データＡ，Ｂについて互いにフレームメモ
リは異なるがバンク番号が共通するように書き込むとと
もに、データＡ_n-1 とデータＡ_n 、及びデータＢ_n-1 と
データＢ_n の各々の前後関係では、互いにバンク番号は
異なるが同一のフレームメモリに書き込むことを２回ず
つ行うことを繰り返す。

【００６１】この実施の形態では、連続すべきデータが
同一フレームメモリに属することになるため、読み出し
データの連続性を確保することができない。

【００６２】従って、このデータの連続性の点では、実
施の形態２のデータの書込読出方法に対してこの実施の
形態３は不利な点を有することになるが、実施の形態２
では、データ書き込みに際し、バンクに対して二つ置き
の交互使用となったのに対し、この実施の形態３であれ
ば、バンクに対して一つ置きの交互使用が行えるという
利点を有することになる。

【００６３】図２１は、この実施の形態におけるＭＵＸ
１００ａ，１００ｂとシフトレジスタ１１０ａ，１１０
ｂ，１１０ｃ，１１０ｄの接続構成の一例を示したブロ
ック図である。二つの入力端子Ｉｎ０，Ｉｎ１に例えば
データＡ０，Ａ３がそれぞれ入力されると、そのうちの
一方がＭＵＸ１００ａにてシフトレジスタ１１０ａと１
１０ｃに与えられ、他方はＭＵＸ１００ｂにてシフトレ
ジスタ１１０ｂと１１０ｄに与えられる。シフトレジス
タ１１０ａと１１０ｃはいずれか一方のみが与えられた
データを保持するように図示しない信号線から制御信号
を受け、また、シフトレジスタ１１０ｂと１１０ｄもい
ずれか一方のみが与えられたデータを保持するように図
示しない信号線から制御信号を受けるようになってい
る。かかる構成により、シフトレジスタ１１０ａ，１１
０ｂ，１１０ｃ，１１０ｄには、データＡ０，Ａ１，Ａ
２，Ａ３がこの順に格納され、この順に読み出されるこ
とになる。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
１次元的データアクセスと２次元的データアクセスの両
方をシングルポートのフレームメモリを用いつつ、当該
フレームメモリに対する連続的なアクセスを時間を置か
ずに行うことが可能となり、データアクセスを高速化し
て描画性能を向上できるという効果を奏する。

【図面の簡単な説明】

【図１】グラフィックス装置の概略構成を示すブロック
図である。

【図２】本発明のデータの書込読出方法が実施される描
画部の具体的構成を示したブロック図である。

【図３】本発明の１×４ドットから成るデータ処理単位
を示す説明図である。

【図４】本発明を示す図であって、同図（ａ）はデータ
書込時の２次元的データアクセスの説明図であり、同図
（ｂ）はデータ読出時の１次元的データアクセスの説明
図である。

【図５】本発明のシンクロナスＤＲＡＭから成るフレー
ムメモリの概念図である。

【図６】同図（ａ）はシンクロナスＤＲＡＭのバースト
リード時のタイミングを示すタイミングチャートであ
り、同図（ｂ）はシンクロナスＤＲＡＭのバーストライ
ト時のタイミングを示すタイミングチャートである。

【図７】本発明の図２のＭＵＸとシフトレジスタの接続
構成関係の一例を示したブロック図である。

【図８】本発明を示す図であって、同図（ａ）は画面上
のドット配置に対応させてデータ配置を示した説明図で
あり、同図（ｂ）及び同図（ｃ）は、繰り返し回数αが
４である場合のフレームメモリの各々のバンクの格納デ
ータ内容を示した説明図である。

【図９】本発明を示す図であって、同図（ａ）はシンク
ロナスＤＲＡＭから成るフレームメモリの表示リード時
のタイミングを示すタイミングチャートであり、同図
（ｂ）は同描画ライト時のタイミングを示すタイミング
チャートである（１ドットを８ビットカラーとしてい
る）。

【図１０】本発明を示す図であって、同図（ａ）はシン
クロナスＤＲＡＭから成るフレームメモリの表示リード
時のタイミングを示すタイミングチャートであり、同図
（ｂ）は同描画ライト時のタイミングを示すタイミング
チャートである（１ドットを１６ビットカラーとしてい
る）。

【図１１】本発明において２次元的なデータアクセスを
４ラインとした場合の説明図であって、同図（ａ）は画
面上のドット配置に対応させてデータ配置を示した説明
図であり、同図（ｂ）はフレームメモリの各々のバンク
の格納データ内容を示した説明図である。

【図１２】本発明において、読み出しデータの連続を確
保する場合の表示リード時のタイミングを示すタイミン
グチャートである。

【図１３】本発明を示す図であって、同図（ａ）及び同
図（ｂ）は、繰り返し回数αが２である場合のフレーム
メモリの各々のバンクの格納データ内容を示した説明図
である。

【図１４】図１３に対応する図であって、同図（ａ）は
表示リード時のタイミングを示すタイミングチャートで
あり、同図（ｂ）は同描画ライト時のタイミングを示す
タイミングチャートである。

【図１５】本発明を示す図であって、同図（ａ）及び同
図（ｂ）は、繰り返し回数αが８である場合のフレーム
メモリの各々のバンクの格納データ内容を示した説明図
である。

【図１６】図１５に対応する図であって、同図（ａ）は
表示リード時のタイミングを示すタイミングチャートで
あり、同図（ｂ）は同描画ライト時のタイミングを示す
タイミングチャートである。

【図１７】本発明の前提となる考え方を説明する図であ
って、同図（ａ）は画面上のドット配置に対応させてデ
ータ配置を示した説明図であり、同図（ｂ）及び同図
（ｃ）はそれぞれフレームメモリの格納データ内容を示
した説明図である。

【図１８】本発明の前提となる考え方を説明する図であ
って、ポリゴンデータに対する２次元書込／１次元読出
を説明する説明図である。

【図１９】本発明の実施の形態２を示す図であって、同
図（ａ）はデータ書込時の２次元的データアクセスの説
明図であり、同図（ｂ）はデータ読出時の１次元的デー
タアクセスの説明図である。

【図２０】本発明の実施の形態３を示す図であって、同
図（ａ）はデータ書込時の２次元的データアクセスの説
明図であり、同図（ｂ）はデータ読出時の１次元的デー
タアクセスの説明図である。

【図２１】本発明の実施の形態３を示す図であって、Ｍ
ＵＸとシフトレジスタの接続構成の一例を示したブロッ
ク図である。

【符号の説明】

１ 幾何変換部 ２ 描画部 ３ 表示部 ４ 垂直ＤＤＡ ５ 水平ＤＤＡ ６ 水平ＤＤＡ ７ ピクセルバッファ ８ ピクセルバッファ ９ ＭＵＸ １０ ＭＵＸ １１ シフトレジスタ １２ ＦＭバスコントロール １５ フレームメモリ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フレームメモリを分割して用い、データ
   書込時は２次元的にデータアクセスを行い、データ読出
   時は１次元的にデータアクセスを行うデータの書込読出
   方法であって、前記分割された個々のフレームメモリは
   二つのバンクをそれぞれ備え、各フレームメモリのアク
   セスに際して一方のバンクを用いたとき、次のアクセス
   で他方のバンクを用いることを特徴とするデータの書込
   読出方法。
2. 【請求項２】 前記フレームメモリは二つに分割されて
   フレームメモリＭ０，Ｍ１とされ、各フレームメモリＭ
   ０，Ｍ１にそれぞれバンクβ０，β１が備えられ、書込
   読出データとして描画データを用いることを特徴とする
   請求項１に記載のデータの書込読出方法。
3. 【請求項３】 前記フレームメモリＭ０，Ｍ１の各々の
   バンクβ０，β１への２次元的なデータ書き込みを、描
   画面上の互いに隣接する水平方向のＡラインとＢライン
   における各々の書込単位であるデータＡ０，Ａ１，Ａ
   ２，Ａ３，…Ａ _n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ
   ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…の各データＡ，Ｂにつ
   いて互いにフレームメモリは異なるがバンク番号が共通
   するように書き込むとともに、データＡ_n-1 とデータＡ
   _n 、及びデータＢ_n-1 とデータＢ _n の各々の前後関係で
   は、互いに異なるフレームメモリの異なる番号のバンク
   に書き込むことを繰り返すなかで、前回と同一のフレー
   ムメモリの異なる番号のバンクに書き込む手順が前記繰
   り返しの回数αがα＝２^L （Ｌは自然数から選ばれる任
   意の数値）となるごとに挿入されることを特徴とする請
   求項２に記載のデータの書込読出方法。
4. 【請求項４】 前記フレームメモリＭ０，Ｍ１の各々の
   バンクβ０，β１への２次元的なデータ書き込みを、描
   画面上の互いに隣接する水平方向のＡラインとＢライン
   における各々の書込単位であるデータＡ０，Ａ１，Ａ
   ２，Ａ３，…Ａ _n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ
   ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…について、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ１（β０），Ｍ０（β０）」に データＡ２，Ｂ２を「Ｍ０（β１），Ｍ１（β１）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、 データＡ，Ｂについて互いにフレームメモリは異なるが
   バンク番号が共通するように書き込むとともに、データ
   Ａ_n-1 とデータＡ_n 、及びデータＢ_n-1 とデータＢ_n の
   各々の前後関係では、互いにフレームメモリは異なるが
   同一番号のバンクに書き込むことを２回ずつ行うことを
   繰り返すことを特徴とする請求項２に記載のデータの書
   込読出方法。
5. 【請求項５】 前記フレームメモリＭ０，Ｍ１の各々の
   バンクβ０，β１への２次元的なデータ書き込みを、描
   画面上の互いに隣接する水平方向のＡラインとＢライン
   における各々の書込単位であるデータＡ０，Ａ１，Ａ
   ２，Ａ３，…Ａ _n-1 ，Ａ_n ，…とデータＢ０，Ｂ１，Ｂ
   ２，Ｂ３，…，Ｂ_n-1 ，Ｂ_n ，…について、 データＡ０，Ｂ０を「Ｍ０（β０），Ｍ１（β０）」に データＡ１，Ｂ１を「Ｍ０（β１），Ｍ１（β１）」に データＡ２，Ｂ２を「Ｍ１（β０），Ｍ０（β０）」に データＡ３，Ｂ３を「Ｍ１（β１），Ｍ０（β１）」に …のごとく、 データＡ，Ｂについて互いにフレームメモリは異なるが
   バンク番号が共通するように書き込むとともに、データ
   Ａ_n-1 とデータＡ_n 、及びデータＢ_n-1 とデータＢ_n の
   各々の前後関係では、互いにバンク番号は異なるが同一
   のフレームメモリに書き込むことを２回ずつ行うことを
   繰り返すことを特徴とする請求項２に記載のデータの書
   込読出方法。