JPH10313113A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10313113A JPH10313113A JP12270297A JP12270297A JPH10313113A JP H10313113 A JPH10313113 A JP H10313113A JP 12270297 A JP12270297 A JP 12270297A JP 12270297 A JP12270297 A JP 12270297A JP H10313113 A JPH10313113 A JP H10313113A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- mosfet
- gate electrode
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 78
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003068 static effect Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ゲート電極側壁（サイドウオール）絶縁膜を有
するＬＤＤ構造の半導体装置において、製造工程および
占有面積を増加させることなく静電気耐圧（ＥＳＤ）を
向上させる。 【解決手段】同一トランジスタ内において、ドレイン領
域の一部分のみ低濃度不純物拡散領域が形成されない領
域１１０を持つ構造とする。ＭＯＳＦＥＴのＡ−Ａ’断
面においては、ソ−ス領域１０２は低濃度不純物拡散領
域１０８と高濃度不純物拡散領域１０７から構成されて
いるが、ドレイン領域１０１は高濃度不純物拡散領域の
みから構成されている。これに対しＢ−Ｂ’断面におい
ては、ソ−ス領域１０２、ドレイン領域１０１ともに低
濃度不純物拡散領域と高濃度不純物拡散領域から構成さ
れている。 【効果】低電圧で雪崩降伏現象を発生させることが可能
となる。
するＬＤＤ構造の半導体装置において、製造工程および
占有面積を増加させることなく静電気耐圧（ＥＳＤ）を
向上させる。 【解決手段】同一トランジスタ内において、ドレイン領
域の一部分のみ低濃度不純物拡散領域が形成されない領
域１１０を持つ構造とする。ＭＯＳＦＥＴのＡ−Ａ’断
面においては、ソ−ス領域１０２は低濃度不純物拡散領
域１０８と高濃度不純物拡散領域１０７から構成されて
いるが、ドレイン領域１０１は高濃度不純物拡散領域の
みから構成されている。これに対しＢ−Ｂ’断面におい
ては、ソ−ス領域１０２、ドレイン領域１０１ともに低
濃度不純物拡散領域と高濃度不純物拡散領域から構成さ
れている。 【効果】低電圧で雪崩降伏現象を発生させることが可能
となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に静電気等の高電圧から半導体装置を保護するための
回路構造に関する。
特に静電気等の高電圧から半導体装置を保護するための
回路構造に関する。
【０００２】
【従来の技術】ＭＯＳＦＥＴにおいては、ホットキャリ
アによるトランジスタ特性の劣化を防ぐため、高濃度不
純物拡散領域をゲート電極直下から離し、低濃度不純物
拡散領域を高濃度不純物拡散領域よりもチャネル側に形
成することによって、性能の向上と特性劣化の防止をは
かる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造を採用してきた。ＬＤＤ構造のトランジスタは
図６に示すようにゲート電極６０６形成後に不純物導入
によって低濃度不純物拡散領域６０８、６１１を形成
後、ゲ−ト電極６０６とゲ−ト電極側壁（サイドウォー
ル）の絶縁膜６０５をマスクにして同じく不純物導入に
より高濃度不純物拡散領域６０４、６０９が形成され
る。したがって入出力パッドに接続される出力トランジ
スタや静電気等から半導体装置を保護するための保護回
路を構成するＭＯＳＦＥＴは、論理を構成するトランジ
スタと同一の構造となり、高抵抗である低濃度不純物拡
散領域に高電圧が加えられた状態で静電気等の放電が行
われるため、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ
Ｄｉｓｃｈａｒｇｅ）耐圧が著しく低下する結果となっ
た。この問題を解決すべく、特開昭６３−２７５１６０
号公報に開示されるように、保護素子を形成するＭＯＳ
ＦＥＴの低濃度不純物領域の濃度を論理を構成するＭＯ
ＳＦＥＴよりも上げ、低濃度拡散層の抵抗を下げる方法
がある。また、特開平２−１８００６８号公報に示され
るようにパッドに接続されるドレインを高濃度拡散領域
のみで形成し、雪崩降伏電圧を低下させることによって
ＥＳＤ耐圧を向上させる方法もある。
アによるトランジスタ特性の劣化を防ぐため、高濃度不
純物拡散領域をゲート電極直下から離し、低濃度不純物
拡散領域を高濃度不純物拡散領域よりもチャネル側に形
成することによって、性能の向上と特性劣化の防止をは
かる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造を採用してきた。ＬＤＤ構造のトランジスタは
図６に示すようにゲート電極６０６形成後に不純物導入
によって低濃度不純物拡散領域６０８、６１１を形成
後、ゲ−ト電極６０６とゲ−ト電極側壁（サイドウォー
ル）の絶縁膜６０５をマスクにして同じく不純物導入に
より高濃度不純物拡散領域６０４、６０９が形成され
る。したがって入出力パッドに接続される出力トランジ
スタや静電気等から半導体装置を保護するための保護回
路を構成するＭＯＳＦＥＴは、論理を構成するトランジ
スタと同一の構造となり、高抵抗である低濃度不純物拡
散領域に高電圧が加えられた状態で静電気等の放電が行
われるため、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ
Ｄｉｓｃｈａｒｇｅ）耐圧が著しく低下する結果となっ
た。この問題を解決すべく、特開昭６３−２７５１６０
号公報に開示されるように、保護素子を形成するＭＯＳ
ＦＥＴの低濃度不純物領域の濃度を論理を構成するＭＯ
ＳＦＥＴよりも上げ、低濃度拡散層の抵抗を下げる方法
がある。また、特開平２−１８００６８号公報に示され
るようにパッドに接続されるドレインを高濃度拡散領域
のみで形成し、雪崩降伏電圧を低下させることによって
ＥＳＤ耐圧を向上させる方法もある。
【０００３】
【発明が解決しようとする課題】しかし、特開昭６３−
２７５１６０号公報に開示される方法では、低濃度拡散
層の濃度を２種類形成する必要が生じ、製造工程の増加
を招くこととなる。また、特開平２−１８００６８号公
報におけるトランジスタ構造の変更のみでは確実な動作
が期待できず、さらに保護回路としてのみ使用可能であ
り、ＭＯＳＦＥＴとしての動作は期待できないため面積
の増加を招く結果となる。そこで本発明は、このような
問題を解決するものであり、その目的とするところは、
工程、面積を増加させることなく、ＬＤＤ構造を有する
半導体装置の静電気耐圧を向上させることである。
２７５１６０号公報に開示される方法では、低濃度拡散
層の濃度を２種類形成する必要が生じ、製造工程の増加
を招くこととなる。また、特開平２−１８００６８号公
報におけるトランジスタ構造の変更のみでは確実な動作
が期待できず、さらに保護回路としてのみ使用可能であ
り、ＭＯＳＦＥＴとしての動作は期待できないため面積
の増加を招く結果となる。そこで本発明は、このような
問題を解決するものであり、その目的とするところは、
工程、面積を増加させることなく、ＬＤＤ構造を有する
半導体装置の静電気耐圧を向上させることである。
【０００４】
【課題を解決するための手段】本発明による半導体装置
は、ゲート電極に側壁絶縁膜を有するＭＯＳ型半導体装
置において、入出力パッドに金属配線層により電気的に
接続されたＭＯＳＦＥＴのソ−ス／ドレイン領域のゲ−
ト電極側壁絶縁膜下の一部は低濃度不純物拡散領域が形
成されないことを特徴とする。また、ゲート電極に側壁
絶縁膜を有するＭＯＳ型半導体装置において、第１のソ
−ス／ドレイン領域が入出力パッドに金属配線層により
電気的に接続され、第２のソ−ス／ドレイン領域と前記
第１および第２のソ−ス／ドレイン領域間のチャネル領
域上に形成された第１のゲ−ト電極とが第１の電位を供
給する電源配線に接続された第１のＭＯＳＦＥＴには、
前記第１および第２のソ−ス／ドレイン領域にゲ−ト電
極形成工程とゲ−ト電極側壁絶縁膜形成工程との間に形
成される低濃度拡散層が形成されず、第３のソ−ス／ド
レイン領域が入出力パッドに金属配線層により電気的に
接続され、第４のソ−ス／ドレイン領域が第１の電位を
供給する電源配線に接続され、前記第３および第４のソ
−ス／ドレイン領域間のチャネル上に形成された第２の
ゲ−ト電極が信号線に接続された第２のＭＯＳＦＥＴに
は、低濃度拡散層が形成され、前記第１のＭＯＳＦＥＴ
は前記第２のＭＯＳＦＥＴと入出力パッドの間に配置さ
れることを特徴とする。さらに、ゲート電極に側壁絶縁
膜を有するＭＯＳ型半導体装置において、第１のソ−ス
／ドレイン領域が入出力パッドに金属配線層により電気
的に接続され、第２のソ−ス／ドレイン領域と前記第１
および第２のソ−ス／ドレイン領域間のチャネル領域上
に形成された第１のゲ−ト電極とが第１の電位を供給す
る電源配線に接続された第１のＭＯＳＦＥＴには、前記
第１および第２のソ−ス／ドレイン領域にゲ−ト電極形
成工程とゲ−ト電極側壁絶縁膜形成工程との間に形成さ
れる低濃度拡散層が形成されず、第３のソ−ス／ドレイ
ン領域が入出力パッドに金属配線層により電気的に接続
され、第４のソ−ス／ドレイン領域が第１の電位を供給
する電源配線に接続され、前記第３および第４のソ−ス
／ドレイン領域間のチャネル上に形成された第２のゲ−
ト電極が信号線に接続された第２のＭＯＳＦＥＴには、
低濃度拡散層が形成され、前記第１のＭＯＳＦＥＴは前
記第２のＭＯＳＦＥＴよりも入出力パッドに対してイン
ピ−ダンスが低いことを特徴とする。
は、ゲート電極に側壁絶縁膜を有するＭＯＳ型半導体装
置において、入出力パッドに金属配線層により電気的に
接続されたＭＯＳＦＥＴのソ−ス／ドレイン領域のゲ−
ト電極側壁絶縁膜下の一部は低濃度不純物拡散領域が形
成されないことを特徴とする。また、ゲート電極に側壁
絶縁膜を有するＭＯＳ型半導体装置において、第１のソ
−ス／ドレイン領域が入出力パッドに金属配線層により
電気的に接続され、第２のソ−ス／ドレイン領域と前記
第１および第２のソ−ス／ドレイン領域間のチャネル領
域上に形成された第１のゲ−ト電極とが第１の電位を供
給する電源配線に接続された第１のＭＯＳＦＥＴには、
前記第１および第２のソ−ス／ドレイン領域にゲ−ト電
極形成工程とゲ−ト電極側壁絶縁膜形成工程との間に形
成される低濃度拡散層が形成されず、第３のソ−ス／ド
レイン領域が入出力パッドに金属配線層により電気的に
接続され、第４のソ−ス／ドレイン領域が第１の電位を
供給する電源配線に接続され、前記第３および第４のソ
−ス／ドレイン領域間のチャネル上に形成された第２の
ゲ−ト電極が信号線に接続された第２のＭＯＳＦＥＴに
は、低濃度拡散層が形成され、前記第１のＭＯＳＦＥＴ
は前記第２のＭＯＳＦＥＴと入出力パッドの間に配置さ
れることを特徴とする。さらに、ゲート電極に側壁絶縁
膜を有するＭＯＳ型半導体装置において、第１のソ−ス
／ドレイン領域が入出力パッドに金属配線層により電気
的に接続され、第２のソ−ス／ドレイン領域と前記第１
および第２のソ−ス／ドレイン領域間のチャネル領域上
に形成された第１のゲ−ト電極とが第１の電位を供給す
る電源配線に接続された第１のＭＯＳＦＥＴには、前記
第１および第２のソ−ス／ドレイン領域にゲ−ト電極形
成工程とゲ−ト電極側壁絶縁膜形成工程との間に形成さ
れる低濃度拡散層が形成されず、第３のソ−ス／ドレイ
ン領域が入出力パッドに金属配線層により電気的に接続
され、第４のソ−ス／ドレイン領域が第１の電位を供給
する電源配線に接続され、前記第３および第４のソ−ス
／ドレイン領域間のチャネル上に形成された第２のゲ−
ト電極が信号線に接続された第２のＭＯＳＦＥＴには、
低濃度拡散層が形成され、前記第１のＭＯＳＦＥＴは前
記第２のＭＯＳＦＥＴよりも入出力パッドに対してイン
ピ−ダンスが低いことを特徴とする。
【０００５】
【発明の実施の形態】以下、本発明による半導体装置を
の実施の形態を図１、図２、図３、図４、図５を用いて
説明する。
の実施の形態を図１、図２、図３、図４、図５を用いて
説明する。
【０００６】図１（ａ）は本発明によるＭＯＳＦＥＴの
平面構造を示す図であり、図１（ｂ）および図１（ｃ）
はそれぞれＡ−Ａ’、Ｂ−Ｂ’での断面構造を示す図で
ある。１０１は、半導体装置外部とボンデイングにより
接続を行うためのパッドに金属配線層等を介して電気的
に接続されるドレイン領域であり、１０２は電源電位あ
るいは接地電位に金属配線層を介して接続されるソ−ス
領域である。１０３はゲ−ト電極であり、装置内部で処
理された信号によりＭＯＳＦＥＴが論理動作を行う。こ
のＭＯＳＦＥＴのＡ−Ａ’断面においては図１（ｂ）に
示されるごとく、ソ−ス領域１０２は低濃度不純物拡散
領域１０８と高濃度不純物拡散領域１０７から構成され
ているが、ドレイン領域１０１は高濃度不純物拡散領域
のみから構成されている。図１（ａ）では１１０の斜線
領域がこの領域にあたる。これに対し、図１（ａ）中、
Ｂ−Ｂ’における断面図である図１（ｃ）においては、
ソ−ス領域１０２、ドレイン領域１０１ともに低濃度不
純物拡散領域と高濃度不純物拡散領域から構成されてい
る。従って同一トランジスタ内において、ドレイン領域
の一部分のみ低濃度不純物拡散領域が形成されない領域
１１０を持つ構造となっている。
平面構造を示す図であり、図１（ｂ）および図１（ｃ）
はそれぞれＡ−Ａ’、Ｂ−Ｂ’での断面構造を示す図で
ある。１０１は、半導体装置外部とボンデイングにより
接続を行うためのパッドに金属配線層等を介して電気的
に接続されるドレイン領域であり、１０２は電源電位あ
るいは接地電位に金属配線層を介して接続されるソ−ス
領域である。１０３はゲ−ト電極であり、装置内部で処
理された信号によりＭＯＳＦＥＴが論理動作を行う。こ
のＭＯＳＦＥＴのＡ−Ａ’断面においては図１（ｂ）に
示されるごとく、ソ−ス領域１０２は低濃度不純物拡散
領域１０８と高濃度不純物拡散領域１０７から構成され
ているが、ドレイン領域１０１は高濃度不純物拡散領域
のみから構成されている。図１（ａ）では１１０の斜線
領域がこの領域にあたる。これに対し、図１（ａ）中、
Ｂ−Ｂ’における断面図である図１（ｃ）においては、
ソ−ス領域１０２、ドレイン領域１０１ともに低濃度不
純物拡散領域と高濃度不純物拡散領域から構成されてい
る。従って同一トランジスタ内において、ドレイン領域
の一部分のみ低濃度不純物拡散領域が形成されない領域
１１０を持つ構造となっている。
【０００７】図２は本発明による別の実施例を示す図で
ある。この例では、図２（ａ）の２１０の斜線領域のみ
が低濃度不純物拡散領域が形成されない領域となる。図
２（ｂ）に示されるようにドレイン領域２０１において
も低濃度不純物拡散領域２０９は形成されるが、ゲ−ト
電極側の２１０で示される領域には低濃度不純物拡散領
域は形成されず、高濃度不純物拡散領域のみで接合を形
成している。
ある。この例では、図２（ａ）の２１０の斜線領域のみ
が低濃度不純物拡散領域が形成されない領域となる。図
２（ｂ）に示されるようにドレイン領域２０１において
も低濃度不純物拡散領域２０９は形成されるが、ゲ−ト
電極側の２１０で示される領域には低濃度不純物拡散領
域は形成されず、高濃度不純物拡散領域のみで接合を形
成している。
【０００８】図１および図２に示されるＭＯＳＦＥＴに
おいてパッドに接続されたドレイン領域に静電気等の高
電圧が加えられた場合の動作を図１および図３を用いて
説明する。装置外部からパッドを介してＭＯＳＦＥＴの
ドレイン領域１０１に注入された電荷により、ドレイン
領域１０１の電位が上昇すると、ドレイン領域とウエル
領域によって形成されたＰＮ接合が雪崩降伏現象を起こ
し、ウエル領域内に電荷が注入される。これによってウ
エル電位が上昇し、ソ−ス領域とウエル領域で形成され
るダイオ−ドが順方向に電流を流し始め、バイポ−ラ動
作を引き起こすことによってソ−ス領域１０３から電源
配線へ放電が行われる。この際、低濃度不純物拡散領域
が雪崩降伏現象を起こし始める電圧は図３の電流−電圧
曲線における３０１の電圧であり、高濃度不純物拡散領
域によって雪崩降伏現象が起こり始める電圧はこれより
低い３０２の電圧となる。これに対し、バイポ−ラ動作
を行っている間のクランプ電圧はバイポ−ラトランジス
タのベ−ス領域にあたるドレイン領域とソ−ス領域の間
隔によって決定される。図１（ｂ）の構造のみの場合、
図３の３０４となり、図１（ｃ）の構造のみ場合は図３
の３０３となって、間隔が狭いほど低電圧で放電が行わ
れるが、図１（ｂ）と図１（ｃ）の構造がともに存在し
ている本発明によるＭＯＳＦＥＴの場合、図３の実線で
示される曲線を描く。従って、ＭＯＳＦＥＴに加えられ
る電圧の最大値は減少し、さらに放電中の電圧も降下す
ることによってＭＯＳＦＥＴに加えられる過大な電圧ス
トレスが大幅に緩和されることとなる。また、本発明に
よるＭＯＳＦＥＴでは一部分のみが低濃度不純物拡散領
域が形成されない領域となっているため、通常のＭＯＳ
ＦＥＴとしての機能に支障は全くない。
おいてパッドに接続されたドレイン領域に静電気等の高
電圧が加えられた場合の動作を図１および図３を用いて
説明する。装置外部からパッドを介してＭＯＳＦＥＴの
ドレイン領域１０１に注入された電荷により、ドレイン
領域１０１の電位が上昇すると、ドレイン領域とウエル
領域によって形成されたＰＮ接合が雪崩降伏現象を起こ
し、ウエル領域内に電荷が注入される。これによってウ
エル電位が上昇し、ソ−ス領域とウエル領域で形成され
るダイオ−ドが順方向に電流を流し始め、バイポ−ラ動
作を引き起こすことによってソ−ス領域１０３から電源
配線へ放電が行われる。この際、低濃度不純物拡散領域
が雪崩降伏現象を起こし始める電圧は図３の電流−電圧
曲線における３０１の電圧であり、高濃度不純物拡散領
域によって雪崩降伏現象が起こり始める電圧はこれより
低い３０２の電圧となる。これに対し、バイポ−ラ動作
を行っている間のクランプ電圧はバイポ−ラトランジス
タのベ−ス領域にあたるドレイン領域とソ−ス領域の間
隔によって決定される。図１（ｂ）の構造のみの場合、
図３の３０４となり、図１（ｃ）の構造のみ場合は図３
の３０３となって、間隔が狭いほど低電圧で放電が行わ
れるが、図１（ｂ）と図１（ｃ）の構造がともに存在し
ている本発明によるＭＯＳＦＥＴの場合、図３の実線で
示される曲線を描く。従って、ＭＯＳＦＥＴに加えられ
る電圧の最大値は減少し、さらに放電中の電圧も降下す
ることによってＭＯＳＦＥＴに加えられる過大な電圧ス
トレスが大幅に緩和されることとなる。また、本発明に
よるＭＯＳＦＥＴでは一部分のみが低濃度不純物拡散領
域が形成されない領域となっているため、通常のＭＯＳ
ＦＥＴとしての機能に支障は全くない。
【０００９】図４は本発明によるＭＯＳＦＥＴの製造工
程順の断面構造の図である。図４（ａ）はゲ−ト酸化膜
４０２形成後の断面構造図である。素子分離領域４０１
に囲まれた素子形成領域にゲ−ト酸化膜４０２が形成さ
れている。その後、図４（ｂ）に示されるように、ゲ−
ト電極４０３を多結晶シリコン層を堆積しパタ−ン化す
る事で形成する。次に低濃度不純物拡散領域を形成する
が、ソ−ス／ドレイン領域４０４の一部には低濃度不純
物拡散領域が形成されないようにするために、レジスト
マスク４０６を行った後に不純物注入を行い、ソ−ス／
ドレイン領域４０４とソ−ス／ドレイン領域４０５の一
部にのみ低濃度不純物拡散領域４０７、４０８が形成さ
れる場合を示している。さらにゲ−ト電極側壁絶縁膜４
０９を形成して、素子形成領域全体に対し高濃度不純物
拡散領域の不純物注入を行うことによって図４（ｅ）に
示されるソ−ス／ドレイン領域の一部のみが高濃度不純
物拡散領域のみで形成される素子構造となる。
程順の断面構造の図である。図４（ａ）はゲ−ト酸化膜
４０２形成後の断面構造図である。素子分離領域４０１
に囲まれた素子形成領域にゲ−ト酸化膜４０２が形成さ
れている。その後、図４（ｂ）に示されるように、ゲ−
ト電極４０３を多結晶シリコン層を堆積しパタ−ン化す
る事で形成する。次に低濃度不純物拡散領域を形成する
が、ソ−ス／ドレイン領域４０４の一部には低濃度不純
物拡散領域が形成されないようにするために、レジスト
マスク４０６を行った後に不純物注入を行い、ソ−ス／
ドレイン領域４０４とソ−ス／ドレイン領域４０５の一
部にのみ低濃度不純物拡散領域４０７、４０８が形成さ
れる場合を示している。さらにゲ−ト電極側壁絶縁膜４
０９を形成して、素子形成領域全体に対し高濃度不純物
拡散領域の不純物注入を行うことによって図４（ｅ）に
示されるソ−ス／ドレイン領域の一部のみが高濃度不純
物拡散領域のみで形成される素子構造となる。
【００１０】図５は本発明によるＭＯＳＦＥＴを専用保
護回路として使用した出力回路の配置の図である。５０
１は装置外部との接続を行うためのパッドであり、金属
配線層５０２を介して本発明によるＭＯＳＦＥＴのドレ
イン領域５０３とＬＤＤ構造の出力トランジスタのドレ
イン５０８とがコンタクト５１０により電気的に接続さ
れている。高濃度不純物拡散領域のみあるいは一部に低
濃度不純物拡散領域を形成しない構造からなるドレイン
領域５０３は、低濃度不純物拡散領域を持つドレイン領
域５０８にくらべ接合部での濃度差が大きくなるため雪
崩降伏が発生しやすくなっている。このドレイン５０３
を入出力パッド５０１に対してインピ−ダンスの低い、
パッドと出力トランジスタとの間に配置することによっ
て高電圧がパッドに加えられた際に高濃度不純物拡散領
域のみあるいは一部に低濃度不純物拡散領域を形成しな
い構造のドレイン５０３のみで雪崩降伏が発生し、並列
に接続された出力トランジスタのドレイン５０８では雪
崩降伏が発生しないため、保護回路のみで確実に放電が
行われることとなる。
護回路として使用した出力回路の配置の図である。５０
１は装置外部との接続を行うためのパッドであり、金属
配線層５０２を介して本発明によるＭＯＳＦＥＴのドレ
イン領域５０３とＬＤＤ構造の出力トランジスタのドレ
イン５０８とがコンタクト５１０により電気的に接続さ
れている。高濃度不純物拡散領域のみあるいは一部に低
濃度不純物拡散領域を形成しない構造からなるドレイン
領域５０３は、低濃度不純物拡散領域を持つドレイン領
域５０８にくらべ接合部での濃度差が大きくなるため雪
崩降伏が発生しやすくなっている。このドレイン５０３
を入出力パッド５０１に対してインピ−ダンスの低い、
パッドと出力トランジスタとの間に配置することによっ
て高電圧がパッドに加えられた際に高濃度不純物拡散領
域のみあるいは一部に低濃度不純物拡散領域を形成しな
い構造のドレイン５０３のみで雪崩降伏が発生し、並列
に接続された出力トランジスタのドレイン５０８では雪
崩降伏が発生しないため、保護回路のみで確実に放電が
行われることとなる。
【００１１】
【発明の効果】以上に示したように、本発明によるゲ−
ト電極側壁絶縁膜を有する半導体装置では、静電気等の
高電圧から半導体装置を保護するための保護回路として
使用されるＭＯＳＦＥＴのソ−ス／ドレイン領域の一部
のみを低濃度不純物拡散領域を形成せず、ゲ−ト電極直
下に不純物拡散領域を延出させない構造とすることによ
って、雪崩降伏発生電圧の低電圧化をはかり、低電圧で
雪崩降伏現象を発生させることが可能となる。高濃度不
純物拡散領域とウエル領域との接合部分で発生した雪崩
降伏現象は低濃度不純物拡散領域が形成された、周辺の
ドレイン領域に広がりバイポ−ラ動作を促す。この際、
低濃度不純物拡散領域が形成された領域において低クラ
ンプ電圧で放電が行われるため、高いＥＳＤ耐圧を持つ
ことが可能となる。さらに、本発明によればＭＯＳＦＥ
Ｔの機能を失うことがないため、不要に保護回路領域を
増加させることもない。また、本発明によるＭＯＳＦＥ
Ｔを保護回路として使用し出力端子において出力トラン
ジスタと併設する際に、パッドと出力トランジスタとの
間に高濃度不純物拡散領域のみあるいは一部のみ低濃度
不純物拡散領域を形成しないドレイン構造を持つ保護用
ＭＯＳＦＥＴを配置することによって、出力トランジス
タで雪崩降伏が発生することを防止し、出力トランジス
タの特性劣化を防ぐことができる。しかも、高濃度不純
物拡散領域のみあるいは低濃度不純物拡散領域を一部の
み形成しないドレイン領域は低濃度不純物拡散領域の不
純物注入が行われないことで形成されることから、本発
明によるＭＯＳＦＥＴは工程増加を行うことなく形成す
ることが可能である。
ト電極側壁絶縁膜を有する半導体装置では、静電気等の
高電圧から半導体装置を保護するための保護回路として
使用されるＭＯＳＦＥＴのソ−ス／ドレイン領域の一部
のみを低濃度不純物拡散領域を形成せず、ゲ−ト電極直
下に不純物拡散領域を延出させない構造とすることによ
って、雪崩降伏発生電圧の低電圧化をはかり、低電圧で
雪崩降伏現象を発生させることが可能となる。高濃度不
純物拡散領域とウエル領域との接合部分で発生した雪崩
降伏現象は低濃度不純物拡散領域が形成された、周辺の
ドレイン領域に広がりバイポ−ラ動作を促す。この際、
低濃度不純物拡散領域が形成された領域において低クラ
ンプ電圧で放電が行われるため、高いＥＳＤ耐圧を持つ
ことが可能となる。さらに、本発明によればＭＯＳＦＥ
Ｔの機能を失うことがないため、不要に保護回路領域を
増加させることもない。また、本発明によるＭＯＳＦＥ
Ｔを保護回路として使用し出力端子において出力トラン
ジスタと併設する際に、パッドと出力トランジスタとの
間に高濃度不純物拡散領域のみあるいは一部のみ低濃度
不純物拡散領域を形成しないドレイン構造を持つ保護用
ＭＯＳＦＥＴを配置することによって、出力トランジス
タで雪崩降伏が発生することを防止し、出力トランジス
タの特性劣化を防ぐことができる。しかも、高濃度不純
物拡散領域のみあるいは低濃度不純物拡散領域を一部の
み形成しないドレイン領域は低濃度不純物拡散領域の不
純物注入が行われないことで形成されることから、本発
明によるＭＯＳＦＥＴは工程増加を行うことなく形成す
ることが可能である。
【図１】本発明による半導体装置のＭＯＳＦＥＴの実施
例の図である。
例の図である。
【図２】本発明による半導体装置のＭＯＳＦＥＴの実施
例の図である。
例の図である。
【図３】本発明による半導体装置の放電時の電流−電圧
曲線である。
曲線である。
【図４】本発明による半導体装置の製造工程を示す工程
断面図である。
断面図である。
【図５】本発明による半導体装置の出力端子の回路配置
を示す図である。
を示す図である。
【図６】従来の半導体装置の断面図である。
１０１：ＭＯＳＦＥＴのドレイン領域 １０２：ＭＯＳＦＥＴのソ−ス領域 １０３：ＭＯＳＦＥＴのゲ−ト電極 １０４：ＭＯＳＦＥＴの高濃度不純物拡散領域 １０５：ゲ−ト電極側壁絶縁膜 １０６：ゲ−ト酸化膜 １０７：高濃度不純物拡散領域 １０８：低濃度不純物拡散領域 １０９：低濃度不純物拡散領域 １１０：低濃度不純物拡散領域が形成されない領域 ２０１：ＭＯＳＦＥＴのドレイン領域 ２０２：ＭＯＳＦＥＴのソ−ス領域 ２０３：ＭＯＳＦＥＴのゲ−ト電極 ２０４：高濃度不純物拡散領域 ２０５：ゲ−ト電極側壁絶縁膜 ２０６：ゲ−ト酸化膜 ２０７：高濃度不純物拡散領域 ２０８：低濃度不純物拡散領域 ２０９：低濃度不純物拡散領域 ２１０：低濃度不純物拡散領域が形成されない領域 ３０１：高濃度不純物拡散領域による雪崩降伏現象発生
電圧 ３０２：低濃度不純物拡散領域による雪崩降伏現象発生
電圧 ３０３：低濃度不純物拡散領域がある場合のクランプ電
圧 ３０４：低濃度不純物拡散領域がない場合のクランプ電
圧 ４０１：素子分離領域 ４０２：ゲ−ト酸化膜 ４０３：ゲ−ト電極 ４０４：ＭＯＳＦＥＴのドレイン領域 ４０５：ＭＯＳＦＥＴのソ−ス領域 ４０６：レジストマスク ４０７：低濃度不純物拡散領域 ４０８：低濃度不純物拡散領域 ４０９：ゲ−ト電極側壁絶縁膜 ４１０：高濃度不純物拡散領域 ４１１：高濃度不純物拡散領域 ５０１：入出力パッド ５０２：入出力パッドとＭＯＳＦＥＴのドレイン領域と
を接続する金属配線 ５０３：保護用ＭＯＳＦＥＴのドレイン領域 ５０４：保護用ＭＯＳＦＥＴのゲ−ト電極 ５０５：保護用ＭＯＳＦＥＴのソ−ス領域 ５０６：電源配線 ５０７：出力ＭＯＳＦＥＴのソ−ス領域 ５０８：出力ＭＯＳＦＥＴのドレイン領域 ５０９：信号線 ５１０：コンタクトホ−ル ６０１：入出力パッド ６０２：入出力パッドとＭＯＳＦＥＴのドレイン領域と
を接続する金属配線 ６０３：ＭＯＳＦＥＴのドレイン領域 ６０４：高濃度不純物拡散領域 ６０５：ゲ−ト電極側壁絶縁膜 ６０６：ゲ−ト電極 ６０７：ゲ−ト酸化膜 ６０８：ＭＯＳＦＥＴのソ−ス領域 ６０９：高濃度不純物拡散領域 ６１０：低濃度不純物拡散領域 ６１１：低濃度不純物拡散領域
電圧 ３０２：低濃度不純物拡散領域による雪崩降伏現象発生
電圧 ３０３：低濃度不純物拡散領域がある場合のクランプ電
圧 ３０４：低濃度不純物拡散領域がない場合のクランプ電
圧 ４０１：素子分離領域 ４０２：ゲ−ト酸化膜 ４０３：ゲ−ト電極 ４０４：ＭＯＳＦＥＴのドレイン領域 ４０５：ＭＯＳＦＥＴのソ−ス領域 ４０６：レジストマスク ４０７：低濃度不純物拡散領域 ４０８：低濃度不純物拡散領域 ４０９：ゲ−ト電極側壁絶縁膜 ４１０：高濃度不純物拡散領域 ４１１：高濃度不純物拡散領域 ５０１：入出力パッド ５０２：入出力パッドとＭＯＳＦＥＴのドレイン領域と
を接続する金属配線 ５０３：保護用ＭＯＳＦＥＴのドレイン領域 ５０４：保護用ＭＯＳＦＥＴのゲ−ト電極 ５０５：保護用ＭＯＳＦＥＴのソ−ス領域 ５０６：電源配線 ５０７：出力ＭＯＳＦＥＴのソ−ス領域 ５０８：出力ＭＯＳＦＥＴのドレイン領域 ５０９：信号線 ５１０：コンタクトホ−ル ６０１：入出力パッド ６０２：入出力パッドとＭＯＳＦＥＴのドレイン領域と
を接続する金属配線 ６０３：ＭＯＳＦＥＴのドレイン領域 ６０４：高濃度不純物拡散領域 ６０５：ゲ−ト電極側壁絶縁膜 ６０６：ゲ−ト電極 ６０７：ゲ−ト酸化膜 ６０８：ＭＯＳＦＥＴのソ−ス領域 ６０９：高濃度不純物拡散領域 ６１０：低濃度不純物拡散領域 ６１１：低濃度不純物拡散領域
Claims (3)
- 【請求項１】ゲート電極に側壁絶縁膜を有するＭＯＳ型
半導体装置において、入出力パッドに金属配線層により
電気的に接続されたＭＯＳＦＥＴのソ−ス／ドレイン領
域のゲ−ト電極側壁絶縁膜下の一部は低濃度不純物拡散
領域が形成されないことを特徴とする半導体装置。 - 【請求項２】ゲート電極に側壁絶縁膜を有するＭＯＳ型
半導体装置において、第１のソ−ス／ドレイン領域が入
出力パッドに金属配線層により電気的に接続され、第２
のソ−ス／ドレイン領域と前記第１および第２のソ−ス
／ドレイン領域間のチャネル領域上に形成された第１の
ゲ−ト電極とが第１の電位を供給する電源配線に接続さ
れた第１のＭＯＳＦＥＴには、前記第１および第２のソ
−ス／ドレイン領域にゲ−ト電極形成工程とゲ−ト電極
側壁絶縁膜形成工程との間に形成される低濃度拡散層が
形成されず、第３のソ−ス／ドレイン領域が入出力パッ
ドに金属配線層により電気的に接続され、第４のソ−ス
／ドレイン領域が第１の電位を供給する電源配線に接続
され、前記第３および第４のソ−ス／ドレイン領域間の
チャネル上に形成された第２のゲ−ト電極が信号線に接
続された第２のＭＯＳＦＥＴには、低濃度拡散層が形成
され、前記第１のＭＯＳＦＥＴは前記第２のＭＯＳＦＥ
Ｔと入出力パッドの間に配置されることを特徴とする半
導体装置。 - 【請求項３】ゲート電極に側壁絶縁膜を有するＭＯＳ型
半導体装置において、第１のソ−ス／ドレイン領域が入
出力パッドに金属配線層により電気的に接続され、第２
のソ−ス／ドレイン領域と前記第１および第２のソ−ス
／ドレイン領域間のチャネル領域上に形成された第１の
ゲ−ト電極とが第１の電位を供給する電源配線に接続さ
れた第１のＭＯＳＦＥＴには、前記第１および第２のソ
−ス／ドレイン領域にゲ−ト電極形成工程とゲ−ト電極
側壁絶縁膜形成工程との間に形成される低濃度拡散層が
形成されず、第３のソ−ス／ドレイン領域が入出力パッ
ドに金属配線層により電気的に接続され、第４のソ−ス
／ドレイン領域が第１の電位を供給する電源配線に接続
され、前記第３および第４のソ−ス／ドレイン領域間の
チャネル上に形成された第２のゲ−ト電極が信号線に接
続された第２のＭＯＳＦＥＴには、低濃度拡散層が形成
され、前記第１のＭＯＳＦＥＴは前記第２のＭＯＳＦＥ
Ｔよりも入出力パッドに対してインピ−ダンスが低いこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12270297A JPH10313113A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12270297A JPH10313113A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313113A true JPH10313113A (ja) | 1998-11-24 |
Family
ID=14842508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12270297A Withdrawn JPH10313113A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10313113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596765B1 (ko) * | 1999-06-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 정전방전 보호용 모스 트랜지스터의 제조 방법 |
-
1997
- 1997-05-13 JP JP12270297A patent/JPH10313113A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596765B1 (ko) * | 1999-06-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 정전방전 보호용 모스 트랜지스터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987303B2 (en) | Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation | |
| CN101150146A (zh) | 半导体器件及其制造方法 | |
| US5903032A (en) | Power device integration for built-in ESD robustness | |
| JP2718907B2 (ja) | Ｐｉｃ構造体及びその製造方法 | |
| US5604369A (en) | ESD protection device for high voltage CMOS applications | |
| US6501155B2 (en) | Semiconductor apparatus and process for manufacturing the same | |
| JPH08274321A (ja) | 半導体装置 | |
| US8093121B1 (en) | ESD protection transistor | |
| US6455895B1 (en) | Overvoltage protector having same gate thickness as the protected integrated circuit | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| JPH10313113A (ja) | 半導体装置 | |
| US20020145165A1 (en) | Semiconductor device having electrostatic discharge protector and fabricating method thereof | |
| US20010002717A1 (en) | Protection device and protection method for semiconductor device | |
| JPH07335871A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| JP3223125B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100393200B1 (ko) | 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법 | |
| JPH0763075B2 (ja) | 半導体集積回路装置 | |
| JP2507981B2 (ja) | 相補形ｍｉｓトランジスタの製造方法 | |
| JP2596366B2 (ja) | 入出力保護素子 | |
| JP2703246B2 (ja) | 化合物半導体装置 | |
| JPH0797629B2 (ja) | 半導体集積回路装置 | |
| KR100240684B1 (ko) | 반도체장치의 이에스디 보호회로 | |
| JPH0719846B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH1117022A (ja) | 静電破壊保護素子及びその製造方法 | |
| JPH09312398A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |