JPH1031462A

JPH1031462A - 表示装置、表示制御装置及び表示制御方法

Info

Publication number: JPH1031462A
Application number: JP8509497A
Authority: JP
Inventors: Atsushi Mizutome; 敦水留; Yuji Inoue; 裕司井上
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-04-03
Filing date: 1997-04-03
Publication date: 1998-02-03
Anticipated expiration: 2017-04-03
Also published as: JP3126681B2

Abstract

(57)【要約】【課題】本発明は、表示モードと表示装置の解像度と
の相違により生じる表示画面上の違和感をなくすことを
目的とする。【解決手段】本表示装置は、ＶＲＡＭ５に格納された
所定の解像度の画像データを、階調変換部１で表示パネ
ルの解像度に合うように解像度を変換し、変換した画像
データにボーダーレジスタ２に格納されている枠データ
と走査線アドレス発生部３で生成されるアドレスを付加
して表示パネルに転送することにより、解像度の相違に
よる違和感なく表示する。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、表示装置、表示制
御装置及び表示制御方法に関し、詳しくは例えば強誘電
性液晶表示素子等、電界に対して双安定性（メモリー
性）を有する２値化表示素子を用いた表示装置、この表
示装置を制御する表示制御装置及び表示制御方法に関す
るものである。

【従来の技術】最近、パーソナル・コンピュータやワー
クステーションなどのディスプレイは、大画面、高解像
度化が急速に進んでおり、従来からのものも含め多くの
表示モードが存在する。一般的によく用いられるＩＢＭ
（登録商標）社のパーソナル・コンピュータのグラフィ
ックス環境を例にとれば、ＣＧＡ（ＣｏｌｏｒＧｒａ
ｈｐｉｃＡｄａｐｔｅｒ），ＥＧＡ（Ｅｎｈａｎｃｅ
ｄＧｒａｐｈｉｃＡｄａｐｔｅｒ），ＶＧＡ（Ｖｉ
ｄｅｏＧｒａｐｈｉｃＡｄａｐｔｅｒ）など１０数
種類におよぶ表示モードがあり、それぞれ解像度や表示
可能な色の数が異なる。図１０は、その一覧表である。（１）表示色について図１０から判るように、各表示モードによって１ピクセ
ル当りの構成ビット数（ビット／ピクセル）が異なり、
画像メモリ（ＶＲＡＭ）中の格納フォーマットも異なっ
ている。当然、１ピクセル当りの構成ビット数が多いモ
ードの方が、多色表示が可能である。ここで、ＩＢＭ社
のパーソナル・コンピュータのグラフィックス環境にお
いて最も多色表示可能な、表示モード１３（ｈ）（ＶＧ
Ａ）を一例に挙げると、そのカラー情報の出力フローは
以下の通りである。まず、ＶＲＡＭのあるアドレスがア
クセスされるとＶＲＡＭ中の画像データ（ビット／ピク
セル：モード１３（ｈ）時）は、予め色情報が格納され
ているカラーパレット内のカラーレジスタを選択するた
めのアドレスとして働く。ＶＧＡの場合、カラーパレッ
トは１８ビット（Ｒ，Ｇ，Ｂの各６ビット）のカラーレ
ジスタを２５６本持っており、このカラーレジスタに色
情報が格納されている。ＶＲＡＭからの画像データによ
って２５６本の中から１つのカラーレジスタが選択され
ると、Ｒ，Ｇ，Ｂの各６ビット構成のカラーデータが読
み出され、同じカラーパレット内にあるＤ−Ａコンバー
タへと導かれる。Ｒ，Ｇ，Ｂ各１つずつ設けられている
Ｄ−Ａコンバータは、６ビットのカラーデータをアナロ
グ信号に変換して、ディスプレイ（ＣＲＴ）に送る。こ
の様なカラー情報の出力方式（カラーパレット＋アナロ
グ出力）は、ＶＲＡＭのデータ量の割に多色表示が実現
できる点や、カラーレジスタのデータを書き換えること
で、ＶＲＡＭ中のデータを書き換えなくても表示画面上
の色を変化させることができる点、またディスプレイと
の接続本数を少なくできる点などの利点があり、現在の
主なパーソナル・コンピュータにおける標準的な手法と
なっている。（２）解像度について図１０において、解像度に関しても各表示モード毎に異
なり、例えば、モードＤ（ｈ）の場合は、３２０×２０
０ピクセル（絵素）、モード１２（ｈ）の場合は、６４
０×４８０ピクセルである。この様な、多種類の表示モ
ードすべてを１つのディスプレイ（ＣＲＴ）でサポート
することは従来より比較的困難とされており、表示可能
な表示モードを規定（制限）しているものが一般的であ
る。また、“マルチスキャン”や“マルチシンク”と呼
ばれる一部の自動追尾型のＣＲＴ等では、比較的広範囲
の表示モードをサポートするために、各表示モードに応
じて電子ビームの走査周波数を切り替えるという手法を
とっている。このため表示情報の少ない（解像度の低
い）表示モードで表示を行うと、文字や数字が歯抜けて
表示されるものも多い。

【発明が解決しようとする課題】前記の様な、表示色及
び解像度が異なる各種表示モードを強誘電性液晶等のメ
モリー性を有する液晶を用いた表示装置に適用して表示
する場合、ＣＲＴ等に表示する場合と異なり、以下の様
なことを考慮しなければならない。（１）表示色に関して強誘電性液晶表示装置などに代表される２値化表示素子
を用いた表示装置の場合、ＣＲＴ等の様に１ピクセル
（絵素）内でアナログ的に（深さ方向で）階調を表現す
ること、即ち３次元的に階調表示をすることが難しい。
２値化表示素子で階調表示を行わせる場合、深さ方向の
階調（カラー）データを横方向（広がり方向）に展開す
る処理を行い、２次元的に表示（面積階調）させるのが
一般的である。したがって、表示色が異なる各種表示モ
ードを強誘電性液晶表示装置等で表示させる場合、表示
モードに応じて、本来ＣＲＴ用の深さ方向の階調（カラ
ー）データを実際の表示装置の絵素の配置にしたがって
横方向（広がり方向）の階調データに変換しなければな
らない。（２）解像度に関して高解像度（１０００×１０００絵素以上）の強誘電性液
晶表示装置等の表示装置に対して、従来よりＣＲＴ等で
用いられている各種表示モードでの表示を行おうとする
と、液晶表示装置の有効絵素数（解像度）にくらべてＣ
ＲＴ表示モードの解像度が低い（表示情報が少ない）た
め、液晶表示装置側に余絵素（絵素が余る）が発生す
る。このような場合、液晶表示装置側で縦・横の電極を
複数本束ねて同時駆動することで、拡大表示を行うこと
もできる。例えば、１２８０×１０２４絵素の強誘電性
液晶表示装置において、モードＤ（ｈ）（３２０×２０
０絵素）の画面を表示させる場合等（１）倍〜４倍まで
の拡大表示が実現できる。この様な拡大表示を取り入れ
ても、液晶表示装置の有効絵素数（解像度）と表示モー
ドの解像度との関係によっては、有効表示領域の外部に
余画素が生ずる。したがって、この有効表示領域外の余
絵素の部分（ボーダー部）に対して、しかるべき処理を
施す必要がある。ＣＲＴで低解像度の表示モードを表示
する場合は、電子ビームの走査周波数を下げて蛍光面を
間引き走査することによって、ビームがあたらない部分
は黒色（暗）に保たれる。しかしながら、強誘電性液晶
表示装置の場合は、画像データの入力がないとその絵素
の状態が保証されない（明又は暗、ｏｎまたはｏｆ
ｆ）。このため、余絵素の部分にもデータを入力し、駆
動制御してやることが必要である。本発明は、従来から
のＣＲＴなどで用いられている画像情報出力回路では実
現できない上記問題点を除去すべくなされたもので、そ
の目的は、従来からのＣＲＴなどで用いられてきた各種
表示モードでの画面を、強誘電性液晶表示装置などの２
値化表示素子を用いた表示装置上に破綻なく表示するた
めの画像情報出力回路を実現することにある。本発明で
は、従来からのＣＲＴ等で用いられている画像情報出力
回路を用いた表示装置では実現できない上記課題を解決
すべくなされたもので、表示モードと表示装置との違い
により生じる有効表示領域の外の領域の枠データを表示
することにより、表示画面の違和感のない表示装置、表
示制御装置及び表示制御方法を提供することを目的とす
る。

【課題を解決するための手段】本願発明の表示装置は、
第１の解像度の表示パネルを用い、画像データを表示可
能な表示装置において、外部から供給される第２の解像
度の画像データを記憶する記憶手段と、前記記憶手段に
記憶されている画像データを読み出す読出手段と、前記
読み出した画像データを前記表示パネルの表示ライン毎
に表示する場合、該画像データを第２の解像度と前記画
像データが表示される表示領域の外の領域に表示される
枠データを記憶する枠データ記憶手段と、前記枠データ
を、該枠データが表示される表示ラインに表示される前
記画像データの同期信号のブランキング期間に転送する
転送手段と、前記画像データと前記枠データにより、前
記表示パネル上に表示を行なう表示制御手段とから構成
される。また、本願発明の表示装置は、第１の解像度の
表示パネルを用い、画像データを表示可能な表示装置に
おいて、外部から供給される第２の解像度の画像データ
を記憶する記憶手段と、前記記憶手段に記憶されている
画像データを読み出す読出手段と、前記読み出した画像
データを前記表示パネルの表示ライン毎に表示する場
合、該画像データの第２の解像度と前記表示パネルの第
１の解像度との相違により生じる、前記画像データが表
示される表示領域外の領域に表示される枠データを記憶
する枠データ記憶手段と、前記画像データと、該画像デ
ータの表示ラインを示すアドレスデータと、前記枠デー
タとを転送する転送手段と、前記アドレスデータに基づ
き、前記画像データと前記枠データとを前記表示パネル
の表示ラインに表示する表示制御手段とから構成され
る。更に、本願発明の表示制御装置は、第１の解像度の
表示パネルを有する表示装置を制御する表示制御装置で
あって、外部から供給される第２の解像度の画像データ
を記憶する記憶手段と、前記記憶手段に記憶されている
画像データを読み出す読出手段と、前記第１の解像度と
前記第２の解像度との相違により生じる、前記画像デー
タが表示される表示領域外の領域に表示される枠データ
を記憶する枠データ記憶手段と、前記記憶手段から読み
出した画像データと、該画像データの表示ラインを示す
アドレスデータと、前記枠データとを合成する合成手段
と、前記合成手段で合成されたデータを転送する転送手
段と、転送されてきたデータに含まれるアドレスデータ
で指定される前記表示パネルの表示ラインに、転送され
てきたデータに含まれる画像データ、枠データに基づ
き、表示を行なう表示駆動手段とから構成される。ま
た、本願発明の表示制御方法は、第１の解像度の表示パ
ネルを有する表示装置を制御する表示制御方法であっ
て、外部から供給される第２の解像度の画像データを記
憶手段に記憶し、前記記憶手段に記憶されている画像デ
ータを読み出し、前記記憶手段から読み出した画像デー
タと、該画像データの表示ラインを示すアドレスデータ
と、前記第１の解像度と前記第２の解像度との相違によ
り生じる前記画像データが表示される表示領域外の領域
に表示される枠データとを合成し、合成されたデータを
転送し、転送されてきたデータに含まれるアドレスデー
タで指定される前記表示パネルの表示ラインに、転送さ
れてきたデータに含まれる画像データ、枠データに基づ
き、表示を行なう構成からなる。

【発明の実施の形態】以下、本願発明の一実施形態を図
面を用いて詳細に説明する。本実施形態においては、双
安定性（メモリー性）を有する強誘電性液晶等を用いた
表示装置において、画像メモリから読みだされる画像デ
ータを１画素データ毎に次段に導く第一のマルチプレク
サ、第一のマルチプレクサから出力されるデータに基づ
き、画素データを出力するパレットＲＡＭ、さらにパレ
ットＲＡＭからの画素データを表示装置に転送するため
の出力フォーマットに変換する第二のマルチプレクサを
有し、本体ＣＰＵからの表示モード要求に応じて、画像
データの変換処理及び有効表示領域外（枠部）の処理を
行うことにより、多種多様な表示モードに適応できる表
示装置の画像情報出力回路を実現したものである。図２
は、画像情報の供給源であるパーソナル・コンピュータ
などの本体装置側に設けられたグラフィックス・コント
ローラと強誘電性液晶表示装置との全体構成図である。
本発明による画像情報出力回路は、図２におけるグラフ
ィックス・コントローラ内に設けられている。表示パネ
ルは、走査電極１０２４本、情報電極２５６０本をマト
リクス上に配し、配向処理を施した２枚のガラス板の中
に強誘電性液晶を封入したもので、走査線は走査電極駆
動回路、情報線は情報電極駆動回路にそれぞれ接続され
ている。また、１絵素（ピクセル）は図２の表示パネル
中○内に示す様に３：２の面積比に分割された２ビット
／ピクセル構成をとっており、１絵素当り４レベルの階
調表示が可能である。ディスプレイ・コントローラは、
本発明による画像情報出力回路からの表示情報を受け取
り、走査電極駆動回路及び情報電極駆動回路を制御す
る。グラフィックス・コントローラは、表示機能全般を
司るＣＰＵ（中央演算処理装置、以下ＧＣＰＵ）とＶＲ
ＡＭ（画像情報格納用メモリ）、及び本発明による画像
情報出力回路であるディスプレイインターフェイスから
構成されており、ホストＣＰＵと表示装置との間の表示
情報の管理や通信全般を制御している。図１は、本発明
によるディスプレイインターフェイスの構成図である。
本回路は、ＶＲＡＭからの画像データを面積階調データ
に変換する階調変換部１、有効表示領域外のデータを決
めるためのボーダーレジスタ２、走査線アドレス発生部
３、液晶表示装置に画像データを転送するための出力フ
ォーマットに変換するためのデータセレクタ４、から構
成されている。以下、図面にしたがって、その動作を説
明する。（１）階調変換部ＶＲＡＭ５に格納されている画像データは、前述のＩＢ
Ｍ社グラフィックス環境下の表示モードを例にとれば、
モード３（ｈ）のとき４ビット／ピクセル、モード１３
（ｈ）のときは８ビット／ピクセルというように表示モ
ード毎に１ピクセル（絵素）当りの構成ビット数が異な
る。本実施例では、ＶＲＡＭ５内に格納されている画像
データはＶＲＡＭ５への１回の読みだし操作（アクセ
ス）で常に２バイト（１６ビット）出力されるように構
成されている。このため、ＶＲＡＭ５への１回のアクセ
スで出力される絵素の数は、表示モードによって異な
り、例えばモード３（ｈ）の場合は４絵素分、モード１
３（ｈ）の場合は２絵素分が１回のアクセスで出力され
る。後述するパレットＲＡＭ１２は、１絵素単位で階調
変換を行うことから、ＶＲＡＭ５から読みだされた画像
データを１絵素単位でパレットＲＡＭ１２に導かなけれ
ばならない。このために設けられたのがピクセル・マル
チプレクサ１１である。図３は、ピクセル・マルチプレ
クサ１１の画像データ変換フォーマットを示しており、
これら変換モードの切り替えはＧＣＰＵ６からの命令で
行われる（図２）。例えば、表示モード３（ｈ）のと
き、ＶＲＡＭからは１回のアクセスで４絵素分（４ビッ
ト／ピクセル）の画像データが出力されるから、ピクセ
ル・マルチプレクサ１１は変換モードＢで動作させるこ
とになる。この変換モードＢの場合、ピクセル・マルチ
プレクサ１１はＶＲＡＭ５から出力される４絵素分のデ
ータを含むＶＳＤ０〜１５から、第一の位相でＶＳＤ０
〜３及びＶＳＤ４〜７の２絵素分のデータを抽出し、そ
れぞれＱ０〜３、Ｑ８〜１１としてパレットＲＡＭ１
２、パレットＲＡＭ１３に導く。次に、第二の位相で今
度はＶＳＤ８〜１１、ＶＳＤ１２〜１５の２絵素分のデ
ータを、それぞれＱ０〜３、Ｑ８〜１１としてパレット
ＲＡＭ１２、パレットＲＡＭ１３に導く。この様に、マ
ルチ・プレクサ１１は２回の位相に分けて画像データを
パレットＲＡＭ部１２，１３に導く。また図３におい
て、変換モードＡ及びＣは、それぞれＶＲＡＭ内の画像
データ・フォーマットが８ビット／ピクセル及び２ビッ
ト／ピクセルの場合の変換モードであり、前記４ビット
／ピクセルの場合と同様に、画像データが１絵素単位で
パレットＲＡＭ１２に導かれるように構成されている。
パレットＲＡＭ１２及び１３は、ＶＲＡＭ５からの絵素
データ（色情報）をそれぞれ１絵素単位で、実際の表示
パネルの絵素のＯＮ／ＯＦＦデータに変換する部分であ
る。本発明による＜深さ方向の色情報＞から＜横方向の
階調情報＞（面積階調）への変換は、ここで実現され
る。図１の実施例では、パレットＲＡＭが２つ並列に設
けられているが、これはパレットＲＡＭでの画像データ
変換速度が、要求される表示装置への転送速度に比べて
遅いことに対処するためのものであり、パレットＲＡＭ
の処理速度が十分速ければ１つで全く問題ない。逆に、
ＶＲＡＭ５の読み出し速度やマルチプレクサ１１及び１
４の動作速度が十分速いケースでは、それに応じてパレ
ットＲＡＭの数を増やせばそれだけ変換系としての処理
速度を上げることも可能である。パレットＲＡＭ１２及
び１３は、それぞれパレットレジスタと呼ばれる８ビッ
ト長のレジスタ×２５６本で構成されており、予めＧＣ
ＰＵ６によって絵素の色情報に応じた階調情報（絵素の
ＯＮ／ＯＦＦデータ）が書き込まれる。尚、本実施例で
は、パレットＲＡＭ１２と１３には同じ階調情報が書き
込まれるように構成されている。また、各パレットＲＡ
Ｍへの書き込み操作及び読み出し操作は、任意のタイミ
ングで行うことができるが、通常は一水平走査期間毎も
しくは一垂直走査期間毎に必要に応じて行う。図４は、
パレットＲＡＭ内パレットレジスタの階調データ（絵素
のＯＮ／ＯＦＦデータ）と実際の表示パネルの絵素配置
との関係を示している。図４において、（ｃ）が本実施
例で用いた表示パネルの最小絵素単位である。前述のよ
うに、１絵素は面積比３：２で分割されており各々独立
に駆動されることにより、４レベルの階調表示を実現し
ている。また、（ｂ）及び（ａ）は、拡大表示モードで
の１絵素の取り扱いを示している。それぞれ、４絵素、
１６絵素分をとりまとめて１絵素として扱うことによ
り、２倍，４倍の拡大表示を行うとともに、表示できる
階調数も８レベル，１６レベルと増加する。図４に示す
ように、パレットレジスタの階調データは、そのまま表
示パネル上の各絵素のＯＮ／ＯＦＦデータと１：１で対
応している。図５に示すようにＶＲＡＭ５からの絵素デ
ータ（色情報）は、パレットＲＡＭのパレットレジスタ
を選択するためのアドレスとして働く。例えば、ＶＲＡ
Ｍ５からの絵素データ（色情報）が４ビット／ピクセル
の場合、１６本のパレットレジスタの中から１本を選択
する。また、絵素データが８ビット／ピクセル及び２ビ
ット／ピクセルの場合は、それぞれ２５６本，４本のパ
レットレジスタの中から１本を選択する。あるパレット
レジスタが選択されると、その中に格納されている階調
データＰＬ０〜７、ＰＨ０〜７が出力され、次段のピク
セル・マルチプレクサ１４へと導かれる。ピクセル・マ
ルチプレクサ１４は、パレットＲＡＭから出力される絵
素のＯＮ／ＯＦＦデータ（最大８ビットのデータ）を表
示パネルの拡大表示モード（ｅＸ．１×，２×，４×）
に応じて表示可能なビット数に変換する処理を行う。図
６は、ピクセル・マルチプレクサ１４の変換モードを示
している。例えば、表示パネルで２倍（２×）拡大表示
を行う場合、変換モードＢが選択される。このとき、１
絵素当りの取り得る階調データ数は４ビットであるか
ら、パレットＲＡＭ１２及び１３から出力される８ビッ
トデータＰＬ０〜７、ＰＨ０〜７の内、それぞれ下位４
ビット（ＰＬ０〜３、ＰＨ０〜３）のみが抽出され、Ｐ
ＩＸ０〜７として出力される。また、変換モードＡ及び
Ｃは、それぞれ４倍（４×）、等倍（１×）時の変換フ
ォーマットを示している。以上説明したように、ＶＲＡ
Ｍ５内の絵素データ（色情報）は、２つのマルチプレク
サ１１及び１４とパレットＲＡＭによって、表示パネル
上の階調データへと変換される。（２）ボーダーレジスタ部前述のように、液晶表示装置の有効絵素数＞表示モード
の解像度の場合、有効表示領域外の余絵素（ボーダー
部）になんらかのパターンを表示させなければならな
い。このボーダー部に出力するデータを格納するために
設けられたのが、ボーダーレジスタ２である。図７は、
ボーダーレジスタの構成を示している。本実施例では、
ボーダーレジスタは基本的には８ビット長のレジスタ１
本からなり、各ビットがそれぞれボーダーデータＢＤ０
〜７（図７）に対応している。また、ボーダーレジスタ
２は、いわゆるダブルバッファの構成になっており、Ｇ
ＣＰＵ６からは任意のタイミングで書き換えができる。
実際のボーダーデータは、水平同期信号もしくは垂直同
期信号のタイミングでボーダーレジスタ出力段にセット
される。このボーダーレジスタ２に設定されたデータを
送出するタイミングを制御するのは水平及び垂直のブラ
ンク信号（ＨＢｌａｎｋ，ＶＢｌａｎｋ）である。基本
的には図８に示すように、それぞれのブランク信号のい
ずれかがＬｏレベル（ブランク期間内）にある時にボー
ダーデータが出力され、それ以外の期間では有効表示領
域内の画像データが出力される。詳しくは、後述データ
セレクタの動作で説明する。（３）走査線アドレスデータ発生部表示パネルの走査線アドレスデータＡ０〜１５を発生さ
せるために設けられたのが、走査線アドレス発生部３で
ある。走査線アドレス発生部３は、液晶表示装置側のデ
ィスプレイ・コントローラより入力される水平同期信号
Ｈｓｙｎｃをクロックとする１２ビットのバイナリカウ
ンタ（走査線４０９６本まで選択可能）である。本カウ
ンタは、ＧＣＰＵ６からカウント値（走査線アドレスデ
ータ）を任意のタイミングでプリセットすることができ
る。さらに、カウントアップの幅（何本飛び越し走査を
行うか）も設定することができる。（４）液晶表示装置への出力部強誘電性液晶表示装置への画像データ転送フォーマット
は、すでに本出願人らが、特願昭６１−２１２１８４
号、あるいは特願昭６３−２８５１４１号などに於て、
メモリー性を有する表示素子において高解像度表示を実
現するために通信方法に関して提案している。これら提
案によれば、画像データの転送に関して、書換えの必要
の走査線に対してその走査線アドレス情報と画像情報と
を同一伝送線上をシリアルに時分割転送する方式をとっ
ている。これら転送フォーマットを実現するために設け
られたのが、データセレクタ４である。データセレクタ
４は、ＧＣＰＵ６からのタイミング制御信号に基づき、
階調変換済みの画像データＰＤ０〜７、ボーダーデータ
ＢＤ０〜７、走査線アドレスデータＡ０〜１５の３種類
のデータを時分割で切り替えて表示装置に送る。図９
は、前記提案に準拠した形での本発明による画像情報出
力回路であるディスプレイインターフェイスからの転送
フォーマットの一例である。図９において、水平ブラン
キング信号ＨＢｌａｎｋがＬｏレベル（ブランク期間
内）の期間において、水平同期信号Ｈｓｙｎｃが入力さ
れると、データセレクタ４はＧＣＰＵ６からのタイミン
グ制御により、まず走査線アドレスデータＡ０〜１５を
２サイクル（４クロック（ＣＬＫ））で出力する。次
に、ＨＢｌａｎｋがＨｉレベルになるまでの間ボーダー
レジスタ２からのボーダーデータＢＤ０〜７を通信線Ｐ
ＩＸ０〜７にのせ続ける。ＨＢｌａｎｋがＨｉレベルに
なったら（ブランク期間終了）、階調変換済みの有効表
示領域内の画像データＰＤ０〜７を通信線ＰＩＸ０〜７
にのせる。図９では、有効表示領域内の画像データとし
て１２８０画素（６４０絵素）分の情報を転送すると、
ＧＣＰＵ６は再びＨＢｌａｎｋをＬｏレベルにする。Ｈ
ＢｌａｎｋがＬｏレベルになったことで、データセレク
タ１４は再びボーダーデータＢＤ０〜７を通信線ＰＩＸ
０〜７にのせ、全絵素分のデータ（１２８０絵素）の転
送を終了する。尚、図９は、水平走査方向の転送タイミ
ングに関して記してあるが、データセレクタ４は、垂直
走査方向に関しても同様に垂直ブランキング信号を使っ
てボーダーエリアと有効表示領域と区別し、出力データ
を切り替えている。さらに、ＨＢｌａｎｋ及びＶＢｌａ
ｎｋのタイミングを制御することにより、有効表示領域
を画面上の任意の位置に表示することも可能である。以
上説明した様に、双安定性（メモリー性）を有する強誘
電性液晶等を用いた表示装置において、画像メモリから
読み出される画像データを１画素分毎に次段に導く第一
のマルチプレクサ、第一のマルチプレクサから出力され
るデータに基づき、予め定められた画素のＯＮ／ＯＦＦ
データを出力するパレットＲＡＭ、さらにパレットＲＡ
Ｍからのデータを表示装置に転送するための出力フォー
マットに変換する第二のマルチプレクサを有する画像情
報出力回路を設け、本体ＣＰＵからの表示モード要求に
応じて、画像データの変換処理及び有効表示領域外（枠
部）の処理を行うことにより、従来からのＣＲＴなどで
用いられてきた各種表示モードでの画面を、強誘電性液
晶表示装置などの２値化表示素子を用いた表示装置上に
破綻なく表示することが可能となる。

【発明の効果】以上説明のように、本願発明によれば、
表示モードと表示装置との解像度の違いにより生じる有
効表示領域の外の領域の枠データを、表示のための同期
信号のブランキング期間に出力するため、表示装置の解
像度が高くなっても有効表示領域の表示を効率的に行な
うことができる。また、表示画面の表示ラインを指定す
るアドレスと画像データと枠データを対応づけて送信す
るので、表示装置の解像度が表示モードの解像度よりも
高くなっても任意の表示ラインの表示が行なえ、表示画
面のちらつきが起こらない等の表示品質が向上する。

【図面の簡単な説明】

【図１】本願発明の実施形態に係る画像情報出力回路の
構成図である。

【図２】本願発明の実施形態に係る画像情報出力回路を
含むグラフィックコントローラと強誘電性液晶表示パネ
ルユニットとの全体構成図である。

【図３】ピクセル・マルチプレクサ１１のデータ変換フ
ォーマットを示す図である。

【図４】パレットＲＡＭ内のパレットレジスタの階調デ
ータと実際の表示パネルの絵素配置との関係を示す図で
ある。

【図５】ＶＲＡＭからの画像データとパレットレジスタ
のアドレスとの関係を示す図である。

【図６】ピクセル・セレクタ１４のデータ変換フォーマ
ットを示す図である。

【図７】ボーダーレジスタの構成及びボーダーデータと
表示パターンの一例を示す図である。

【図８】表示画面上のボーダー部の位置と水平及び垂直
ブランキング信号との関係を示す図である。

【図９】画像情報出力回路からの転送フォーマットの一
例を示す図である。

【図１０】ＩＢＭ社のパーソナル・コンピュータにおけ
る表示モードを示す図である。

【符号の説明】

１階調変換部２ボーダーレジスタ３走査線アドレス発生部５ＶＲＡＭ１１マルチプレクサ１２パレットＲＡＭ１３パレットＲＡＭ１４マルチプレクサ

Claims

【特許請求の範囲】

【請求項１】第１の解像度の表示パネルを用い、画像
データを表示可能な表示装置において、外部から供給される第２の解像度の画像データを記憶す
る記憶手段と、前記記憶手段に記憶されている画像データを読み出す読
出手段と、前記読み出した画像データを前記表示パネルの表示ライ
ン毎に表示する場合、前記画像データが表示される表示
領域の外の領域に表示される枠データを記憶する枠デー
タ記憶手段と、前記枠データを、該枠データが表示される表示ラインに
表示される前記画像データの同期信号のブランキング期
間に転送する転送手段と、前記画像データと前記枠データにより、前記表示パネル
上に表示を行なう表示制御手段とからなることを特徴と
する表示装置。
【請求項２】前記表示パネルが強誘電性液晶により構
成されていることを特徴とする請求項１記載の表示装
置。
【請求項３】第１の解像度の表示パネルを用い、画像
データを表示可能な表示装置において、外部から供給される第２の解像度の画像データを記憶す
る記憶手段と、前記記憶手段に記憶されている画像データを読み出す読
出手段と、前記読み出した画像データを前記表示パネルの表示ライ
ン毎に表示する場合、該画像データの第２の解像度と前
記表示パネルの第１の解像度との相違により生じる、前
記画像データが表示される表示領域外の領域に表示され
る枠データを記憶する枠データ記憶手段と、前記画像データと、該画像データの表示ラインを示すア
ドレスデータと、前記枠データとを転送する転送手段
と、前記アドレスデータに基づき、前記画像データと前記枠
データとを前記表示パネルの表示ラインに表示する表示
制御手段とからなることを特徴とする表示装置。
【請求項４】前記表示パネルが強誘電性液晶により構
成されていることを特徴とする請求項３記載の表示装
置。
【請求項５】前記画像データが、ｎ×ｎ（ｎは自然
数）の絵素を表わすデータからなることを特徴とする請
求項３記載の表示装置。
【請求項６】第１の解像度の表示パネルを有する表示
装置を制御する表示制御装置であって、外部から供給される第２の解像度の画像データを記憶す
る記憶手段と、前記記憶手段に記憶されている画像データを読み出す読
出手段と、前記第１の解像度と前記第２の解像度との相違により生
じる、前記画像データが表示される表示領域外の領域に
表示される枠データを記憶する枠データ記憶手段と、前記記憶手段から読み出した画像データと、該画像デー
タの表示ラインを示すアドレスデータと、前記枠データ
とを合成する合成手段と、前記合成手段で合成されたデータを転送する転送手段
と、転送されてきたデータに含まれるアドレスデータで指定
される前記表示パネルの表示ラインに、転送されてきた
データに含まれる画像データ、枠データに基づき、表示
を行なう表示駆動手段とからなることを特徴とする表示
制御装置。
【請求項７】第１の解像度の表示パネルを有する表示
装置を制御する表示制御方法であって、外部から供給される第２の解像度の画像データを記憶手
段に記憶し、前記記憶手段に記憶されている画像データを読み出し、前記記憶手段から読み出した画像データと、該画像デー
タの表示ラインを示すアドレスデータと、前記第１の解
像度と前記第２の解像度との相違により生じる前記画像
データが表示される表示領域外の領域に表示される枠デ
ータとを合成し、合成されたデータを転送し、転送されてきたデータに含まれるアドレスデータで指定
される前記表示パネルの表示ラインに、転送されてきた
データに含まれる画像データ、枠データに基づき、表示
を行なうことを特徴とする表示制御方法。