JPH10321623A

JPH10321623A - 半導体装置及びその製造方法

Info

Publication number: JPH10321623A
Application number: JP9128631A
Authority: JP
Inventors: Eiji Mochizuki; 栄二望月; Ikue Kawashima; 伊久▲衛▼ 川島
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-05-19
Filing date: 1997-05-19
Publication date: 1998-12-04

Abstract

(57)【要約】【課題】本発明は、メタル配線上の層間絶縁膜のメタ
ル配線幅依存の発生を抑制し、配線パッド部上の層間絶
縁膜厚が厚くなることを防ぎ、同一層の配線上のヴィア
ホール厚さを均一にすることを目的する。【解決手段】この発明の半導体装置は、各配線層上の
層間絶縁膜３、５の平坦性が０．３μｍ以下であるｎ
（ｎは３以上の整数）層の多層配線構造を有する半導体
装置において、（ｎ−１）層以下のボンディングパッド
部の配線パッド部６ａ、６ｂが孤立する配線部分が生じ
ないようにスペース８ａ、８ｂを有してパターニングさ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多層配線構造を
有する半導体装置に関し、特に層間絶縁膜が平坦化処理
された半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体集積回路（ＬＳＩ）の高性能化、
高集積化に伴い、配線ピッチは縮小され、それと同時に
配線層の多層化も進んでいる。この配線層数の増加によ
り、層間絶縁膜に凹凸が生じる。

【０００３】一方、配線ピッチの微細化に対応するため
に、高ＮＡステッパーが採用されている。この高ＮＡス
テッパーは焦点深度が浅いためパターンを形成する場合
に、基板に対し高い平坦度が要求される。上述したよう
に、配線層の多層化により層間絶縁膜に凹凸が発生する
ので、種々の方法により平坦化が行われている。近年、
ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰ
ｏｌｉｓｈｉｎｇ）（化学機械研磨）技術を用いて平坦
化する例が増えている。

【０００４】しかし、ＣＭＰにより平坦化された基板に
対し、特に３層以上の多層配線構造の場合には、接続孔
（以下、ヴィアホールという。）のエッチングを施す際
に、ボンディングパッド部等のように広いスペースを開
口する部分が混在すると下記のような問題が生ずること
がわかった。

【０００５】図１２及び図１３に従来の配線構造を示
す。図１２は平面図、図１３は図１２のＡ−Ａ’線断面
図である。この図に示すように、トランジスタ等が形成
されたシリコン基板１上に第１層目の配線パターン層２
が形成され、この第１層目の配線パターン層２を覆うよ
うにＰＥＴＥＯＳ等の層間絶縁膜３が形成され、ＣＭＰ
等により平坦化された後、ヴィアホールエッチングによ
りヴィアホール７ａが形成される。このヴィアホール７
ａは、最小サイズの接続孔であり、ＬＳＩチップ内の回
路ブロック内や回路ブロック間の電気接続のための配線
部分に用いられる。そして、この層間絶縁膜３上に第２
層目の配線パターン層４が形成され、この第２層目の配
線パターン層４を覆うように第２の層間絶縁膜５が形成
され、ＣＭＰ等により平坦化される。

【０００６】この層間絶縁膜５にヴィアホールエッチン
グによりヴィアホール７ｂが形成される。そして、半導
体装置の配線部分においては、通常各配線層毎にボンデ
ィングパッド用の広い配線パッド部１１（１１ａ、１１
ｂ）が設けられ、この上の絶縁膜３、５を大きく開口す
ることが行われている。

【０００７】すなわち、上記したヴィアホール７ａの形
成の際に、図１３に示すように、ボンディングパッド用
の配線パッド部１１ａは他のヴィアホールとは異なり、
大きなエリアを開口して形成され、さらに上層の配線パ
ッド部１１ｂも同様に形成される。層間絶縁膜をそれぞ
れ平坦化せず多層配線を行う場合には、基本的にこれは
特に問題とはならない。しかしながら、各層間絶縁膜を
平坦化した場合においては、第１のヴィアホール７ａの
エッチング時には、特に問題は生じないが、第２のヴィ
アホール７ｂの形成時には問題が生じる。

【０００８】これはボンディングパッド用の配線パッド
部１１のみ第１のヴィアホールの埋め込みが完全に出来
ていないため、広い開口部の上の層間絶縁膜５の厚みは
厚くなるからである。図１３に示すように、通常のヴィ
アホールサイズ上の第２の配線層４を覆う層間絶縁膜５
の膜厚ａは配線パッド部１１ａ上の層間絶縁膜５の膜厚
ｂより薄くなる。このため、第２のヴィアホール７ｂを
形成する際に、エッチング深さが異なる部分が生じてし
まう。この様な場合、通常のサイズのヴィアホール７ｂ
は、配線パッド部１１ｂよりホール深さが浅いために、
前述したように、膜厚ａの部分では、深い部分のエッチ
ングを終了するまでにかなりオーバーエッチングがかか
ってしまう。オーバーエッチング量が多くなると、ホー
ルが広がってしまうため配線の設計ルールを圧迫してし
まうとともに、異物が発生する等の問題が生ずる。

【０００９】このような平坦化した半導体装置の多層配
線部を形成する際に生ずるヴィアホールエッチングやボ
ンディング用の配線パッド部の問題を解決した半導体装
置及びその製造方法をこの出願人は既に提案している
（特願平８−１０６５６０号参照）。

【００１０】上記に提案された方法の１つを図６及び図
７に従い説明する。図６は平面図、図７は図６のＡ−
Ａ’線断面図である。

【００１１】絶縁膜で覆われたシリコン基板１上に第１
層目のメタル配線パターン層２が形成され、この第１層
目のメタル配線パターン層２には、ボンディングパッド
用の配線パッド部１２ａが設けられている。この第１層
目のメタル配線パターン層２上に、このメタル配線パタ
ーン層２を覆って層間絶縁膜３が堆積されており、この
絶縁膜３はＣＭＰにより平坦化されている。

【００１２】この層間絶縁膜３にヴィアホール７ａが形
成され、そして、ボンディングパッド用の配線パッド部
１２ａ上には、図６及び図７に示すように、ヴィアホー
ル７ａがアレイ状に複数個並ぶように形成されている。
このヴィアホール７ａにブランケットタングステン法等
の埋め込みメタルプロセスによって、メタル（タングス
テン）９が充填されると共に、層間絶縁膜３上に第２層
目のメタル配線パターン層４が形成される。

【００１３】第１層目の配線パッド部１２ａと第２層目
の配線パッド部１２ｂはヴィアホール７ａに埋め込まれ
たメタル９により接続されている。

【００１４】そして、第２層目のメタル配線パターン層
４を覆うように層間絶縁膜５が設けられ、この層間絶縁
膜５にヴィアホール７ｂが形成される。埋め込みメタル
プロセスによりヴィアホール７ｂをメタル９により充填
し、その上に３層目のメタル配線パターン層１３が設け
られる。

【００１５】上記した埋め込みメタル９を用いる場合、
ヴィアホール７ａ（７ｂ）のサイズは、どこでも同じ大
きさであるのがベストであるが、チップ内全体にわたっ
て各配線層間の回路ブロック内や回路ブロック間の接続
用配線部に用いる最小ヴィアホールサイズの２倍以下の
サイズあるいは最小サイズの２倍以下のサイズの短辺を
持つ長方形状により開孔すればヴィアホール７ａ（７
ｂ）への埋め込みメタル９の充填が行える。

【００１６】このように上記した第１の方法において
は、図７に示すようなボンディングパッド部がヴィアホ
ール７ａ（７ｂ）により接続される。

【００１７】しかしながら、この方法では例えば１００
μｍ角の配線パッド部１２ａ（１２ｂ）上の層間絶縁膜
３、５は、０．４〜０．５μｍに微細加工されたメタル
配線上に比べ少なくとも１００ｎｍ以上厚く形成されて
しまう。このために、ヴィアホール７ｂのエッチング条
件の設定の仕方によっては、ヴィアホール７ｂの寸法、
抵抗ばらつきや導通不良が発生する畏れがある。

【００１８】この配線パッド部１２ａ（１２ｂ）上の層
間絶縁膜３、５が厚くなる原因としては、層間絶縁膜の
形成方法や、層間絶縁膜の平坦化方法によってメタルの
配線幅依存が発生することが挙げられる。

【００１９】一例として、層間絶縁膜の形成方法に従来
から用いられているプラズマＣＶＤ法によるＰＥＴＥＯ
Ｓを用いた場合と、近年サブハーフミクロン以降の世代
で導入され始めている、デポジションとスパッタエッチ
ングを同時に行いながら成膜していく高密度プラズマＣ
ＶＤ法（以下、ＨＤＰ−ＣＶＤと略記する。）を用いた
場合において、平坦化をＣＭＰ法で行ったときの層間絶
縁膜厚のメタル配線幅依存性を調べた結果をそれぞれ図
５、図４に示す。図４はＨＤＰ−ＣＶＤにより層間絶縁
膜を形成し、ＣＭＰ前後の膜厚の変化を示す特性図、図
５はＰＥＴＯＳにより層間絶縁膜を形成し、ＣＭＰ前後
の膜厚の変化を示す特性図である。メタル形状は、全体
を一つの部分として孤立に形成したものとラインの幅と
スペースの幅とが同じものを交互に配置したライン
（Ｌ）／スペース（Ｓ）状でラインを１０本に形成した
ものである。

【００２０】どちらの成膜方法を用いた場合でも、最小
メタル幅に対して、１００μｍのメタル幅上の層間絶縁
膜は１００ｎｍ以上厚くなっていることがわかる。さら
に層間絶縁膜の平坦化方法としてＣＭＰ法を用いる場合
は、１００μｍ角のパッド部が複数個アレイ状に並んで
いるパターンにおいては、平坦化が難しく、さらにパッ
ド部上の層間絶縁膜が厚くなってしまう。また、図７に
示すように、パッド部１２ｂ上の層間絶縁膜の膜厚
（ｂ）と最小メタル上の層間絶縁膜の膜厚（ａ）との差
は１００ｎｍ以上となる。そして、配線パッド部が積み
重なっていくにつれ、層間絶縁膜の段差が増大（ｄ＞
ｃ）するという問題も生じてくる。

【００２１】上記の他の方法につき図８及び図９に従い
説明する。図８は平面図、図９は図８のＡ−Ａ’線断面
図である。この方法は、半導体チップがその入出力のた
めに有するボンディングパッド用の配線パッド部１４
を、多層メタル配線層の最上部にのみ形成したものであ
る。

【００２２】この方法を３層配線の例で説明する。前述
と同様に、絶縁膜で覆われてるシリコン基板１上に第１
層目の配線メタルを堆積し、パターニングすることによ
り第１層目のメタル配線パターン層２が形成される。こ
この絶縁膜は、平坦化されていてもされていなくてもよ
い。この第１層目のメタル配線パターン層２にはボンデ
ィングパッド用の配線パッド部は設けていない。この上
に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより
平坦化する。

【００２３】この後、層間絶縁膜３にヴィアホール７ａ
を形成し、第２メタル配線パターン層４を堆積して、パ
ターニングする。この第２メタル配線パターン層４に
も、ボンディングパッド用の配線パッド部は形成されて
いない。この後、第２の層間絶縁膜５を堆積して平坦化
し、第２のヴィアホール７ｂを開口する。この上に第３
層目のメタル配線パターン層１３を堆積し、パターニン
グする。この第３層目のメタル配線パターン層１３にの
みボンディングパッド用の配線パッド部１４が形成され
ている。

【００２４】上記した方法の場合、下部のメタル配線層
はヴィアホール７ａ（７ｂ）により３層目の配線まで接
続し、３層目でボンディングパッド用の配線パッド部１
４と接続するように構成されている。

【００２５】ただし、この場合にはチップ内どの場所に
おいてもヴィアホール７ａ（７ｂ）により、３層目の配
線まで接続することは３層目の配線を過密化させてしま
うため、ボンディングパッド用の配線パッド部１４近傍
でヴィアホールを用いて上層に接続する必要がある。そ
のため、ボンディングパッド用の配線パッド部６の近傍
に配線が配置できずチップサイズをわずかに増大させて
しまう欠点がある。

【００２６】ところで、ｎ層（ｎは３以上の整数）上、
即ち、最上層のボンディングパッド用の配線パッド部の
開口部は、ボンディングパッド用の配線パッド部の上の
みとなる。従って、この部分の膜厚は多少厚くてもこの
絶縁膜には、ヴィアホールが存在しないので、上述した
ホールエッチングに関する問題は考慮しなくともよいこ
とになる。

【００２７】そこで、図１０及び図１１に示す方法にお
いては、ボンディングパッド用の配線パッド部１４を多
層メタル配線層の最上部にのみ形成した上記の半導体装
置の構造を改良し、第ｎメタル配線層及び第（ｎ−１）
層にボンディングパッド用の配線パッド部１５ｂ、１５
ｃを配置する構造にしている。このように構成すること
で、チップサイズをわずかに増大させてしまう上記の欠
点を改善することと、ボンディングパッド用の配線パッ
ド部１５へ接続できるメタル配線層を増やすことで設計
の自由度を増加するものである。

【００２８】そして、この上にパッシベーション膜１６
を堆積し、ボンディングパッド用の配線パッド部のみを
エッチングにより開口部１７を形成する。ここでは、平
坦化はしないため、パッシベーション膜１６は、コンフ
ォーマルに形成されており、ボンディングパッド用の配
線パッド部１５のエッチングは何ら問題なく行える。

【００２９】

【発明が解決しようとする課題】上記した図８及び図９
に示されるようなパッド部を多層配線の最上部にのみ形
成する半導体装置の構成では、下層の配線層においてパ
ッド部への接続が必要な配線はヴィアホールを介してそ
の配線層のパッドにつなぐことになるので、ヴィアホー
ルを開口する分配線を引き回す必要が生じチップサイズ
をわずかに増大させてしまう欠点がある。また、十分な
ヴィアホールを確保していない場合は導通不良などによ
る歩留まり低下などが発生してしまう畏れがある。

【００３０】この問題を解決する方法として、上記した
図１０及び図１１に示すような最上層の第ｎ配線層及び
その下の第（ｎ−１）層にパッド部を配置した構成では
メタル配線が３層以上に多層化している現在及び今後の
トレンドに対しては、やはりチップサイズがわずかに増
大させてしまう欠点を解消することはできない。また、
十分なヴィアホールを確保していない場合は導通不良な
どによる歩留まり低下などが発生してしまう畏れがあ
る。

【００３１】本発明は、メタル配線上の層間絶縁膜のメ
タル配線幅依存の発生を抑制し、配線パッド部上の層間
絶縁膜厚が厚くなることを防ぎ、同一層の配線上のヴィ
アホール厚さを均一にすることを目的としている。

【００３２】また、各配線層間はパッド部において複数
個以上のヴィアホールで接続することにより、チップサ
イズの増大を招くことなく、また充分なヴィアホール数
をパッド内に確保し、導通不良や歩留まり低下などが発
生してしまう畏れを無くすことも目的する。

【００３３】

【課題を解決するための手段】この発明の半導体装置
は、各配線層上の層間絶縁膜の平坦性が０．３μｍ以下
であるｎ（ｎは３以上の整数）層の多層配線構造を有す
る半導体装置において、（ｎ−１）層以下のボンディン
グパッド用の配線パッド部が孤立する配線部分が生じな
いように所定のスペースを有してパターニングされてい
ることを特徴とする。

【００３４】上記の構成によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜厚のメタル幅依存性が抑
制できるので、ヴィアホール深さのばらつきを押さえ、
平坦性を向上できる。

【００３５】また、この発明の半導体装置は、各配線層
上の層間絶縁膜の平坦性が０．３μｍ以下であるｎ（ｎ
は３以上の整数）層の多層配線構造を有する半導体装置
において、（ｎ−１）層以下の層で１０μｍ以上の幅の
配線が孤立する配線部分が生じないように所定のスペー
スを有してパターニングされていることを特徴とする。

【００３６】上記の構成によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜厚のメタル幅依存性が抑
制できるので、ヴィアホール深さのばらつきを押さえ、
平坦性を向上できる。

【００３７】また、上記の各構成において、パターニン
グされて残存する配線部分の幅を１０μｍ以下にすると
よい。

【００３８】上記の構成によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜厚のメタル幅依存を抑制
できる効果が大きいので、さらにヴィアホール深さのば
らつきを抑え、平坦性が向上する。

【００３９】更に、上記の各構成において、パターニン
グされて残存する配線間のスペースを最小デザインルー
ルにするとよい。

【００４０】上記の構成によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜のメタル幅依存を抑制し
つつ、メタル面積が増大するので、導通のためのヴィア
ホールの数が多く取れ、またその配置が容易になる。さ
らに、ボンディングの強度も向上する。

【００４１】また、各配線層間の接続孔は、各配線層間
の最小接続孔サイズの２倍以下のサイズあるいは最小接
続孔サイズの２倍以下のサイズの短辺を持つ長方形状に
より開口されるもののみで構成するとよい。

【００４２】第ｎ（ｎ＞１）番目のヴィアホールを上記
の構成を用いれば、第（ｎ＋１）番目の配線層を平坦に
形成することができるので、第（ｎ＋１）番目のヴィア
ホールのばらつきを抑え、平坦性を向上できる。

【００４３】更に、各配線層間の接続は、複数個以上の
上記のサイズの接続孔により接続するとよい。

【００４４】上記の構成によれば、確実に配線間の導通
を取ることができ、信頼性が向上する。

【００４５】この発明の半導体装置の製造方法は、各配
線層上の層間絶縁膜の平坦性が０．３μｍ以下であるｎ
（ｎは３以上の整数）層の多層配線構造を有する半導体
装置の製造方法において、基板上にボンディングパッド
部の配線パッド部が孤立する配線部分が生じないように
所定のスペースを有しパターニングして配線層を形成し
た後、この配線層を覆って層間絶縁膜を堆積し、この層
間絶縁膜を平坦化する工程と、上記ボンディングパッド
用の配線パッド部上の層間絶縁膜に接続孔が複数個並ぶ
ように形成する工程と、上記層間絶縁膜上にボンディン
グパッド部の配線パッド部が孤立する配線部分が生じな
いように所定のスペースを有しパターニングして配線層
を形成し、接続孔を介して下層のボンディングパッド用
の配線パッド部を接続する工程と、を有することを特徴
とする。

【００４６】上記の方法によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜厚のメタル幅依存性が抑
制できるので、ヴィアホール深さのばらつきを押さえ、
平坦性を向上でき、ヴィアホールの寸法、抵抗のばらつ
きや導通不良を防ぐことができる。

【００４７】また、第１層目から第（ｎ−１）層上への
層間絶縁膜を高密度プラズマＣＶＤ法で形成するとよ
い。

【００４８】上記の構成によれば、層間絶縁膜を形成
し、平坦化した後の層間絶縁膜厚のメタル幅依存を抑制
できる効果が従来の成膜方法で行うよりも大きいので、
さらにヴィアホール深さのばらつきを抑え、平坦性を向
上できる。

【００４９】更に、第１層目から第（ｎ−１）層上への
層間絶縁膜の平坦化を化学的機械的研磨法で行うように
構成するとよい。

【００５０】また、この方法は、自己平坦化能力がある
ので、平坦化法として上記に記載のＣＭＰを用いる場
合、研磨時間が短くて済みスループットが実現できる。

【００５１】

【発明の実施の形態】以下、この発明の実施の形態につ
き図１ないし図３に従い説明する。尚、従来例と同一部
分には同一符号を付す。

【００５２】図１はこの発明の実施の形態を示す平面
図、図２は図１のＡ−Ａ’線断面図である。図３は、こ
の発明のボンディングパッド用の配線パッド部の他の実
施の形態を示す平面図である。尚、この実施の形態にお
いては、３層配線の例で説明する。

【００５３】まず、トランジスタが形成され、絶縁膜で
被われているシリコン半導体基板１上に第１層目の配線
メタルを堆積し、パターニングすることにより第１のメ
タル配線パターン層２が形成される。このシリコン半導
体基板１上の絶縁膜は平坦化されていなくてもよい。上
記した第１層目のメタル配線パターン層２にはボンディ
ングパッド用の配線パッド部６ａが設けられている。こ
のとき配線パッド部６ａは図１または図３に示されてい
るような格子状やストライプ状にパターニングされてい
る。即ち、配線パッド部６ａが孤立することが無いよう
に、パターン部６ａ内に所定のスペース８ａを設けてい
る。パターニングされて残存する配線パッド６ａ内の全
ての配線幅は１０μｍ以下とし、また、配線間のスペー
スは最小デザインルールとしている。この配線パッド部
６ａの形状は孤立したメタルが発生しないようにパター
ニングさえすれば、格子状やストライプ状に限られずど
のような形状でもよい。ここでは、例えば、メタル幅５
μｍ、スペース幅５μｍの１０組で、１００μｍ角のパ
ッドに相当する面積を有する図３に示すスリット状の配
線パッド部６ａを形成した。

【００５４】次に、この第１層目のメタル配線パターン
層２上に第１層間絶縁膜３を堆積し、この層間絶縁膜３
をＣＭＰにより平坦化する。

【００５５】上記層間絶縁膜３の平坦化は、リソグラフ
ィーからの要求によりチップ内段差が０．３μｍ以下と
なるまでＣＭＰ等により行う。この平坦度の要求は、例
えば、０．５μｍのライン＆スペースのような微細配線
をパターニングする場合、リソグラフィーの焦点深度は
１．５μｍ程度になってしまうこと、さらに装置上の位
置精度が現状のステッパーでは０．７５μｍ程度必要で
あることから配線部の段差をトータルで０．７５μｍ程
度以下にしなければならない、という前提から来てい
る。

【００５６】また、３層配線の場合で２回の平坦化を行
う場合で最大段差を容認できる条件であるが、各層の平
坦度は少なくとも０．３２５μｍ以下、望ましくは０．
３０μｍ以下にする必要がある。

【００５７】次に、リソグラフィーにより層間絶縁膜３
にヴィアホール７ａのレジストのパターニングを行う。
この際、ボンディングパッド用の配線パッド部６ａに
は、図１及ないし図３に示すように、ヴィアホール７ａ
がアレイ状に複数個並ぶように、レジストをパターニン
グし、その後ドライエッチングにより層間絶縁膜３のエ
ッチングを行って、ヴィアホール７ａを形成する。この
第１ヴィアホール７ａの形成は、配線パッド部６ａに確
実に導通が取れるような数の複数個をメタル上に配置す
るように設計している。

【００５８】上記した第１ヴィアホール７ａの深さは、
図４及び図５に示すように、１００μｍ角の配線パッド
部を用いるよりも５μｍのライン＆スペースのスリット
状の配線パッド部６ａを用いる方が、配線パッド部上の
第１ヴィアホール７ａの深さが薄くなり、ばらつきを小
さく抑えることができる。

【００５９】このときの第１ヴィアホール７ａの深さは
孤立の５μｍのメタル上の第１ヴィアホール７ａの深さ
に相当し、第１層間絶縁膜３の形成方法によらない。ば
らつきを抑える効果は、層間絶縁膜としてＰＥＴＥＯＳ
を用いるよりも、ＨＤＰ−ＣＶＤを用いる方がその効果
は大きい。さらに、配線パッド部６ａ上の第１ヴィアホ
ール７ａの深さが薄くなることにより、配線パッド部６
ａ近辺の平坦性が向上し、配線層が多層化するにつれそ
の効果は大きい。

【００６０】その後、タングステン（Ｗ）をＣＶＤ等に
より堆積した後、エッチバックによりタングステンをホ
ール内にのみ残すブランケットタングステン法等の埋め
込みメタルプロセスによって、ヴィアホール７ａをメタ
ル（タングステン）９により充填する。

【００６１】埋め込みメタルを用いる場合、ヴィアホー
ルのサイズは、どこでも同じ大きさであるのがベストで
あるが、チップ内全体にわたって各配線層間の回路ブロ
ック内や回路ブロック間の接続用配線部に用いる最小ヴ
ィアホールサイズの２倍以下のサイズあるいは最小サイ
ズの２倍以下のサイズの短辺を持つ長方形状により開孔
されてもヴィアホールへの埋め込みメタルの充填は可能
であることが実験により確認されている。

【００６２】また、埋め込みメタルプロセスにおけるエ
ッチバックは、ドライエッチングによるものでも良好な
結果を与えるが、ＣＭＰプロセスによるものの方が、３
層目の配線メタルを堆積する時点での平坦性は上がる。

【００６３】続いて、層間絶縁膜３上に第２層目のメタ
ル配線パターン層４を形成する。このメタル配線パター
ン層４においても、配線パッド部６ｂは第１層のメタル
配線パターン２の時と同様にスリット状に形成する。

【００６４】次に、この第２層目のメタル配線パターン
層４上に第２層間絶縁膜５を堆積し、この層間絶縁膜５
をＣＭＰにより平坦化し、第２ヴィアホール７ｂを開口
する。配線パッド部６ｂについては、第２ヴィアホール
７ｂを形成する際も、第１ヴィアホール７ａと同様に行
う。その後、同様に、タングステン（Ｗ）をＣＶＤ等に
より堆積した後、エッチバックによりタングステンをホ
ール内にのみ残すブランケットタングステン法等の埋め
込みメタルプロセスによって、ヴィアホール７ｂをメタ
ル（タングステン）９により充填する。この上に第３層
目のメタルを堆積し、パターニングすることにより第３
メタル配線パターン層１０を形成した。このときの配線
パッド部６ｃはスリット状にする必要はなく通常のパタ
ーニングされていないシート状のものでよい。

【００６５】以上の方法を用いることにより、配線層の
パッド部のようにメタル幅の広い部分上のヴィアホール
深さを薄くすることができ、全体のばらつきを抑え、か
つ平坦性を向上することができる。

【００６６】上記した実施の形態においては、配線パッ
ド部６ａ（６ｂ）について説明したが、１０μｍ以上の
配線の幅を有する場合には同様に、孤立するメタルが生
じないように所定のスペースを有して配線をパターニン
グするとよい。

【００６７】

【発明の効果】以上説明したように、この発明によれ
ば、層間絶縁膜を形成し、平坦化した後の層間絶縁膜厚
のメタル幅依存性が抑制できるので、ヴィアホール深さ
のばらつきを押さえ、平坦性を向上でき、ヴィアホール
の寸法のばらつき、抵抗のばらつきや導通不良を解消す
ることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態を示す平面図である。

【図２】図１のＡ−Ａ’線断面図である。

【図３】この発明のボンディングパッド用の配線パッド
部の他の実施の形態を示す平面図である。

【図４】ＨＤＰ−ＣＶＤにより層間絶縁膜を形成し、Ｃ
ＭＰ前後の膜厚の変化を示す特性図である。

【図５】ＰＥＴＯＳにより層間絶縁膜を形成し、ＣＭＰ
前後の膜厚の変化を示す特性図である。

【図６】従来の層間絶縁膜が平坦化された多層配線構造
の半導体装置の問題点を解決する半導体装置を示す平面
図である。

【図７】図６のＡ−Ａ’線断面図である。

【図８】従来の層間絶縁膜が平坦化された多層配線構造
の半導体装置の問題点を解決する半導体装置を示す平面
図である。

【図９】図８のＡ−Ａ’線断面図である。

【図１０】従来の層間絶縁膜が平坦化された多層配線構
造の半導体装置の問題点を解決する半導体装置を示す平
面図である。

【図１１】図１０のＢ−Ｂ’線断面図である。

【図１２】従来の層間絶縁膜が平坦化された多層配線構
造の半導体装置を示す平面図である。

【図１３】図１２のＡ−Ａ’線断面図である。

【符号の説明】

１シリコン基板２、４、１０メタル配線パターン層３、５層間絶縁膜６配線パッド部６ａ、６ｂ、６ｃ配線パッド部７ａ、７ｂヴィアホール８ａ、８ｂスペース９メタル

Claims

【特許請求の範囲】

【請求項１】各配線層上の層間絶縁膜の平坦性が０．
３μｍ以下であるｎ（ｎは３以上の整数）層の多層配線
構造を有する半導体装置において、（ｎ−１）層以下の
ボンディングパッド用の配線パッド部が孤立する配線部
分が生じないように所定のスペースを有してパターニン
グされていることを特徴とする半導体装置。
【請求項２】パターニングされて残存する配線部分の
幅が１０μｍ以下であることを特徴とする請求項１に記
載の半導体装置。
【請求項３】パターニングされて残存する配線間のス
ペースが最小デザインルールであることを特徴とする請
求項１または２に記載の半導体装置。
【請求項４】各配線層上の層間絶縁膜の平坦性が０．
３μｍ以下であるｎ（ｎは３以上の整数）層の多層配線
構造を有する半導体装置において、（ｎ−１）層以下の
層で１０μｍ以上の幅の配線が孤立する配線部分が生じ
ないように所定のスペースを有してパターニングされて
いることを特徴とする半導体装置。
【請求項５】パターニングされて残存する配線部分の
幅が１０μｍ以下であることを特徴とする請求項４に記
載の半導体装置。
【請求項６】パターニングされて残存する配線間のス
ペースが最小デザインルールであることを特徴とする請
求項４または５に記載の半導体装置。
【請求項７】各配線層間の接続孔は、各配線層間の最
小接続孔サイズの２倍以下のサイズあるいは最小接続孔
サイズの２倍以下のサイズの短辺を持つ長方形状により
開口されるもののみであることを特徴とする請求項１な
いし６のいずれかに記載の半導体装置。
【請求項８】各配線層間の接続は、複数個以上の上記
請求項７に示されるサイズの接続孔により接続されるこ
とを特徴とする請求項１ないし６のいずれかに記載の半
導体装置。
【請求項９】各配線層上の層間絶縁膜の平坦性が０．
３μｍ以下であるｎ（ｎは３以上の整数）層の多層配線
構造を有する半導体装置の製造方法において、基板上に
ボンディングパッド用の配線パッド部が孤立する配線部
分が生じないように所定のスペースを有しパターニング
して配線層を形成した後、この配線層を覆って層間絶縁
膜を堆積し、この層間絶縁膜を平坦化する工程と、上記
ボンディングパッド用の配線パッド部上の層間絶縁膜に
接続孔が複数個並ぶように形成する工程と、上記層間絶
縁膜上にボンディングパッド部の配線パッド部が孤立す
る配線部分が生じないように所定のスペースを有しパタ
ーニングして配線層を形成し、接続孔を介して下層のボ
ンディングパッド用の配線パッド部を接続する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】第１層目から第（ｎ−１）層上への層
間絶縁膜を高密度プラズマＣＶＤ法で形成することを特
徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】第１層目から第（ｎ−１）層上への層
間絶縁膜の平坦化を科学的機械的研磨法で行うことを特
徴とする請求項９または１０に記載の半導体装置の製造
方法。