JPH10321881A - 可変容量ダイオードの製造方法 - Google Patents
可変容量ダイオードの製造方法Info
- Publication number
- JPH10321881A JPH10321881A JP12693897A JP12693897A JPH10321881A JP H10321881 A JPH10321881 A JP H10321881A JP 12693897 A JP12693897 A JP 12693897A JP 12693897 A JP12693897 A JP 12693897A JP H10321881 A JPH10321881 A JP H10321881A
- Authority
- JP
- Japan
- Prior art keywords
- predetermined
- epitaxial layer
- varicap
- layer
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 所定のブレークダウン電圧を確保し、直列抵
抗を低減させた可変容量ダイオードの製造方法を提供す
る。 【解決手段】 高濃度のＮ型不純物を含む半導体基板１
１に、予め求めたＰＮ接合の降伏電圧が所定の降伏電圧
Ｖｂとなるエピタキシャル層の不純物濃度を所定濃度Ｎ
VBと、この所定濃度ＮVBのエピタキシャル層で構成され
るバリキャップ１に、所定の降伏電圧Ｖｂ印加時の空乏
層幅ｄと略等しいエピタキシャル層の所定膜厚ｄ0 と
で、Ｎ型のエピタキシャル層１２を形成し、その後、イ
オン注入法により、ｎ+ 拡散層１４と、ｐ+ 拡散層１５
を形成することで、バリキャップ１のＰＮ接合を形成す
る。 【効果】 信頼性の高い、高性能なバリキャップが作製
できる。
抗を低減させた可変容量ダイオードの製造方法を提供す
る。 【解決手段】 高濃度のＮ型不純物を含む半導体基板１
１に、予め求めたＰＮ接合の降伏電圧が所定の降伏電圧
Ｖｂとなるエピタキシャル層の不純物濃度を所定濃度Ｎ
VBと、この所定濃度ＮVBのエピタキシャル層で構成され
るバリキャップ１に、所定の降伏電圧Ｖｂ印加時の空乏
層幅ｄと略等しいエピタキシャル層の所定膜厚ｄ0 と
で、Ｎ型のエピタキシャル層１２を形成し、その後、イ
オン注入法により、ｎ+ 拡散層１４と、ｐ+ 拡散層１５
を形成することで、バリキャップ１のＰＮ接合を形成す
る。 【効果】 信頼性の高い、高性能なバリキャップが作製
できる。
Description
【０００１】
【発明の属する技術分野】本発明は可変容量ダイオード
の製造方法に関し、さらに詳しくは、所定の降伏電圧を
確保し、直列抵抗を低減した可変容量ダイオードの製造
方法に関する。
の製造方法に関し、さらに詳しくは、所定の降伏電圧を
確保し、直列抵抗を低減した可変容量ダイオードの製造
方法に関する。
【０００２】
【従来の技術】可変容量ダイオード（バリキャップ）と
は、半導体基板表面にＰＮ接合を形成したダイオードの
接合容量が、ダイオードの逆方向に印加する電圧により
変化する現象を用いたものである。このバリキャップは
ＴＶ受像機やテープレコーダのチューナ等に多用されて
いて、バリキャップの性能はチューナ性能を決める重要
な因子となっている。
は、半導体基板表面にＰＮ接合を形成したダイオードの
接合容量が、ダイオードの逆方向に印加する電圧により
変化する現象を用いたものである。このバリキャップは
ＴＶ受像機やテープレコーダのチューナ等に多用されて
いて、バリキャップの性能はチューナ性能を決める重要
な因子となっている。
【０００３】ここで、従来のバリキャップの製造方法の
例を、図３を参照して説明する。まず、図３に示すよう
に、高濃度の不純物がドープされた低抵抗のＮ型の半導
体基板１１表面に、低濃度の不純物がドープされたＮ型
のエピタキシャル層１２を形成する。このエピタキシャ
ル層１２形成の初期段階において、高濃度の不純物がド
ープされた低抵抗のＮ型の半導体基板１１から不純物が
エピタキシャル層１２中に混入するオートドーピング現
象が起き、エピタキシャル層１２下部にオートドーピン
グ層１２ａが形成される。その後、エピタキシャル層１
２表面に薄い熱酸化膜１３を形成し、この熱酸化膜１３
上にフォトレジストを塗布してパターニングをする。次
に、パターニングしたフォトレジストをマスクとして、
イオン注入法を用い、Ｎ型の不純物となるイオンを薄い
熱酸化膜１３を通してエピタキシャル層１２に打ち込
み、その後熱処理を行ってエピタキシャル層１２表面部
に、所定の不純物濃度プロファイルを持つｎ+ 拡散層１
４を選択的に形成する。
例を、図３を参照して説明する。まず、図３に示すよう
に、高濃度の不純物がドープされた低抵抗のＮ型の半導
体基板１１表面に、低濃度の不純物がドープされたＮ型
のエピタキシャル層１２を形成する。このエピタキシャ
ル層１２形成の初期段階において、高濃度の不純物がド
ープされた低抵抗のＮ型の半導体基板１１から不純物が
エピタキシャル層１２中に混入するオートドーピング現
象が起き、エピタキシャル層１２下部にオートドーピン
グ層１２ａが形成される。その後、エピタキシャル層１
２表面に薄い熱酸化膜１３を形成し、この熱酸化膜１３
上にフォトレジストを塗布してパターニングをする。次
に、パターニングしたフォトレジストをマスクとして、
イオン注入法を用い、Ｎ型の不純物となるイオンを薄い
熱酸化膜１３を通してエピタキシャル層１２に打ち込
み、その後熱処理を行ってエピタキシャル層１２表面部
に、所定の不純物濃度プロファイルを持つｎ+ 拡散層１
４を選択的に形成する。
【０００４】次に、新たなパターニングしたフォトレジ
ストをイオン注入のマスクとして用い、イオン注入法に
よりＰ型の不純物となるイオンを薄い熱酸化膜１３を通
してエピタキシャル層１２に打ち込み、その後熱処理を
行って、ｐ+ 拡散層１５を形成する。このｐ+ 拡散層１
５の大きさは、ｎ+ 拡散層１４表面の周辺より所定幅だ
け大きな広さとし、ＰＮ接合の周辺部における電界を緩
和して、降伏電圧（ブレークダウン電圧）を向上させる
構造となっている。
ストをイオン注入のマスクとして用い、イオン注入法に
よりＰ型の不純物となるイオンを薄い熱酸化膜１３を通
してエピタキシャル層１２に打ち込み、その後熱処理を
行って、ｐ+ 拡散層１５を形成する。このｐ+ 拡散層１
５の大きさは、ｎ+ 拡散層１４表面の周辺より所定幅だ
け大きな広さとし、ＰＮ接合の周辺部における電界を緩
和して、降伏電圧（ブレークダウン電圧）を向上させる
構造となっている。
【０００５】次に、ＣＶＤ法によりＣＶＤ酸化膜１６を
堆積し、この後ＣＶＤ酸化膜１６をパターニングしてｐ
+ 拡散層１５のコンタクトホール１７を形成する。更に
その後１％Ｓｉを含むＡｌ膜等のＡｌ合金膜を堆積し、
このＡｌ合金膜をパターニングして、ｐ+ 拡散層１５と
コンタクトする電極１８を形成することで、バリキャッ
プが作製される。
堆積し、この後ＣＶＤ酸化膜１６をパターニングしてｐ
+ 拡散層１５のコンタクトホール１７を形成する。更に
その後１％Ｓｉを含むＡｌ膜等のＡｌ合金膜を堆積し、
このＡｌ合金膜をパターニングして、ｐ+ 拡散層１５と
コンタクトする電極１８を形成することで、バリキャッ
プが作製される。
【０００６】バリキャップ１の性能評価量としては、下
記の様な印加電圧変化に対する容量変化の大きさを示す
容量変化指数ｎと、遮断周波数ｆc がある。 Ｃ∝（Ｖ＋Ｖbi）-n 、 ｆc ＝（２πＲS Ｃ）-1 ここで、Ｃは接合容量、Ｖは印加電圧、Ｖbiは拡散電
位、ＲS は接合容量Ｃに直列に入る直列抵抗である。容
量変化指数ｎを大きくするために、上述したバリキャッ
プ１の製造方法に示した如く、ＰＮ接合部のｐ+ 拡散層
１５に接するｎ+ 拡散層１４をイオン注入と熱拡散によ
り形成して指数関数的な濃度分布を持たせている。上述
のようにして作製されたバリキャップ１の不純物濃度プ
ロファイルは、図４に示すようなものとなり、この不純
物プロファイルを持つバリキャップ１の印加電圧と容量
の関係は図５に示すようなものとなる。一方、遮断周波
数ｆc を大きくするためには、遮断周波数ｆc が上述し
た接合容量Ｃと直列抵抗ＲS との積に逆比例するので、
直列抵抗ＲS をほぼ支配しているエピタキシャル層１２
の抵抗の低減、即ちエピタキシャル層１２の不純物濃度
を大きくし、ｎ+ 拡散層１４と低抵抗のＮ型の半導体基
板１１間の距離を小さくすればよい。
記の様な印加電圧変化に対する容量変化の大きさを示す
容量変化指数ｎと、遮断周波数ｆc がある。 Ｃ∝（Ｖ＋Ｖbi）-n 、 ｆc ＝（２πＲS Ｃ）-1 ここで、Ｃは接合容量、Ｖは印加電圧、Ｖbiは拡散電
位、ＲS は接合容量Ｃに直列に入る直列抵抗である。容
量変化指数ｎを大きくするために、上述したバリキャッ
プ１の製造方法に示した如く、ＰＮ接合部のｐ+ 拡散層
１５に接するｎ+ 拡散層１４をイオン注入と熱拡散によ
り形成して指数関数的な濃度分布を持たせている。上述
のようにして作製されたバリキャップ１の不純物濃度プ
ロファイルは、図４に示すようなものとなり、この不純
物プロファイルを持つバリキャップ１の印加電圧と容量
の関係は図５に示すようなものとなる。一方、遮断周波
数ｆc を大きくするためには、遮断周波数ｆc が上述し
た接合容量Ｃと直列抵抗ＲS との積に逆比例するので、
直列抵抗ＲS をほぼ支配しているエピタキシャル層１２
の抵抗の低減、即ちエピタキシャル層１２の不純物濃度
を大きくし、ｎ+ 拡散層１４と低抵抗のＮ型の半導体基
板１１間の距離を小さくすればよい。
【０００７】しかしながら、容量変化指数ｎに寄与して
いるｎ+ 拡散層１４の不純物濃度プロファイルや、遮断
周波数ｆc に寄与しているエピタキシャル層１２の不純
物濃度およびｎ+ 拡散層１４と低抵抗のＮ型の半導体基
板１１間の距離は、バリキャップ１のブレークダウン電
圧Ｖｂに関係する。今、バリキャップ１の仕様としての
バリキャップ１の容量変化範囲を、Ｃ1 ≧Ｃ≧Ｃ2 とす
ると、その時の電圧変化範囲は、Ｖ1 ≦Ｖ≦Ｖ2 とな
り、この電圧変化範囲でバリキャップ１がブレークダウ
ンを起こさないことを十分に保証するためには、例えば
バリキャップ１のブレークダウン電圧Ｖｂとして、Ｖｂ
≧１．２Ｖ2 とする必要がある。
いるｎ+ 拡散層１４の不純物濃度プロファイルや、遮断
周波数ｆc に寄与しているエピタキシャル層１２の不純
物濃度およびｎ+ 拡散層１４と低抵抗のＮ型の半導体基
板１１間の距離は、バリキャップ１のブレークダウン電
圧Ｖｂに関係する。今、バリキャップ１の仕様としての
バリキャップ１の容量変化範囲を、Ｃ1 ≧Ｃ≧Ｃ2 とす
ると、その時の電圧変化範囲は、Ｖ1 ≦Ｖ≦Ｖ2 とな
り、この電圧変化範囲でバリキャップ１がブレークダウ
ンを起こさないことを十分に保証するためには、例えば
バリキャップ１のブレークダウン電圧Ｖｂとして、Ｖｂ
≧１．２Ｖ2 とする必要がある。
【０００８】上述した如く、バリキャップ１のブレーク
ダウン電圧Ｖｂ≧１．２Ｖ2 を確保して、印加電圧変化
に対する容量変化が大きく、しかも直列抵抗ＲS の小さ
い高性能のバリキャップ１を作製するのが難しいという
問題がある。
ダウン電圧Ｖｂ≧１．２Ｖ2 を確保して、印加電圧変化
に対する容量変化が大きく、しかも直列抵抗ＲS の小さ
い高性能のバリキャップ１を作製するのが難しいという
問題がある。
【０００９】
【発明が解決しようとする課題】本発明は、上述した可
変容量ダイオードの製造方法における問題点を解決する
ことをその目的とする。即ち本発明の課題は、所定のブ
レークダウン電圧を確保し、直列抵抗を低減させた可変
容量ダイオードの製造方法を提供することを目的とす
る。
変容量ダイオードの製造方法における問題点を解決する
ことをその目的とする。即ち本発明の課題は、所定のブ
レークダウン電圧を確保し、直列抵抗を低減させた可変
容量ダイオードの製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明の可変容量ダイオ
ードの製造方法は、上述の課題を解決するために提案す
るものであり、高濃度の第１導電型不純物を含む半導体
基板に、所定濃度の第１導電型不純物を含むエピタキシ
ャル層を所定膜厚で形成する工程と、イオン注入法によ
り、第１導電型不純物となるイオンを前記エピタキシャ
ル層に選択的に注入し、第１導電型イオン注入層を形成
する工程と、第２導電型不純物のイオンを前記エピタキ
シャル層に選択的に注入した第２導電型イオン注入層を
形成することで、ＰＮ接合を形成する工程と、を有する
ことを特徴とするものである。
ードの製造方法は、上述の課題を解決するために提案す
るものであり、高濃度の第１導電型不純物を含む半導体
基板に、所定濃度の第１導電型不純物を含むエピタキシ
ャル層を所定膜厚で形成する工程と、イオン注入法によ
り、第１導電型不純物となるイオンを前記エピタキシャ
ル層に選択的に注入し、第１導電型イオン注入層を形成
する工程と、第２導電型不純物のイオンを前記エピタキ
シャル層に選択的に注入した第２導電型イオン注入層を
形成することで、ＰＮ接合を形成する工程と、を有する
ことを特徴とするものである。
【００１１】本発明によれば、エピタキシャル層が十分
厚いとした時の第１導電型イオン注入層と第２導電型イ
オン注入層とを持って構成されるＰＮ接合の降伏電圧が
所定の降伏電圧となるエピタキシャル層の不純物濃度を
所定濃度とし、この所定濃度のエピタキシャル層で構成
される上述したＰＮ接合に、所定の降伏電圧印加時の空
乏層幅をエピタキシャル層の所定膜厚とすることで、所
定の降伏電圧を確保し、直列抵抗を低減させたバリキャ
ップが得られる。従って、信頼性の高い、高性能なバリ
キャップが作製できる。
厚いとした時の第１導電型イオン注入層と第２導電型イ
オン注入層とを持って構成されるＰＮ接合の降伏電圧が
所定の降伏電圧となるエピタキシャル層の不純物濃度を
所定濃度とし、この所定濃度のエピタキシャル層で構成
される上述したＰＮ接合に、所定の降伏電圧印加時の空
乏層幅をエピタキシャル層の所定膜厚とすることで、所
定の降伏電圧を確保し、直列抵抗を低減させたバリキャ
ップが得られる。従って、信頼性の高い、高性能なバリ
キャップが作製できる。
【００１２】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図３中の構成部分と同様の構成部分には、同一の参照符
号を付すものとする。
面を参照して説明する。なお従来技術の説明で参照した
図３中の構成部分と同様の構成部分には、同一の参照符
号を付すものとする。
【００１３】本実施例は可変容量ダイドードの製造方法
に本発明を適用した例であり、これを図１および図２を
参照して説明する。まず、図１に示すように、高濃度の
第１導電型不純物を含む半導体基板、例えば不純物濃度
１Ｅ１９／ｃｍ3 のＮ型不純物がドープされた半導体基
板１１表面に、気相エピタキシャル成長法を用いて、所
定濃度の第１導電型不純物を含むエピタキシャル層、例
えば所定濃度として３．５Ｅ１５／ｃｍ3 の不純物濃度
によるＮ型のエピタキシャル層１２を、所定膜厚、例え
ば４μｍ程度形成する。このエピタキシャル層１２形成
の初期段階において、高濃度の不純物がドープされた低
抵抗のＮ型の半導体基板１１から不純物がエピタキシャ
ル層１２中に混入するオートドーピング現象が起き、エ
ピタキシャル層１２下部にオートドーピング層１２ａが
形成される。なお、上述したエピタキシャル層１２の不
純物の所定濃度および所定膜厚の決め方は、後ほど説明
する。
に本発明を適用した例であり、これを図１および図２を
参照して説明する。まず、図１に示すように、高濃度の
第１導電型不純物を含む半導体基板、例えば不純物濃度
１Ｅ１９／ｃｍ3 のＮ型不純物がドープされた半導体基
板１１表面に、気相エピタキシャル成長法を用いて、所
定濃度の第１導電型不純物を含むエピタキシャル層、例
えば所定濃度として３．５Ｅ１５／ｃｍ3 の不純物濃度
によるＮ型のエピタキシャル層１２を、所定膜厚、例え
ば４μｍ程度形成する。このエピタキシャル層１２形成
の初期段階において、高濃度の不純物がドープされた低
抵抗のＮ型の半導体基板１１から不純物がエピタキシャ
ル層１２中に混入するオートドーピング現象が起き、エ
ピタキシャル層１２下部にオートドーピング層１２ａが
形成される。なお、上述したエピタキシャル層１２の不
純物の所定濃度および所定膜厚の決め方は、後ほど説明
する。
【００１４】次に、エピタキシャル層１２表面に薄い熱
酸化膜１３を膜厚約４０ｎｍ程度形成し、この熱酸化膜
１３上にフォトレジストを塗布して、バリキャップ１形
成用のパターニングをする。その後、パターニングした
フォトレジストをマスクとして、イオン注入法を用い、
第１導電型不純物となるイオン、例えばＮ型不純物とな
るリン（Ｐ）イオンを、打ち込みエネルギー約５００ｋ
ｅＶ、ドーズ量約１Ｅ１３／ｃｍ2 で、薄い熱酸化膜１
３を通してエピタキシャル層１２表面に打ち込み、その
後熱処理、例えば約１０００°Ｃ、２０ｍｉｎ程度の熱
処理を行ってエピタキシャル層１２表面部に、所定の不
純物濃度プロファイルを持つｎ+ 拡散層１４を形成す
る。この所定の不純物濃度プロファイルは、あまり大き
な電圧変化を伴わずにバリキャップ１の仕様の容量変化
範囲が得られるようにして決めるものである。
酸化膜１３を膜厚約４０ｎｍ程度形成し、この熱酸化膜
１３上にフォトレジストを塗布して、バリキャップ１形
成用のパターニングをする。その後、パターニングした
フォトレジストをマスクとして、イオン注入法を用い、
第１導電型不純物となるイオン、例えばＮ型不純物とな
るリン（Ｐ）イオンを、打ち込みエネルギー約５００ｋ
ｅＶ、ドーズ量約１Ｅ１３／ｃｍ2 で、薄い熱酸化膜１
３を通してエピタキシャル層１２表面に打ち込み、その
後熱処理、例えば約１０００°Ｃ、２０ｍｉｎ程度の熱
処理を行ってエピタキシャル層１２表面部に、所定の不
純物濃度プロファイルを持つｎ+ 拡散層１４を形成す
る。この所定の不純物濃度プロファイルは、あまり大き
な電圧変化を伴わずにバリキャップ１の仕様の容量変化
範囲が得られるようにして決めるものである。
【００１５】次に、上述したフォトレジストを除去した
後、新たにフォトレジストを塗布し、ｎ+ 拡散層１４表
面の周辺部より、所定の幅だけ広い面積の開口が形成さ
れるフォトレジストのパターニングをする。その後、こ
のパターニングしたフォトレジストをマスクとして、第
２導電型不純物をイオン、例えばボロン（Ｂ）イオン注
入を、打ち込みエネルギー約１５ｋｅＶ、ドーズ量約５
Ｅ１５／ｃｍ2 で、薄い熱酸化膜１３を通してエピタキ
シャル層１２表面に打ち込み、その後熱処理、例えば約
９５０°Ｃ、２０ｍｉｎ程度の熱処理を行ってエピタキ
シャル層１２表面にｐ+ 拡散層１５を形成する。なお、
このｐ+ 拡散層１５の大きさは、ｎ+ 拡散層１４表面の
周辺より所定幅だけ大きな広さとし、ＰＮ接合の周辺部
における電界を緩和して、降伏電圧（ブレークダウン電
圧）を向上させる構造となっている。
後、新たにフォトレジストを塗布し、ｎ+ 拡散層１４表
面の周辺部より、所定の幅だけ広い面積の開口が形成さ
れるフォトレジストのパターニングをする。その後、こ
のパターニングしたフォトレジストをマスクとして、第
２導電型不純物をイオン、例えばボロン（Ｂ）イオン注
入を、打ち込みエネルギー約１５ｋｅＶ、ドーズ量約５
Ｅ１５／ｃｍ2 で、薄い熱酸化膜１３を通してエピタキ
シャル層１２表面に打ち込み、その後熱処理、例えば約
９５０°Ｃ、２０ｍｉｎ程度の熱処理を行ってエピタキ
シャル層１２表面にｐ+ 拡散層１５を形成する。なお、
このｐ+ 拡散層１５の大きさは、ｎ+ 拡散層１４表面の
周辺より所定幅だけ大きな広さとし、ＰＮ接合の周辺部
における電界を緩和して、降伏電圧（ブレークダウン電
圧）を向上させる構造となっている。
【００１６】次に、ＣＶＤ酸化膜１６を約５００ｎｍ程
度堆積し、その後ＣＶＤ酸化膜１６をパターニングし
て、バリキャップ１部のｐ+ 拡散層１５上部のＣＶＤ酸
化膜１６にコンタクトホール１７を形成する。更にその
後電極膜、例えば１％Ｓｉを含むＡｌ膜等のＡｌ合金膜
を膜厚約１．５μｍ程度堆積し、このＡｌ合金膜をパタ
ーニングして、ｐ+ 拡散層１５とコンタクトする電極１
８を形成する。以上の様にして、ｐ+ 拡散層１５、ｎ+
拡散層１４、Ｎ型のエピタキシャル層１２およびＮ型の
高濃度の半導体基板１１により構成されるバリキャップ
１が作製される。
度堆積し、その後ＣＶＤ酸化膜１６をパターニングし
て、バリキャップ１部のｐ+ 拡散層１５上部のＣＶＤ酸
化膜１６にコンタクトホール１７を形成する。更にその
後電極膜、例えば１％Ｓｉを含むＡｌ膜等のＡｌ合金膜
を膜厚約１．５μｍ程度堆積し、このＡｌ合金膜をパタ
ーニングして、ｐ+ 拡散層１５とコンタクトする電極１
８を形成する。以上の様にして、ｐ+ 拡散層１５、ｎ+
拡散層１４、Ｎ型のエピタキシャル層１２およびＮ型の
高濃度の半導体基板１１により構成されるバリキャップ
１が作製される。
【００１７】上述のバリキャップ１の作製におけるエピ
タキシャル層１２の不純物の所定濃度および所定膜厚の
決め方は、エピタキシャル層１２の厚みを十分厚くした
状態、例えば１０μｍ程度とした状態で、エピタキシャ
ル層１２の不純物濃度を変化させたバリキャップ１を形
成し、バリキャップ１の降伏電圧（ブレークダウン電
圧）とエピタキシャル層１２の不純物濃度との関係、お
よびバリキャップ１のブレークダウン電圧Ｖｂ直前のバ
リキャップ１の接合容量Ｃと不純物濃度との関係との関
係を前もって求めておく。
タキシャル層１２の不純物の所定濃度および所定膜厚の
決め方は、エピタキシャル層１２の厚みを十分厚くした
状態、例えば１０μｍ程度とした状態で、エピタキシャ
ル層１２の不純物濃度を変化させたバリキャップ１を形
成し、バリキャップ１の降伏電圧（ブレークダウン電
圧）とエピタキシャル層１２の不純物濃度との関係、お
よびバリキャップ１のブレークダウン電圧Ｖｂ直前のバ
リキャップ１の接合容量Ｃと不純物濃度との関係との関
係を前もって求めておく。
【００１８】今、バリキャップ１の仕様としての接合容
量Ｃの容量変化範囲がＣ1 ≧Ｃ≧Ｃ 2 で、Ｃ1 ／Ｃ2 ≒
７程度となるためのｎ+ 拡散層１４の所定の不純物濃度
プロファイルを固定し、エピタキシャル層１２の厚みを
十分厚くした状態で、上述したバリキャップ１のブレー
クダウン電圧と不純物濃度との関係は、図２（ａ）に示
すグラフのようになり、またバリキャップ１のブレーク
ダウン電圧Ｖｂ直前のバリキャップ１の接合容量Ｃと不
純物濃度との関係は、図２（ｂ）に示すグラフのように
なる。
量Ｃの容量変化範囲がＣ1 ≧Ｃ≧Ｃ 2 で、Ｃ1 ／Ｃ2 ≒
７程度となるためのｎ+ 拡散層１４の所定の不純物濃度
プロファイルを固定し、エピタキシャル層１２の厚みを
十分厚くした状態で、上述したバリキャップ１のブレー
クダウン電圧と不純物濃度との関係は、図２（ａ）に示
すグラフのようになり、またバリキャップ１のブレーク
ダウン電圧Ｖｂ直前のバリキャップ１の接合容量Ｃと不
純物濃度との関係は、図２（ｂ）に示すグラフのように
なる。
【００１９】次に、接合容量Ｃ＝Ｃ2 のバリキャップ１
の印加電極Ｖ＝Ｖ2 とし、この印加電極Ｖ＝Ｖ2 でバリ
キャップ１がブレークダウンを起こさないことを保証す
るためのバリキャップ１のブレークダウン電圧Ｖｂとし
て、例えばブレークダウン電圧Ｖｂ≧１．２Ｖ2 とすれ
ば、図２（ａ）のグラフより、Ｖｂ＝１．２Ｖ2 なるエ
ピタキシャル層１２の不純物濃度ＮがＮ＝ＮBV、例えば
ＮBV＝３．５Ｅ１５／ｃｍ2 として求められる。
の印加電極Ｖ＝Ｖ2 とし、この印加電極Ｖ＝Ｖ2 でバリ
キャップ１がブレークダウンを起こさないことを保証す
るためのバリキャップ１のブレークダウン電圧Ｖｂとし
て、例えばブレークダウン電圧Ｖｂ≧１．２Ｖ2 とすれ
ば、図２（ａ）のグラフより、Ｖｂ＝１．２Ｖ2 なるエ
ピタキシャル層１２の不純物濃度ＮがＮ＝ＮBV、例えば
ＮBV＝３．５Ｅ１５／ｃｍ2 として求められる。
【００２０】次に、不純物濃度Ｎ＝ＮBVの時のバリキャ
ップ１のブレークダウン電圧Ｖｂ直前のバリキャップ１
の接合容量Ｃが、図２（ｂ）のグラフより、接合容量Ｃ
がＣ＝ＣBVとして求められる。接合容量Ｃ＝ＣBVが求め
られると、この時のＰＮ接合のＮ型不純物領域における
空乏層幅ｄはｄ≒Ｓε／ＣBVとなる。ここで、ＳはＰＮ
接合の面積である。エピタキシャル層１２の所定膜厚ｄ
0 としては、上述した空乏層幅ｄ≒Ｓε／ＣBVと略等し
くする。なお、より正確なエピタキシャル層１２の所定
膜厚ｄ0 としては、ｐ+ 拡散層１５の層厚ｄ1 およびオ
ートドーピング層１２ａの層厚ｄ2を考慮して、所定膜
厚ｄ0 ≒Ｓε／ＣBV＋ｄ1 ＋ｄ2 とする。なお、所定膜
厚ｄ0 としては、例えばｄ≒Ｓε／ＣBVは約２．７μｍ
で、ｄ1＋ｄ2 は約１μｍなので、約３．７μｍとな
る。ただ、エピタキシャル層１２の不純物濃度や膜厚に
ばらつきがあることを考慮して、バリキャップ１の製造
においては、エピタキシャル層１２の所定膜厚ｄ0 とし
て、約４μｍとした。
ップ１のブレークダウン電圧Ｖｂ直前のバリキャップ１
の接合容量Ｃが、図２（ｂ）のグラフより、接合容量Ｃ
がＣ＝ＣBVとして求められる。接合容量Ｃ＝ＣBVが求め
られると、この時のＰＮ接合のＮ型不純物領域における
空乏層幅ｄはｄ≒Ｓε／ＣBVとなる。ここで、ＳはＰＮ
接合の面積である。エピタキシャル層１２の所定膜厚ｄ
0 としては、上述した空乏層幅ｄ≒Ｓε／ＣBVと略等し
くする。なお、より正確なエピタキシャル層１２の所定
膜厚ｄ0 としては、ｐ+ 拡散層１５の層厚ｄ1 およびオ
ートドーピング層１２ａの層厚ｄ2を考慮して、所定膜
厚ｄ0 ≒Ｓε／ＣBV＋ｄ1 ＋ｄ2 とする。なお、所定膜
厚ｄ0 としては、例えばｄ≒Ｓε／ＣBVは約２．７μｍ
で、ｄ1＋ｄ2 は約１μｍなので、約３．７μｍとな
る。ただ、エピタキシャル層１２の不純物濃度や膜厚に
ばらつきがあることを考慮して、バリキャップ１の製造
においては、エピタキシャル層１２の所定膜厚ｄ0 とし
て、約４μｍとした。
【００２１】上述したエピタキシャル層１２の不純物濃
度Ｎ＝ＮBVとし、エピタキシャル層１２の膜厚ｄ0 ≒Ｓ
ε／ＣBV＋ｄ1 ＋ｄ2 とすれば、所定のブレークダウン
電圧Ｖｂがバリキャップ１に印加された時、図１に示す
ように、ＰＮ接合の空乏層は丁度オートドーピング層１
２ａに接する状態まで広がるので、空乏層が高濃度のオ
ートドーピング層１２ａに制限されて広がらなくなるこ
とによるブレークダウン電圧Ｖｂの低下がなく、又電圧
の殆ど印加されない余分なエピタキシャル層１２部は殆
どないので、バリキャップ１の電圧変化範囲における空
乏層とオートドーピング層１２ａまでの距離に関係する
バリキャップ１の直列抵抗Ｒs を低減することができ
る。従って、上述したバリキャップ１の製造方法におい
ては、上述した不純物の所定濃度ＮBVと所定膜厚ｄ0 の
エピタキシャル層１２を形成することで、所定のブレー
クダウン電圧Ｖｂを確保して、直列抵抗Ｒs を低減で
き、高性能のバリキャップ１が作製できる。
度Ｎ＝ＮBVとし、エピタキシャル層１２の膜厚ｄ0 ≒Ｓ
ε／ＣBV＋ｄ1 ＋ｄ2 とすれば、所定のブレークダウン
電圧Ｖｂがバリキャップ１に印加された時、図１に示す
ように、ＰＮ接合の空乏層は丁度オートドーピング層１
２ａに接する状態まで広がるので、空乏層が高濃度のオ
ートドーピング層１２ａに制限されて広がらなくなるこ
とによるブレークダウン電圧Ｖｂの低下がなく、又電圧
の殆ど印加されない余分なエピタキシャル層１２部は殆
どないので、バリキャップ１の電圧変化範囲における空
乏層とオートドーピング層１２ａまでの距離に関係する
バリキャップ１の直列抵抗Ｒs を低減することができ
る。従って、上述したバリキャップ１の製造方法におい
ては、上述した不純物の所定濃度ＮBVと所定膜厚ｄ0 の
エピタキシャル層１２を形成することで、所定のブレー
クダウン電圧Ｖｂを確保して、直列抵抗Ｒs を低減で
き、高性能のバリキャップ１が作製できる。
【００２２】以上、本発明を実施例により説明したが、
本発明はこの実施例に何ら限定されるものではない。例
えば、本発明の実施例では、第１導電型不純物をＮ型不
純物、第２導電型不純物をＰ型不純物として説明した
が、第１導電型不純物をＰ型不純物、第２導電型不純物
をＮ型不純物としてもよい。また、本発明の実施例で
は、所定のブレークダウン電圧を確保するためのエピタ
キシャル層の所定不純物濃度および所定膜厚を実験によ
り求めるとしたが、降伏臨界電界とｎ+ 拡散層の所定の
不純物濃度プロファイルを基にして、エピタキシャル層
の不純物濃度を変えた時のブレークダウン電圧およびブ
レークダウン電圧時の空乏層幅をシュミレーションによ
って求め、所定のブレークダウン電圧Ｖｂを確保するエ
ピタキシャル層の最大の不純物濃度として所定濃度を、
またこの所定濃度における所定のブレークダウン電圧印
加時の空乏層と略等しい膜厚として所定膜厚を求めても
よい。その他、本発明の技術的思想の範囲内で、プロセ
ス条件は適宜変更が可能である。
本発明はこの実施例に何ら限定されるものではない。例
えば、本発明の実施例では、第１導電型不純物をＮ型不
純物、第２導電型不純物をＰ型不純物として説明した
が、第１導電型不純物をＰ型不純物、第２導電型不純物
をＮ型不純物としてもよい。また、本発明の実施例で
は、所定のブレークダウン電圧を確保するためのエピタ
キシャル層の所定不純物濃度および所定膜厚を実験によ
り求めるとしたが、降伏臨界電界とｎ+ 拡散層の所定の
不純物濃度プロファイルを基にして、エピタキシャル層
の不純物濃度を変えた時のブレークダウン電圧およびブ
レークダウン電圧時の空乏層幅をシュミレーションによ
って求め、所定のブレークダウン電圧Ｖｂを確保するエ
ピタキシャル層の最大の不純物濃度として所定濃度を、
またこの所定濃度における所定のブレークダウン電圧印
加時の空乏層と略等しい膜厚として所定膜厚を求めても
よい。その他、本発明の技術的思想の範囲内で、プロセ
ス条件は適宜変更が可能である。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
の可変容量ダイオードの製造方法は、上述した所定不純
物濃度と所定膜厚のエピタキシャル層を形成すること
で、所定のブレークダウン電圧Ｖｂを確保して、直列抵
抗Ｒs を最小とすることができる。従って、信頼性の高
い、高性能なバリキャップが作製できる。
の可変容量ダイオードの製造方法は、上述した所定不純
物濃度と所定膜厚のエピタキシャル層を形成すること
で、所定のブレークダウン電圧Ｖｂを確保して、直列抵
抗Ｒs を最小とすることができる。従って、信頼性の高
い、高性能なバリキャップが作製できる。
【図１】本発明を適用した実施例の工程を説明するため
の、バリキャップの概略断面図である。
の、バリキャップの概略断面図である。
【図２】本発明を適用した実施例のエピタキシャル層の
不純物の所定濃度および所定膜厚を求めるために形成し
たバリキャップの特性図で、（ａ）はブレークダウン電
圧と不純物濃度との関係を示す図で、（ｂ）はブレーク
ダウン電圧直前のバリキャップの接合容量と不純物濃度
との関係を示す図である。
不純物の所定濃度および所定膜厚を求めるために形成し
たバリキャップの特性図で、（ａ）はブレークダウン電
圧と不純物濃度との関係を示す図で、（ｂ）はブレーク
ダウン電圧直前のバリキャップの接合容量と不純物濃度
との関係を示す図である。
【図３】従来のバリキャップの製造方法を説明するため
の、バリキャップの概略断面図である。
の、バリキャップの概略断面図である。
【図４】従来のバリキャップの不純物濃度プロファイル
を示す図である。
を示す図である。
【図５】従来のバリキャップの印加電圧と接合容量との
関係を示す図である。
関係を示す図である。
【符号の説明】 １…バリキャップ、１１…半導体基板、１２…エピタキ
シャル層、１２ａ…オートドーピング層、１３…熱酸化
膜、１４…ｎ+ 拡散層、１５…ｐ+ 拡散層、１６…ＣＶ
Ｄ酸化膜、１７…コンタクトホール、１８…電極
シャル層、１２ａ…オートドーピング層、１３…熱酸化
膜、１４…ｎ+ 拡散層、１５…ｐ+ 拡散層、１６…ＣＶ
Ｄ酸化膜、１７…コンタクトホール、１８…電極
Claims (3)
- 【請求項１】 高濃度の第１導電型不純物を含む半導体
基板に、所定濃度の第１導電型不純物を含むエピタキシ
ャル層を所定膜厚で形成する工程と、 第１導電型不純物となるイオンを前記エピタキシャル層
に選択的に注入し、第１導電型イオン注入層を形成する
工程と、 第２導電型不純物のイオンを前記エピタキシャル層に選
択的に注入した第２導電型イオン注入層を形成すること
で、ＰＮ接合を形成する工程と、 を有することを特徴とする可変容量ダイオードの製造方
法。 - 【請求項２】 前記エピタキシャル層の第１導電型不純
物の前記所定濃度は、前記エピタキシャル層が十分厚い
とした時の、前記ＰＮ接合の降伏電圧が所定の降伏電圧
となる不純物濃度に略等しいことを特徴とする、請求項
１に記載の可変容量ダイオードの製造方法。 - 【請求項３】 前記エピタキシャル層の前記所定膜厚
は、前記エピタキシャル層の不純物濃度が前記所定濃度
で、前記エピタキシャル層が十分厚いとした時の、前記
ＰＮ接合に所定の降伏電圧印加時における空乏層幅に略
等しい膜厚であることを特徴とする、請求項１に記載の
可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693897A JPH10321881A (ja) | 1997-05-16 | 1997-05-16 | 可変容量ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693897A JPH10321881A (ja) | 1997-05-16 | 1997-05-16 | 可変容量ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321881A true JPH10321881A (ja) | 1998-12-04 |
Family
ID=14947626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12693897A Pending JPH10321881A (ja) | 1997-05-16 | 1997-05-16 | 可変容量ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321881A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284144A (zh) * | 2021-11-10 | 2022-04-05 | 扬州大学 | 二极管的制造方法及二极管 |
| CN117238974A (zh) * | 2023-09-21 | 2023-12-15 | 扬州国宇电子有限公司 | 一种等差式多环区的超突变变容二极管及其制备方法 |
-
1997
- 1997-05-16 JP JP12693897A patent/JPH10321881A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284144A (zh) * | 2021-11-10 | 2022-04-05 | 扬州大学 | 二极管的制造方法及二极管 |
| CN117238974A (zh) * | 2023-09-21 | 2023-12-15 | 扬州国宇电子有限公司 | 一种等差式多环区的超突变变容二极管及其制备方法 |
| CN117238974B (zh) * | 2023-09-21 | 2024-06-07 | 扬州国宇电子有限公司 | 一种等差式多环区的超突变变容二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518138B2 (en) | Method of forming Self-aligned lateral DMOS with spacer drift region | |
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| US4440580A (en) | Method of fabricating an integrated bipolar planar transistor by implanting base and emitter regions through the same insulating layer | |
| US5734194A (en) | Semiconductor device and method of making | |
| JPH0519979B2 (ja) | ||
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| KR100305674B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH06244419A (ja) | 薄膜トランジスタ | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JPH0770543B2 (ja) | トランジスタの製造方法 | |
| JPS6143858B2 (ja) | ||
| JPS60133763A (ja) | 可変容量ダイオ−ドおよびその製造方法 | |
| JPH09213708A (ja) | ラテラル・バイポーラトランジスタおよびその製造方法 | |
| CN117317004A (zh) | 一种肖特基沟槽mos器件和制作方法 | |
| JPH0793384B2 (ja) | 半導体装置の製造方法 | |
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPH11260829A (ja) | 半導体装置及びその製造方法 | |
| JPH03148135A (ja) | Ｍｉｓ型半導体装置、およびその製造方法 |