JPH1032276A - 電力用半導体装置のパッケ−ジング方法 - Google Patents

電力用半導体装置のパッケ−ジング方法

Info

Publication number
JPH1032276A
JPH1032276A JP8186270A JP18627096A JPH1032276A JP H1032276 A JPH1032276 A JP H1032276A JP 8186270 A JP8186270 A JP 8186270A JP 18627096 A JP18627096 A JP 18627096A JP H1032276 A JPH1032276 A JP H1032276A
Authority
JP
Japan
Prior art keywords
stopper
weld
metal
stud
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8186270A
Other languages
English (en)
Inventor
Takakimi Chiba
孝公 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8186270A priority Critical patent/JPH1032276A/ja
Publication of JPH1032276A publication Critical patent/JPH1032276A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製品特性に障害となる“ウエルドスプラッシ
ュのキャビテイ内部への侵入”を防止する電力用半導体
装置のパッケ−ジング方法を提供すること。 【解決手段】 DOスタッド1(又はTOヘッダ−)の外
周部の溶接メタル部11内側の所定位置にウエルドスプ
ラッシュストッパ−(凸状の突起)3を形成したDOスタ
ッド1(又はTOヘッダ−)を用い、前記溶接メタル部1
1と金属キャップ7のフランジ部(リングプロジェクシ
ョン)9とを加圧し、電気抵抗溶接により金属ハ−メチ
ックシ−ルを行う。このストッパ−3を設けることで、
製品特性に障害となる“ウエルドスプラッシュのキャビ
テイ内部への侵入”が設計構造上完全に阻止されるた
め、従来技術におけるPIND試験及び樹脂キャップ被
着が不要となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電力用半導体装置
のパッケ−ジング方法に関し、特に、DO−4,TO−
3等の中央部にダイマウント用のテラス部を設けたDO
パッケ−ジまたはTOパッケ−ジを用いた電力用半導体
装置の金属ハ−メチックシ−ル方法に関する。
【0002】
【従来の技術】従来の電力用半導体装置のパッケ−ジン
グ方法に関する一例(以下“従来法1”という)につい
て、図6,図7を参照して説明する。なお、図6は、従
来法1を示す金属ハ−メチックシ−ル構造の断面図であ
り、図7は、図6中のA部分の溶接前における拡大部分
詳細図である。
【0003】従来法1では、図6,図7に示すように、
中央部にダイマウントテラス2を設けたDOスタッド1
であって、このダイマウントテラス2の部分を囲み、金
属キャップ7のフランジ9の接合部に対応して、溶接メ
タル部11を設けたDOスタッド1を用いている。
【0004】そして図6に示すように、前記ダイマウン
トテラス2に半導体チップ5を、Mo板4を介してダイ
マウントし、ワイヤ−ボンデイング6による配線を行
う。続いて、図7に示すように、フランジ9及びプロジ
ェクション10(前記溶接メタル部11と溶接接合を行
うためのもの)を有する金属キャップ7を被着させ、電
気抵抗溶接機を用いて、金属キャップ7のフランジ9と
前記DOスタッド1の溶接メタル部11とをプレス加圧
し、電気溶接によりフランジ9のプロジェクション10
を溶融させ封着を行う。その後、キャビテイ内部に侵入
したウエルドスプラッシュのある製品をPIND試験
[後記図10( A)参照]で除去するというパッケ−ジ
ング方法である。
【0005】この従来法1について、図10(A)に基づ
いて更に説明する。なお、図10(A)は、従来法1のパ
ッケ−ジング方法における製造フロ−を示す図である。
従来法1は、該図に示すように、「チップマウント」→
「ワイヤ−ボンデイング」→「キャップ被着」→「封
着」→「PIND試験」→「洗浄,乾燥」→「特性チェ
ック」というフロ−からなる。
【0006】前記従来法1以外に例えば実開平4−10954
0号公報に開示されているTOパッケ−ジ方法(以下“従
来法2”という)も知られている。この従来法2につい
て、図8,図9を参照して説明する。なお、図8は、従
来法2を示すシ−ル構造の断面図であり、図9は、図8
中のB部分の拡大詳細図である。
【0007】従来法2は、図8,図9に示すように、ワ
イヤ−ボンデイング6をしたTOヘッダ−18の半導体
チップ5の上面を覆って、金属キャップ7の内側に納ま
る樹脂キャップ19を被着する。続いて、金属キャップ
7で被着し、前記TOヘッダ−18の周辺部と金属キャ
ップ7のフランジ9とを接合封着するパッケ−ジング方
法である。
【0008】この従来法2について、図11(A)に基づ
いて更に説明する。なお、図11(A)は、従来法2のパ
ッケ−ジング方法における製造フロ−を示す図である。
従来法2は、該図に示すように、「チップマウント」→
「ワイヤ−ボンデイング」→「樹脂キャップ被着」→
「ベ−ク」→「金属キャップ被着」→「封着」→「特性
チェック」というフロ−からなる。
【0009】
【発明が解決しようとする課題】ところで、前記した従
来技術において、例えば前記従来法1では“PIND試
験関連の作業工程[前掲の図10(A)参照]”を必要と
し、また、前記従来法2では“樹脂キャップ被着作業工
程[前掲の図11(A)参照]”を必要とし、いずれもこ
れら作業工程(工数)に伴う製造コストアップを含む種々
の問題点を有している。
【0010】即ち、従来法1では、金属キャップを直接
被着し封着する方法であって、この封着時に「ウェルド
スプラッシュのキャビテイ内部への飛散」を防止するこ
とができず、そのためPIND試験の実施が不可欠であ
る。また、従来法2では、樹脂キャップで被着すること
で、従来法1の「ウェルドスプラッシュの侵入」を防止
するようにしたものであるが、このため、樹脂キャップ
の費用およびこの樹脂キャップ被着作業工程を必要とす
るという問題点を有している。
【0011】更に、従来法2では、DOパッケ−ジへの
適用及び高信頼度製品への適用ができないと云う問題点
を有している。その理由は、DOパッケ−ジにおいて
は、半導体チップの上部電極面より上方向へ金属パッケ
−ジを貫く引出し電極が必要であり、樹脂キャップの被
着が困難であり、また、高信頼度製品では、信頼性上金
属キャビテイ内部への有機物質使用が不可であるからで
ある。
【0012】本発明は、従来技術(従来法1,2)の上記
諸問題点に鑑み成されたものであって、その目的とする
ところは、該問題点を解消する点にある。即ち、本発明
は、製品特性に障害となる“ウエルドスプラッシュのキ
ャビテイ内部への侵入”を防止する電力用半導体装置の
パッケ−ジング方法を提供することにあり、そのため、
樹脂キャップの被着を必要としない、また、PIND試
験によるウェルドスプラッシュのある製品の除去作業を
必要としないものであり、製造コストが安価で、しか
も、DOパッケ−ジ,TOパッケ−ジ、更には、高信頼
度製品にも適用可能なパッケ−ジング方法を提供するこ
とにある。
【0013】
【課題を解決するための手段】そして、本発明は、前記
目的を達成するため、 ・DOスタッド又はTOヘッダ−の外周部の溶接メタル
部内側の所定位置にウエルドスプラッシュストッパ−
(凸状の突起)を形成したDOスタッド又はTOヘッダ−
を用い、 ・前記溶接メタル部と金属キャップのフランジ部(リン
グプロジェクション)とを加圧し、電気抵抗溶接により
金属ハ−メチックシ−ルを行う、ことを特徴とする。
【0014】即ち、本発明は、「電力半導体用DOパッ
ケ−ジまたはTOパッケ−ジのDOスタッドまたはTO
ヘッダ−の外周部に溶接メタル部を形成し、かつ、該溶
接メタル部の内側にウエルドスプラッシュストッパ−を
形成したDOスタッドまたはTOヘッダ−であって、前
記DOスタッドまたはTOヘッダ−に被着する金属キャ
ップのフランジ円弧と前記ストッパ−の外周テ−パ面と
の最小距離が、ダイチップの電極間最小寸法より小さく
なる位置に前記ストッパ−を形成してなるDOスタッド
またはTOヘッダ−を用い、前記溶接メタル部と金属キ
ャップのフランジ部とを加圧し、溶接により金属ハ−メ
チックシ−ルを行うことを特徴とする電力用半導体装置
のパッケ−ジング方法。」(請求項1)を要旨とする。
【0015】
【作用】本発明に係るパッケ−ジング方法によれば、 ・DOスタッドまたはTOヘッダ−の溶接メタル部に
“ウェルドスプラッシュストッパ−”を有するので、即
ち、 ・上記溶接メタル部と接合する「金属キャップのフラン
ジ部に設けたプロジェクション」と「ダイテラスマウン
ト部」との間に“ウェルドスプラッシュストッパ−”を
有するので、抵抗溶接時に発生する“ウェルドスプラッ
シュ”がキャビテイ内へ飛散するのを前記ストッパ−で
遮り、更に、 ・金属キャップのフランジ円弧と前記ストッパ−の外周
面との距離が、ダイチップの電極間最小寸法より小さい
ので、このダイチップの電極間最小寸法より大きい“ウ
ェルドスプラッシュ”は、キャビテイ内のダイテラスマ
ウント部への侵入が遮断される作用が生じる。
【0016】
【発明の実施の形態】以下、本発明に係るパッケ−ジン
グ方法について、図1〜図3(後記実施例1参照)に基づ
き具体的に説明する。
【0017】本発明に係るパッケ−ジング方法は、図1
〜図3に示すように、具体的には、DOスタッド1(ま
たはTOヘッダ−)の外周部に設けた溶接メタル部11
の内側に、ウェルドスプラッシュのストッパ−4とし
て、高さ0.1〜2.5mm程度の凸状の突起を、このDOス
タッド1(またはTOヘッダ−)に被着する金属キャップ
7のフランジ円弧13と、このストッパ−4の外周テ−
パ面12(テ−パ角度2〜30度)との最大距離がダイチッ
プの電極間最小寸法(10〜200μm)より小さくなる位置
に形成し、このDOスタッド1(またはTOヘッダ−)を
用いて、電気抵抗溶接により金属ハ−メチックシ−ルを
行う方法である。そして、前記ストッパ−4は、ウェル
ドスプラッシュのストッパ−としての機能を有するもの
である。
【0018】本発明の実施の形態について、図1〜図3
を参照して更に詳細に説明する。図1に示すように、D
Oスタッド1は、ダイマウントテラス2の外周にウェル
ドスプラッシュストッパ−3が設けられている。このD
Oスタッド1のダイマウントテラス2にMo板4を敷
き、半導体チップ5をダイマウント後ワイヤ−ボンデイ
ング6を行い、金属キャップ7を被着し、更にピンチウ
エルドを行って引出し電極8を形成する構造となってい
る。
【0019】次に、図2を参照して説明する。なお、図
2は、図1のA部分の拡大詳細図であって、封着前にお
けるキャップ被着時の拡大部分詳細図である。図2に示
すように、DOスタッド1のダイマウントテラス2及び
Mo板4を囲むように、かつ、金属キャップ7のフラン
ジ9に設けられたプロジェクション10が接合される溶
接メタル部11の内側に、ウェルドスプラッシュストッ
パ−3(以降、単に“ストッパ− 3”と記す)が形成さ
れている。このストッパ−3の外周部には、テ−パ加工
が施され、 ストッパ−テ−パ面12が形成されてお
り、金属キャップ7による封着時に、キャップ内面のフ
ランジ円弧13との距離が出来るだけ小さくなる構造と
なっている。
【0020】なお、このストッパ−3は、ダイマウント
テラス2(以降、単に“テラス2”と記す)及び溶接メタ
ル部11と同一面側に設けられ、DOスタッド1の製造
加工において、プラス金型の変更のみで容易に加工する
ことができ、従来のDOスタッドとコスト的には、ほぼ
同じになる。
【0021】次に、本発明の実施形態の動作について、
図3を参照して説明する。なお、図3は、図1のA部分
の拡大詳細図であって、封着後の拡大部分詳細図であ
る。図3に示すように、DOスタッド1と金属キャップ
7の理想的な嵌合は、キャップ内壁面14がストッパ−
3のテ−パ加工起点15の外周と一致する状態での封着
であり、このときストッパ−3のテ−パ面12と金属キ
ャップ7のフランジ円弧13の面との距離“a”は最小
となる。
【0022】封着時のウェルドスプラッシュの発生につ
いて考えると、金属キャップ7のフランジ9とDOスタ
ッド1の溶接メタル部11をつき合わせる状態で、電気
抵抗溶接機を用いてプレス加圧し、フランジ9に設けた
プロジェクション10(図2参照)を潰すと同時にこの部
分に所定の電圧印加を行い、溶接電流を流してプロジェ
クション10を溶融させ、フランジ9の外周側と溶接メ
タル11とを接合させる。
【0023】このとき、プロジェクション10の潰れ状
態が一定とならず、過渡的に接合溶融部16に過溶融が
部分的に起こり、ウェルドスプラッシュ17が飛散す
る。このウェルドスプラッシュ17は、ストッパ−3で
遮られ、ストッパ−テ−パ面12と接合溶融部16との
隙間に閉じ込められる。更には、封着以降の製造,検
査,実使用での機械的ストレスにおいて、半導体チップ
5がマウントされているダイマウントテラス2方向への
「ウェルドスプラッシュのキャビテイ内部への侵入」
は、前記ストッパ−3のストッパ−テ−パ面12とフラ
ンジ円弧13との最小距離“a”で阻止される。
【0024】ここで、図10(A),同(B)を参照して、
前記従来法1と本発明の方法との製造フロ−を対比して
説明する。なお、図10の(A)は、従来法1による製造
フロ−を示す図であり、(B)は、この従来法1との対比
による本発明の方法の製造フロ−を示す図である。
【0025】従来法1では、図10(A)に示すように、
「チップマウント」→「ワイヤ−ボンデイング」→「キ
ャップ被着」→「封着」→「PIND試験」→「洗浄,
乾燥」→「特性チェック」というフロ−からなる。これ
に対して、本発明に係る方法では、図10(B)に示すよ
うに、上記従来法1における“「PIND試験」→「洗
浄,乾燥」”の工程を省略することができるものであ
る。
【0026】また、図11(A),同(B)を参照して、前
記従来法2と本発明の方法との製造フロ−を対比して説
明する。なお、図11の(A)は、従来法2による製造フ
ロ−を示す図であり、(B)は、この従来法2との対比に
よる本発明の方法の製造フロ−を示す図である。
【0027】従来法2では、図11(A)に示すように、
「チップマウント」→「ワイヤ−ボンデイング」→「樹
脂キャップ被着」→「ベ−ク」→「金属キャップ被着」
→「封着」→「特性チェック」というフロ−からなる。
これに対して、本発明に係る方法では、図11(B)に示
すように、上記従来法2における“「樹脂キャップ被
着」→「ベ−ク」”の工程を伴わないものである。
【0028】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明するが、本発明は、以下の実施例によって
限定されるものではなく、前記した本発明の要旨を逸脱
しない範囲で種々の変更,変形が可能である。
【0029】(実施例1:本発明の第1の実施形態)図
1は、本発明の第1の実施形態(実施例1)を示す電力用
ダイオ−ドのDO−4型パッケ−ジ構造を示す断面図で
ある。また、図2,図3は、図1中のA部分の拡大詳細
図であって、図2は封着前の、図3は封着後の各拡大部
分詳細図である。
【0030】本実施例1では、銅素材より、ダイマウン
トテラス2,ストッパ−3,電極を兼ねた実装用のネジ
20を、それぞれプレス加工または切削加工してDOス
タッド1の素材を作製する。このDOスタッド1の素材
上に、抵抗溶接のため電気抵抗が銅よりも高いキュ−プ
ニッケルを用いて溶接メタル11を形成し、更に、Si
素材からなる半導体チップ5と熱膨張率が近いMo板4
を、ダイマウントテラス2に銀ロウ等により貼り付け加
工し、DOスタッド(DO−14用スタッド)1を作製す
る。
【0031】得られたDOスタッド1を用い、半導体チ
ップ5を、AgPbSn等のソルダ−を使用してMo板
4の上面にマウントする。次に、半導体チップ5の上部
電極(引出し電極8)にAlワイヤ−等でボンデイング6
の配線を行う。
【0032】その後、図2に示すように、金属キャップ
7を、そのフランジ9とプロジェクション10とがスト
ッパ−3の外周部に設けられている溶接メタル11の位
置に合致するように被着し、続いて、電気抵抗溶接機に
よりフランジ9と溶接メタル11に対して所定のプレス
加圧を行い、プロジェクション10を潰すと同時に所定
の電圧印加を行い、プロジェクション10に溶接電流を
流すことで、プロジェクション10を溶融させ、DOス
タッド1と金属キャップ7を気密封止する。
【0033】この実施例1によるストッパ−3は、次の
ように形成される。即ち、図3に示すように、DOスタ
ッド1のダイマウントテラス2の外周に、金属キャップ
7の内壁面14とストッパ−3の外周部テ−パ加工起点
15とが鉛直方向に一致するような位置で、しかも、金
属キャップ7のフランジ円弧13とストッパ−テ−パ面
12との最大距離“a”が、半導体チップ5の電極間最
小寸法“b”(電力用半導体チップ20〜400μm)より小
さくなるように、高さ0.1〜2.5mm程度,テ−パ角2〜3
0度,上記最大距離“a”の寸法10〜100μmの凸状の突
起を設けることで、ストッパ−3が形成される。
【0034】次に、本実施例1の機能について、図3を
参照して詳細に説明する。図3を参照すると、ストッパ
−3のテ−パ面12と金属キャップ7のフランジ円弧1
3との最大距離“a”(10〜100μm)がチップ電極間の
最小寸法“b”(20〜400μm)より小さくなるように、
金属キャップ7の内壁面14とストッパ−3のテ−パ面
12が嵌合され、封着が起こなわれているため、電気抵
抗溶接時に発生する上記最大距離“a”の寸法より大き
なウエルドスプラッシュ17のキャビテイ内部への侵入
が阻止される。
【0035】なお、ストッパ−3のテ−パ角が2度未満
では、金属キャップ7の嵌合許容寸法が厳しく自動機に
よる被着が困難となり、逆に、この角が30度より大き
い場合、ストッパ−3の幅が大きくなり、パッケ−ジ寸
法が大きくなるという不都合が生じるので好ましくな
い。
【0036】(実施例2:本発明の第2の実施形態)図
4は、本発明の第2の実施形態(実施例2)を示す電力用
トランジスタのTO−3型パッケ−ジング構造を示す断
面図であり、図5は、図4中のB部分(溶接部)の拡大詳
細図である。
【0037】本実施例2では、図4,図5に示すよう
に、TO−3用ヘッダ−18のダイマウントテラス2の
面であって、半導体チップ5及びワイヤ−ボンデイング
6を囲む外周部に、ストッパ−3が設けられている。こ
のTO−3用ヘッダ−18を用い、中央部に半導体チッ
プ5をAgPbSn等のソルダ−でマウントした後、半
導体チップ5の上部電極と引出し電極8間をワイヤ−ボ
ンデイング6による配線を行い、更に、金属キャップ7
を用い、電気抵抗溶接により気密封着している。
【0038】この実施例2による機能に関しては、前記
実施例1と同様である。即ち、図5に示すように、スト
ッパ−3は、金属キャップ7のフランジ9とヘッダ−1
8との電気抵抗溶接で生じるウエルドスプラッシュのキ
ャビテイ内部への侵入を阻止する機能を有している。
【0039】
【発明の効果】本発明は、以上詳記したとおり、 ・DOスタッド又はTOヘッダ−の外周部の溶接メタル
部内側の所定位置にウエルドスプラッシュストッパ−
(凸状の突起)を形成したDOスタッド(又はTOヘッダ
−)を用い、 ・前記溶接メタル部と金属キャップのフランジ部(リン
グプロジェクション)を加圧し、電気抵抗溶接により金
属ハ−メチックシ−ルを行う、ことを特徴とし、これに
より、従来のパッケ−ジングにおいて行われていた“P
IND試験関連作業(前記従来法1参照)”が不要とな
り、また、“樹脂キャップ被着(前記従来法2参照)”が
不要となり、製造コストの低減が可能となる効果が生じ
る。その理由は、ウエルドスプラッシュストッパ−を設
けることで、製品特性に障害となるウエルドスプラッシ
ュのキャビテイ内部への侵入が設計構造上完全に阻止さ
れるため、PIND試験及び樹脂キャップ被着が不要と
なるからである。
【0040】また、本発明によれば、DOパッケ−ジ及
び高信頼度製品においても、適用が可能となり、そのた
め、高範囲な製品に対して、パッケ−ジング構造上のウ
エルドスプラッシュ対策が可能となる効果が生じる。そ
の理由は、本発明によるウエルドスプラッシュストッパ
−は、パッケ−ジ内のフランジ周辺部に設けられている
ことによる。また、スタッド又はヘッダ−母材で形成さ
れるため、パッケ−ジ構造及び製品用途の制限を受けな
いからである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態(実施例1)を示す電力
用ダイオ−ドのDO−4型パッケ−ジ構造を示す断面図
である。
【図2】図1のA部分の拡大詳細図であって、封着前の
拡大部分詳細図である。
【図3】図1のA部分の拡大詳細図であって、封着後の
拡大部分詳細図である。
【図4】本発明の第2の実施形態(実施例2)を示す電力
用トランジスタのTO−3型パッケ−ジング構造を示す
断面図である。
【図5】図4中のB部分(溶接部)の拡大詳細図である。
【図6】従来法1を示す金属ハ−メチックシ−ル構造の
断面図である。
【図7】図6中のA部分の溶接前における拡大部分詳細
図である。
【図8】従来法2を示すシ−ル構造の断面図である。
【図9】図8中のB部の拡大詳細図である。
【図10】従来法1と本発明の方法との製造フロ−を対
比して示した図であって、そのうち(A)は、従来法1に
よる製造フロ−を示す図であり、(B)は、この従来法1
との対比による本発明の方法の製造フロ−を示す図であ
る。
【図11】従来法2と本発明の方法との製造フロ−を対
比して示した図であって、そのうち(A)は、従来法2に
よる製造フロ−を示す図であり、(B)は、この従来法2
との対比による本発明の方法の製造フロ−を示す図であ
る。
【符号の説明】
1 DOスタッド 2 ダイマウントテラス 3 ウエルドスプラッシュストッパ− 4 Mo板 5 半導体チップ 6 ワイヤ−ボンデイング 7 金属キャップ 8 引出し電極 9 フランジ 10 プロジェクション 11 溶接メタル部 12 ストッパ−テ−パ面 13 フランジ円弧 14 金属キャップ内壁面 15 テ−パ加工起点 16 接合溶融部 17 ウェルドスプラッシュ 18 TOヘッダ− 19 樹脂キャップ 20 ネジ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電力半導体用DOパッケ−ジまたはTO
    パッケ−ジのDOスタッドまたはTOヘッダ−の外周部
    に溶接メタル部を形成し、かつ、該溶接メタル部の内側
    にウエルドスプラッシュストッパ−を形成したDOスタ
    ッドまたはTOヘッダ−であって、前記DOスタッドま
    たはTOヘッダ−に被着する金属キャップのフランジ円
    弧と前記ストッパ−の外周テ−パ面との最小距離が、ダ
    イチップの電極間最小寸法より小さくなる位置に前記ス
    トッパ−を形成してなるDOスタッドまたはTOヘッダ
    −を用い、前記溶接メタル部と金属キャップのフランジ
    部とを加圧し、溶接により金属ハ−メチックシ−ルを行
    うことを特徴とする電力用半導体装置のパッケ−ジング
    方法。
  2. 【請求項2】 前記ウエルドスプラッシュストッパ−と
    して、該ストッパ−の外周面のテ−パ角度が2〜30度
    であることを特徴とする請求項1に記載の電力用半導体
    装置のパッケ−ジング方法。
  3. 【請求項3】 前記ウエルドスプラッシュストッパ−と
    して、該ストッパ−の外周テ−パ面と金属キャップのフ
    ランジ円弧面との距離が10〜100μmであることを
    特徴とする請求項1または2に記載の電力用半導体装置
    のパッケ−ジング方法。
JP8186270A 1996-07-16 1996-07-16 電力用半導体装置のパッケ−ジング方法 Pending JPH1032276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8186270A JPH1032276A (ja) 1996-07-16 1996-07-16 電力用半導体装置のパッケ−ジング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8186270A JPH1032276A (ja) 1996-07-16 1996-07-16 電力用半導体装置のパッケ−ジング方法

Publications (1)

Publication Number Publication Date
JPH1032276A true JPH1032276A (ja) 1998-02-03

Family

ID=16185361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8186270A Pending JPH1032276A (ja) 1996-07-16 1996-07-16 電力用半導体装置のパッケ−ジング方法

Country Status (1)

Country Link
JP (1) JPH1032276A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091758A1 (ja) 2012-12-13 2014-06-19 パナソニック株式会社 無線モジュール及び無線通信装置
JP2016509678A (ja) * 2013-02-07 2016-03-31 キストラー ホールディング アクチエンゲゼルシャフト 加速度センサの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091758A1 (ja) 2012-12-13 2014-06-19 パナソニック株式会社 無線モジュール及び無線通信装置
US9319494B2 (en) 2012-12-13 2016-04-19 Panasonic Corporation Wireless module and wireless communication apparatus
JP2016509678A (ja) * 2013-02-07 2016-03-31 キストラー ホールディング アクチエンゲゼルシャフト 加速度センサの製造方法

Similar Documents

Publication Publication Date Title
US8390133B2 (en) Semiconductor device and manufacturing method thereof
CN102244016B (zh) 树脂密封型半导体装置及其制造方法、引线框
JP2006145610A (ja) 光学部品収納用パッケージ
JP3553726B2 (ja) 電子部品用キャップおよびそれを用いた半導体レーザとその製法
JPH10303323A (ja) 半導体集積回路の気密封止パッケージ
JP4570797B2 (ja) 半導体装置の製造方法
JP3374395B2 (ja) 電子部品用パッケージ
JPH05267385A (ja) ワイヤーボンディング装置
JP3828271B2 (ja) 電子部品用キャップおよびそれを用いた半導体レーザ
JP2798040B2 (ja) 半導体装置の製造方法
JPH09289260A (ja) 半導体装置
JPH0810737B2 (ja) チップキャリア及びその製造方法
JPH0945992A (ja) 光素子用ガラス端子およびその製造方法
JPH0629418A (ja) 電子部品用パッケージ
JPH10148736A (ja) 光通信用パッケージ
JP2846095B2 (ja) 半導体装置の製造方法
JP4123596B2 (ja) 半導体圧力センサ
JPH0864745A (ja) 半導体装置
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JPH0195528A (ja) ワイヤボンデイング方法および装置
JPH0766231A (ja) 面実装型半導体装置の製造方法
JPH1155065A (ja) 固体素子デバイスの製造方法
JPS5932156A (ja) 半導体装置のキヤツプ取付構造
JPH04313262A (ja) 半導体装置
JPH0358450A (ja) 半導体装置のセラミックパーケージ