JPH0864745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0864745A JPH0864745A JP21790094A JP21790094A JPH0864745A JP H0864745 A JPH0864745 A JP H0864745A JP 21790094 A JP21790094 A JP 21790094A JP 21790094 A JP21790094 A JP 21790094A JP H0864745 A JPH0864745 A JP H0864745A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- lead frame
- mounting surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、基板実装時の信頼性を向上させ、
かつ生産性の高い該半導体装置の提供を目的とする。 【構成】 半導体チップ１１と、これを搭載しかつ導通
するリードフレーム１２と、半導体チップ１１を被覆す
る封止樹脂部１３とを具備するとともに、半導体チップ
１１が搭載された面の裏面側は装置実装面１２ａが形成
された半導体装置１０において、装置実装面１２ａは突
起部１４が設けられ、当該装置１０を基板２０に実装す
る際に突起部１４先端が基板２０上の接続端子２１に当
接することにより、装置実装面１２ａは基板２０との間
に中空部２３を有し、かつ装置実装面２３と基板２０に
設けられた接続端子２１との間の中空部２３に半田２２
が充填されたことを特徴とする。
かつ生産性の高い該半導体装置の提供を目的とする。 【構成】 半導体チップ１１と、これを搭載しかつ導通
するリードフレーム１２と、半導体チップ１１を被覆す
る封止樹脂部１３とを具備するとともに、半導体チップ
１１が搭載された面の裏面側は装置実装面１２ａが形成
された半導体装置１０において、装置実装面１２ａは突
起部１４が設けられ、当該装置１０を基板２０に実装す
る際に突起部１４先端が基板２０上の接続端子２１に当
接することにより、装置実装面１２ａは基板２０との間
に中空部２３を有し、かつ装置実装面２３と基板２０に
設けられた接続端子２１との間の中空部２３に半田２２
が充填されたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止タイプの半導
体装置に関するものである。
体装置に関するものである。
【０００２】
【従来の技術】従来の樹脂封止タイプの半導体装置は、
例えば実公昭６１−２０７７０号公報に開示されたよう
なものがある。これは、半導体チップと、該半導体チッ
プを搭載しかつ該半導体チップに導通するリードフレー
ムと、前記半導体チップが搭載された面に設けられ該半
導体チップを被覆する樹脂部を有するものである。そし
て前記半導体チップが搭載された裏面側は、前記リード
フレームが露出した状態を成し、さらに該リードフレー
ム露出面において前記半導体チップが搭載された部分が
低く、その周辺部が高くなるように段差が形成されてい
る。そして該段差により、前記半導体チップの放熱性が
確保されたものである。
例えば実公昭６１−２０７７０号公報に開示されたよう
なものがある。これは、半導体チップと、該半導体チッ
プを搭載しかつ該半導体チップに導通するリードフレー
ムと、前記半導体チップが搭載された面に設けられ該半
導体チップを被覆する樹脂部を有するものである。そし
て前記半導体チップが搭載された裏面側は、前記リード
フレームが露出した状態を成し、さらに該リードフレー
ム露出面において前記半導体チップが搭載された部分が
低く、その周辺部が高くなるように段差が形成されてい
る。そして該段差により、前記半導体チップの放熱性が
確保されたものである。
【０００３】ここで図４には、従来の半導体装置５０を
基板６０に実装する場合の接合部の拡大断面図を示す。
図例のように当該装置５０実装時は、基板６０に設けら
れた接続端子６１上にリードフレーム５２露出面が位置
するように当該装置５０を配置し、前記接続端子６１表
面と前記リードフレーム５２露出面を半田６２付けによ
り接合する。すなわちリードフレーム５２露出面と接続
端子６１表面との間及びその周囲に半田６２を溶融、流
入させて、当該装置５０と基板６０を接合する。
基板６０に実装する場合の接合部の拡大断面図を示す。
図例のように当該装置５０実装時は、基板６０に設けら
れた接続端子６１上にリードフレーム５２露出面が位置
するように当該装置５０を配置し、前記接続端子６１表
面と前記リードフレーム５２露出面を半田６２付けによ
り接合する。すなわちリードフレーム５２露出面と接続
端子６１表面との間及びその周囲に半田６２を溶融、流
入させて、当該装置５０と基板６０を接合する。
【０００４】また図５には、例えば半導体チップ５１を
リードフレーム５２に搭載するダイボンディング工程、
あるいは半導体チップ５１とリードフレーム５２との導
通を確保するワイヤボンディング工程等の組立工程にお
ける当該装置５０の構成を表す概略図を示す。図例のよ
うに当該装置５０のリードフレーム５２には、例えばハ
ーフエッチング若しくはコイニング加工により形成され
た段差が、半導体チップ５１が搭載される裏面側に設け
られている。そのため組立工程においては、該段差の形
状に合わせた治具６３を用いて、リードフレーム５２を
下方より支持した状態で作業を行う必要がある。また半
導体チップ５１を樹脂で被覆するモールド工程において
も、同様の治具を用いる必要がある。
リードフレーム５２に搭載するダイボンディング工程、
あるいは半導体チップ５１とリードフレーム５２との導
通を確保するワイヤボンディング工程等の組立工程にお
ける当該装置５０の構成を表す概略図を示す。図例のよ
うに当該装置５０のリードフレーム５２には、例えばハ
ーフエッチング若しくはコイニング加工により形成され
た段差が、半導体チップ５１が搭載される裏面側に設け
られている。そのため組立工程においては、該段差の形
状に合わせた治具６３を用いて、リードフレーム５２を
下方より支持した状態で作業を行う必要がある。また半
導体チップ５１を樹脂で被覆するモールド工程において
も、同様の治具を用いる必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら上述の装
置５０を基板６０へ実装する場合、リードフレーム５２
露出面と接続端子６１表面が面接触し、互いの面の間及
びその周囲に半田６２を溶融、流入させて接合する。そ
のため半田６２の充填量が少なく、実装した基板６０に
反りが発生した場合に、接合部にクラックが生じてしま
う可能性がある。故に基板実装時の信頼性の低下の一因
となっている。さらに上述の装置５０の組立工程におい
ては、リードフレーム５２の段差に対応する治具６３が
必要である。また該段差の形状が異なる場合、その都度
段取り替え等の作業が必要であり、生産性が高いとは言
えない。よって本発明においては、基板実装時の信頼性
を向上させ、かつ生産性の高い半導体装置の提供を目的
とする。
置５０を基板６０へ実装する場合、リードフレーム５２
露出面と接続端子６１表面が面接触し、互いの面の間及
びその周囲に半田６２を溶融、流入させて接合する。そ
のため半田６２の充填量が少なく、実装した基板６０に
反りが発生した場合に、接合部にクラックが生じてしま
う可能性がある。故に基板実装時の信頼性の低下の一因
となっている。さらに上述の装置５０の組立工程におい
ては、リードフレーム５２の段差に対応する治具６３が
必要である。また該段差の形状が異なる場合、その都度
段取り替え等の作業が必要であり、生産性が高いとは言
えない。よって本発明においては、基板実装時の信頼性
を向上させ、かつ生産性の高い半導体装置の提供を目的
とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために案出されたもので、半導体チップ１１と、こ
の半導体チップ１１を搭載しかつ該半導体チップ１１上
の電気端子と導通するためのリードフレーム１２と、こ
のリードフレーム１２の前記半導体チップ１１が搭載さ
れた面側のみに設けられかつ前記半導体チップ１１を被
覆するための封止樹脂部１３とを備えるとともに、前記
リードフレーム１２の前記半導体チップ１１が搭載され
た面の裏面側は、当該装置１０を基板２０に実装するた
めの装置実装面１２ａが形成された半導体装置１０にお
いて、以下のように構成されたものである。該装置実装
面１２ａは、前記基板２０側に向けて突出した突起部１
４が設けられる。そして当該装置１０を前記基板２０に
実装する際に、前記装置実装面１２ａは前記基板２０と
の間に前記突起部１４の突出量に応じた中空部２３を有
し、かつ前記装置実装面１２ａと前記基板２０に設けら
れた接続端子２１との間の中空部２３に半田２２が充填
される状態を成すものとする。
するために案出されたもので、半導体チップ１１と、こ
の半導体チップ１１を搭載しかつ該半導体チップ１１上
の電気端子と導通するためのリードフレーム１２と、こ
のリードフレーム１２の前記半導体チップ１１が搭載さ
れた面側のみに設けられかつ前記半導体チップ１１を被
覆するための封止樹脂部１３とを備えるとともに、前記
リードフレーム１２の前記半導体チップ１１が搭載され
た面の裏面側は、当該装置１０を基板２０に実装するた
めの装置実装面１２ａが形成された半導体装置１０にお
いて、以下のように構成されたものである。該装置実装
面１２ａは、前記基板２０側に向けて突出した突起部１
４が設けられる。そして当該装置１０を前記基板２０に
実装する際に、前記装置実装面１２ａは前記基板２０と
の間に前記突起部１４の突出量に応じた中空部２３を有
し、かつ前記装置実装面１２ａと前記基板２０に設けら
れた接続端子２１との間の中空部２３に半田２２が充填
される状態を成すものとする。
【０００７】また前記突起部１４は、前記リードフレー
ム１２の外周端縁に設けられたものであってもよい。こ
のとき前記突起部１４先端の形状が鋭角を成す状態であ
るものとする。
ム１２の外周端縁に設けられたものであってもよい。こ
のとき前記突起部１４先端の形状が鋭角を成す状態であ
るものとする。
【０００８】
【作用】上記構成によれば、当該装置１０を基板２０に
実装する場合は、装置実装面１２ａと該基板２０との間
に突起部１４の突出量に応じた中空部２３が確保され
る。そして装置実装面１２ａと基板２０に設けられた接
続端子２１との間の中空部２３のみに半田２２が充填さ
れる。これにより該半田２２の充填量が豊富な状態で、
当該装置１０と基板２０が接合される。また装置実装面
１２ａの半導体チップ１１が搭載された裏面部分と基板
２０との間の中空部２３は、半田２２が充填されない。
従って中空部２３による空間が確保され、半導体チップ
１１の放熱性は良好となり、また半田２２付けによるフ
ラックス残渣を確実に除去することができる。また突起
部１４による中空部２３のため、リードフレーム１２の
装置実装面１２ａ側の段差が不要となるので、当該装置
１０の組立工程においては、該リードフレーム１２を平
面板状のもので下方から支えることにより作業が実施で
きる。
実装する場合は、装置実装面１２ａと該基板２０との間
に突起部１４の突出量に応じた中空部２３が確保され
る。そして装置実装面１２ａと基板２０に設けられた接
続端子２１との間の中空部２３のみに半田２２が充填さ
れる。これにより該半田２２の充填量が豊富な状態で、
当該装置１０と基板２０が接合される。また装置実装面
１２ａの半導体チップ１１が搭載された裏面部分と基板
２０との間の中空部２３は、半田２２が充填されない。
従って中空部２３による空間が確保され、半導体チップ
１１の放熱性は良好となり、また半田２２付けによるフ
ラックス残渣を確実に除去することができる。また突起
部１４による中空部２３のため、リードフレーム１２の
装置実装面１２ａ側の段差が不要となるので、当該装置
１０の組立工程においては、該リードフレーム１２を平
面板状のもので下方から支えることにより作業が実施で
きる。
【０００９】一方突起部１４先端の形状が鋭角を成す場
合においては、該突起部１４先端が接続端子２１に点あ
るいは線接触の状態で当接するため、例えばに基板２０
に反りや凹凸が発生し接続端子２１の面精度が確保され
ていない場合であっても、確実な接続と接合が成され
る。
合においては、該突起部１４先端が接続端子２１に点あ
るいは線接触の状態で当接するため、例えばに基板２０
に反りや凹凸が発生し接続端子２１の面精度が確保され
ていない場合であっても、確実な接続と接合が成され
る。
【００１０】
【実施例】以下、図面に基づき本発明に係わる半導体装
置について説明する。図１は、当該装置１０の構成の一
例を表す断面図を示す。図例の如く当該装置１０は、半
導体チップ１１と、この半導体チップ１１が搭載され、
かつ該半導体チップ１１上の電気端子と導通するための
リードフレーム１２と、このリードフレーム１２の前記
半導体チップ１１が搭載された面側のみに設けられ、か
つ前記半導体チップ１１を被覆するための封止樹脂部１
４より構成される。
置について説明する。図１は、当該装置１０の構成の一
例を表す断面図を示す。図例の如く当該装置１０は、半
導体チップ１１と、この半導体チップ１１が搭載され、
かつ該半導体チップ１１上の電気端子と導通するための
リードフレーム１２と、このリードフレーム１２の前記
半導体チップ１１が搭載された面側のみに設けられ、か
つ前記半導体チップ１１を被覆するための封止樹脂部１
４より構成される。
【００１１】リードフレーム１２は、半導体チップ１１
を搭載するダイパッド１２ｂと、半導体チップ１１上の
電気端子と接続ワイヤ１５を介して導通が確保されてい
る外部リード１２ｃより構成されている。またこのリー
ドフレーム１２は、半導体チップ１１が搭載された面の
裏面側、すなわち封止樹脂部１４が設けられた面と反対
側の面が、当該装置１０を基板２０に実装するための装
置実装面１２ａが形成されている。さら外部リード１２
ｃの外周端縁には、前期装置実装面１６より前期基板２
０側に突出した状態で、後述する加工バリにより形成さ
れた突起部１４が設けられている。
を搭載するダイパッド１２ｂと、半導体チップ１１上の
電気端子と接続ワイヤ１５を介して導通が確保されてい
る外部リード１２ｃより構成されている。またこのリー
ドフレーム１２は、半導体チップ１１が搭載された面の
裏面側、すなわち封止樹脂部１４が設けられた面と反対
側の面が、当該装置１０を基板２０に実装するための装
置実装面１２ａが形成されている。さら外部リード１２
ｃの外周端縁には、前期装置実装面１６より前期基板２
０側に突出した状態で、後述する加工バリにより形成さ
れた突起部１４が設けられている。
【００１２】当該装置１０を基板２０に実装する場合
は、該基板２０に設けられた接続端子２１上に外部リー
ド１２ｂが位置するように配置される。このとき突起部
１４先端が、接続端子２１と当接する状態を成す。よっ
て装置実装面１２ａと基板２０との間は、突起部１４の
突出量に応じた中空部２３が確保される。そして外部リ
ード１２ｂと接続端子２１の間の中空部２３には、当該
装置１０と基板２０を接合するための半田２２が溶融、
流入される。
は、該基板２０に設けられた接続端子２１上に外部リー
ド１２ｂが位置するように配置される。このとき突起部
１４先端が、接続端子２１と当接する状態を成す。よっ
て装置実装面１２ａと基板２０との間は、突起部１４の
突出量に応じた中空部２３が確保される。そして外部リ
ード１２ｂと接続端子２１の間の中空部２３には、当該
装置１０と基板２０を接合するための半田２２が溶融、
流入される。
【００１３】このように当該装置１０と基板２０は、外
部リード１２ｂと接続端子２１の間の中空部２３に半田
２２が充填され接合される。よって接合部の半田２２充
填量が豊富であり、接合力が大きくかつ耐クラック性の
高い実装が成される。またダイパッド１２ｂと基板２０
との間は、中空部２３による空間が確保されているた
め、該ダイパッド１２ｂに搭載された半導体チップ１１
の放熱性が良好となる。さらに該中空部２３のため当該
装置１０実装時の洗浄が十分に行うことができ、半田２
２付けによるフラックス残渣を確実に除去することがで
きる。さらに突起部１４先端が接続端子２１に点あるい
は線接触の状態で当接するため、例えばに基板２０に反
りが発生し接続端子２１の面精度が確保されていない場
合であっても、確実な接続と接合が成される。
部リード１２ｂと接続端子２１の間の中空部２３に半田
２２が充填され接合される。よって接合部の半田２２充
填量が豊富であり、接合力が大きくかつ耐クラック性の
高い実装が成される。またダイパッド１２ｂと基板２０
との間は、中空部２３による空間が確保されているた
め、該ダイパッド１２ｂに搭載された半導体チップ１１
の放熱性が良好となる。さらに該中空部２３のため当該
装置１０実装時の洗浄が十分に行うことができ、半田２
２付けによるフラックス残渣を確実に除去することがで
きる。さらに突起部１４先端が接続端子２１に点あるい
は線接触の状態で当接するため、例えばに基板２０に反
りが発生し接続端子２１の面精度が確保されていない場
合であっても、確実な接続と接合が成される。
【００１４】ここで上述した図１の半導体装置１０の組
立工程について説明する。図２は、当該装置１０のリー
ドフレーム１２の平面図を表すもので、該リードフレー
ム１２はダイパッド１２ｂと外部リード１２ｃとが枠１
２ｄと共に一枚の金属板より形成されている。そしてダ
イボンディング工程においてダイパッド１２ｂ上に半導
体チップ１１が搭載、固着され、ワイヤボンディング工
程において半導体チップ１１上の電気端子と外部リード
１２ｃとの導通が確保される。その後モールド工程にお
いて、図中破線部１３ａの部分に封止樹脂部１３が形成
される。
立工程について説明する。図２は、当該装置１０のリー
ドフレーム１２の平面図を表すもので、該リードフレー
ム１２はダイパッド１２ｂと外部リード１２ｃとが枠１
２ｄと共に一枚の金属板より形成されている。そしてダ
イボンディング工程においてダイパッド１２ｂ上に半導
体チップ１１が搭載、固着され、ワイヤボンディング工
程において半導体チップ１１上の電気端子と外部リード
１２ｃとの導通が確保される。その後モールド工程にお
いて、図中破線部１３ａの部分に封止樹脂部１３が形成
される。
【００１５】次にリードフレーム１２端縁の切断、すな
わちダイパッド１２ｂ及び外部リード１２ｃから枠１２
ｄを切断して分離を行う。このときの切断方向は、半導
体チップ１１搭載面側から、その反対面すなわち装置実
装面１２ａ側へ向かって行われるものとする。この切断
によりリードフレーム１２の切断面、すなわち外部リー
ド１２ｃの端縁に、前記装置実装面１２ａ側へ突出した
加工バリが形成される。つまりリードフレーム１２を切
断する方向とその切断力を制御することにより、所望す
る大きさの加工バリが形成され、すなわち当該装置１０
の突起部１４を形成することができる。従って、この突
起部１４は非常に容易に形成される。
わちダイパッド１２ｂ及び外部リード１２ｃから枠１２
ｄを切断して分離を行う。このときの切断方向は、半導
体チップ１１搭載面側から、その反対面すなわち装置実
装面１２ａ側へ向かって行われるものとする。この切断
によりリードフレーム１２の切断面、すなわち外部リー
ド１２ｃの端縁に、前記装置実装面１２ａ側へ突出した
加工バリが形成される。つまりリードフレーム１２を切
断する方向とその切断力を制御することにより、所望す
る大きさの加工バリが形成され、すなわち当該装置１０
の突起部１４を形成することができる。従って、この突
起部１４は非常に容易に形成される。
【００１６】またダイパッド１２ｂと外部リード１２ｃ
は、同一平面上で一枚の金属板より形成されたものであ
る。よって当該装置１０の組立工程、例えばダイボンデ
ィング工程あるいはワイヤボンディング工程等において
は、平面板状のものによりダイパッド１２ｂ及び外部リ
ード１２ｃ、すなわちダイボンディングあるいはワイヤ
ボンディングを行う箇所を下方から支えることにより、
作業が可能となる。従って組立工程においては、特殊な
治具を必要としない。
は、同一平面上で一枚の金属板より形成されたものであ
る。よって当該装置１０の組立工程、例えばダイボンデ
ィング工程あるいはワイヤボンディング工程等において
は、平面板状のものによりダイパッド１２ｂ及び外部リ
ード１２ｃ、すなわちダイボンディングあるいはワイヤ
ボンディングを行う箇所を下方から支えることにより、
作業が可能となる。従って組立工程においては、特殊な
治具を必要としない。
【００１７】図３には、他の実施例の構成を表す断面図
を示す。尚、図例は超小型の半導体装置に本発明を実施
した場合の例である。図例の半導体装置３０は、半導体
チップ３１と、リードフレーム３２と、封止樹脂部３３
より構成されるものである。半導体チップ３１は、断面
が凸形状のリードフレーム３２の片面側に接着テープ３
６を介して搭載されている。また半導体チップ３１上の
電気端子とリードフレーム３２は、接続ワイヤ３５を介
して導通が確保されている。さらにリードフレーム３２
の半導体チップ３１が搭載されている側の面は、封止樹
脂部３３により被覆され、この封止樹脂部３３が設けら
れた面の裏面側は、当該装置１０を基板４０に実装する
ための装置実装面３２ａが形成されている。またこの装
置実装面３２ａの外周端縁には、突起部３４が該装置実
装面３２ａ側に突出した状態で設けられている。このよ
うに構成したものであっても、上述の実施例と同様の効
果を奏することは、言うまでもない。
を示す。尚、図例は超小型の半導体装置に本発明を実施
した場合の例である。図例の半導体装置３０は、半導体
チップ３１と、リードフレーム３２と、封止樹脂部３３
より構成されるものである。半導体チップ３１は、断面
が凸形状のリードフレーム３２の片面側に接着テープ３
６を介して搭載されている。また半導体チップ３１上の
電気端子とリードフレーム３２は、接続ワイヤ３５を介
して導通が確保されている。さらにリードフレーム３２
の半導体チップ３１が搭載されている側の面は、封止樹
脂部３３により被覆され、この封止樹脂部３３が設けら
れた面の裏面側は、当該装置１０を基板４０に実装する
ための装置実装面３２ａが形成されている。またこの装
置実装面３２ａの外周端縁には、突起部３４が該装置実
装面３２ａ側に突出した状態で設けられている。このよ
うに構成したものであっても、上述の実施例と同様の効
果を奏することは、言うまでもない。
【００１８】
【発明の効果】本発明は以上のように構成されているの
で、当該装置を基板に実装する際の接合部の半田充填量
が豊富である。従って接合力が大きくかつ耐クラック性
の高い実装が成される。またリードフレームと基板との
間の中空部により、半導体チップの良好な放熱性の確保
と、確実なフラックス残渣の除去が可能となる。すなわ
ち当該装置実装時の実装不良を低減し、実装の信頼性の
向上を図った。また当該装置の組立工程においては、特
殊な治具を必要としない。すなわち高い生産性を確保す
ることができた。さらに突起部先端の形状が鋭角を成す
場合においては、基板との当接が点あるいは線接触によ
り成されるため、該基板の面精度が確保されていなくと
も、確実で信頼性の高い接続と接合が成される。確実な
接続と接合が成される。つまり本発明においては、半導
体装置の基板実装時の信頼性の向上と、生産性の高い該
半導体装置の提供を実現した。
で、当該装置を基板に実装する際の接合部の半田充填量
が豊富である。従って接合力が大きくかつ耐クラック性
の高い実装が成される。またリードフレームと基板との
間の中空部により、半導体チップの良好な放熱性の確保
と、確実なフラックス残渣の除去が可能となる。すなわ
ち当該装置実装時の実装不良を低減し、実装の信頼性の
向上を図った。また当該装置の組立工程においては、特
殊な治具を必要としない。すなわち高い生産性を確保す
ることができた。さらに突起部先端の形状が鋭角を成す
場合においては、基板との当接が点あるいは線接触によ
り成されるため、該基板の面精度が確保されていなくと
も、確実で信頼性の高い接続と接合が成される。確実な
接続と接合が成される。つまり本発明においては、半導
体装置の基板実装時の信頼性の向上と、生産性の高い該
半導体装置の提供を実現した。
【図１】本発明に係わる半導体装置の構成の一例を表す
断面図である。
断面図である。
【図２】図１の半導体装置のリードフレームを表す平面
図である。
図である。
【図３】他の実施例の構成を表す断面図である。
【図４】従来の半導体装置の基板実装時の接合部の拡大
断面図である。
断面図である。
【図５】従来の半導体装置の組立工程における構成概略
図である。
図である。
１０ 半導体装置 １１ 半導体チップ １２ リードフレーム １２ａ 装置実装面 １３ 封止樹脂部 １４ 突起部 ２０ 基板 ２１ 接続端子 ２２ 半田 ２３ 中空部
Claims (2)
- 【請求項１】 半導体チップと、 該半導体チップを搭載し、かつ該半導体チップ上の電気
端子と導通するためのリードフレームと、 該リードフレームの前記半導体チップが搭載された面側
に設けられ、かつ前記半導体チップを被覆するための封
止樹脂部とを備えるとともに、 前記リードフレームの前記半導体チップが搭載された面
の裏面側は、当該装置を基板に実装するための装置実装
面が形成された半導体装置において、 該装置実装面は、前記基板側に向けて突出した突起部が
設けられ、 当該装置を前記基板に実装する際に、前記装置実装面は
前記基板との間に前記突起部の突出量に応じた中空部を
有し、 かつ前記装置実装面と前記基板に設けられた接続端子と
の間の前期中空部に半田が充填されたことを特徴とする
半導体装置。 - 【請求項２】 前記突起部は、前記リードフレームの外
周端縁の前記実装面側に設けられ、かつ前記突起部先端
の形状が鋭角を成す状態であることを特徴とする請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21790094A JP3270883B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21790094A JP3270883B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864745A true JPH0864745A (ja) | 1996-03-08 |
| JP3270883B2 JP3270883B2 (ja) | 2002-04-02 |
Family
ID=16711522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21790094A Expired - Fee Related JP3270883B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3270883B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194778B1 (en) * | 1996-08-16 | 2001-02-27 | Sony Corporation | Semiconductor package with improved cross talk and grounding, and method of manufacturing same |
| CN104170109A (zh) * | 2012-12-14 | 2014-11-26 | 旭化成微电子株式会社 | 磁传感器和磁传感器装置以及磁传感器的制造方法 |
| JP2017117825A (ja) * | 2015-12-21 | 2017-06-29 | 日立オートモティブシステムズ株式会社 | 半導体パッケージ及び半導体アセンブリ |
| WO2025243406A1 (ja) * | 2024-05-21 | 2025-11-27 | Ａｓｔｅｍｏ株式会社 | 電力変換装置 |
-
1994
- 1994-08-19 JP JP21790094A patent/JP3270883B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194778B1 (en) * | 1996-08-16 | 2001-02-27 | Sony Corporation | Semiconductor package with improved cross talk and grounding, and method of manufacturing same |
| CN104170109A (zh) * | 2012-12-14 | 2014-11-26 | 旭化成微电子株式会社 | 磁传感器和磁传感器装置以及磁传感器的制造方法 |
| JP2017117825A (ja) * | 2015-12-21 | 2017-06-29 | 日立オートモティブシステムズ株式会社 | 半導体パッケージ及び半導体アセンブリ |
| WO2025243406A1 (ja) * | 2024-05-21 | 2025-11-27 | Ａｓｔｅｍｏ株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3270883B2 (ja) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3572628B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0455341B2 (ja) | ||
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| US20190229044A1 (en) | Lead frame with plated lead tips | |
| JPH09232499A (ja) | 半導体装置 | |
| JPH0864745A (ja) | 半導体装置 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JPH05315517A (ja) | 半導体装置 | |
| JP2002164500A (ja) | 半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2002359336A (ja) | 半導体装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH10223822A (ja) | 半導体装置 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2700434B2 (ja) | 半導体装置 | |
| JP2699284B2 (ja) | 基板の接合方法 | |
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPH0513011Y2 (ja) | ||
| JP2004072126A (ja) | 半導体装置及びその製造方法 | |
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |