JPH10325761A

JPH10325761A - 温度検知回路

Info

Publication number: JPH10325761A
Application number: JP13565597A
Authority: JP
Inventors: Toshiro Karaki; 俊郎唐木
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1997-05-27
Filing date: 1997-05-27
Publication date: 1998-12-08

Abstract

(57)【要約】【課題】製造時のテストを容易かつ安価に行なうことが
出来、かつ電子システムに組み込んだ後も実施可能な自
己診断機能を備えた温度検知回路を提供する。【解決手段】半導体基板４４における温度センサ部とな
るダイオード１２の近傍部分に、埋め込み領域４０を用
いて形成したヒータを内蔵した構成。温度検知回路を形
成する半導体基板内の温度センサ部の近傍部分に埋め込
み領域を用いて形成したヒータを設けることにより、テ
スト時にはヒータに通電して加熱することによって、温
度センサ部周辺のみを容易に加熱することが出来、温度
検知回路のテストを簡単に行なうことが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体基板上に形
成される温度検知回路に関する。

【０００２】

【従来の技術】図９は、半導体基板上に形成される温度
検知回路の従来例を示す回路図であり、図１０は図９の
回路各部の電圧の温度依存性を示す特性図である。以
下、図９と図１０をもとに従来の温度検知回路の構成お
よび動作について説明する。まず、図９を用いて構成を
説明する。これはＰＮ接合のリーク電流を用いた温度検
知回路である。この回路は抵抗１１、１３、１４とダイ
オード１２とコンパレータ１５から成る。

【０００３】次に、図１０を用い動作を説明する。図１
０において、縦軸は回路各部の電圧とし、横軸はこの回
路を内蔵している半導体基板の温度とする。まず、図９
のＶＬ点の電位の振る舞いについて説明する。なお、コ
ンパレータ１５の入力インピーダンスは他の構成要素の
インピーダンスに比べて非常に大きく、無限大とみなせ
るものとする。まず、この回路を内蔵している半導体基
板の温度が室温付近の場合には、ＶＬ点の電位はほぼ電
源電圧Ｖddになる。これはダイオード１２が逆バイアス
となるため、電流がほとんど流れず、また前述したよう
にコンパレータ１５の入力インピーダンスは無限大とみ
なせるからである。半導体基板の温度が上昇すると、ダ
イオード１２にはリーク電流が流れるようになり、電流
が流れるとＶＬ点の電位は降下する。なお、リーク電流
値はダイオード１２のＰＮ接合面積に比例するので、Ｖ
Ｌ点の電位が降下する温度はダイオード１２のＰＮ接合
面積と抵抗１１の抵抗値によって設定できる。

【０００４】次にａＶdd点の電位に注目してみる。ここ
ではこの回路に供給されるＶddは半導体基板温度に対し
ての依存性はないものとすると、ａＶdd点の電圧は半導
体基板温度に対しての依存性は持たず、その値は抵抗１
３と１４によって決定される。したがって半導体基板の
温度が低い状態でａＶdd点の電位がＶＬ点の電位より低
くなるように設定しておけば、半導体基板の温度が上昇
した場合に、或る温度でＶＬ点とａＶdd点の電位が交差
する点を作り出すことができる。この点の温度を検知温
度Ｔｘとし、これをコンパレータ１５で検知すれば半導
体基板の温度がＴｘに達した場合を検知することができ
る。このときコンパレータの出力は“Ｌｏｗ”レベルか
ら“Ｈｉ”レベルに変化する。

【０００５】図１１は、上記ダイオード１２のデバイス
構造の一例を示す断面図である。図１１において、ダイ
オード１２はＰ型基板２５上に形成され、Ｐ+拡散領域
２０、２１と、Ｎ+拡散領域２２と、Ｐ-well領域２３
と、Ｐ-epi領域２４からなり、Ｐ型基板２５はＰ+拡散
領域２０とＰ-epi領域２４を介してグランド接地され
る。そしてダイオード１２はＮ+拡散領域２２とＰ-well
領域２３間の接合部分に形成される。

【０００６】

【発明が解決しようとする課題】次に、この回路の問題
点を説明する。当然のことであるが、この温度検知回路
を内蔵した集積回路（以下、ＩＣと略記）は、製造した
時点でＩＣの機能を確認するテストを行なうが、温度検
知回路の動作確認を行なうためにはＩＣの温度を上昇さ
せる必要がある。テスト方法としてはＩＣパッケージに
実装の後、恒温槽でテストするか、高温テストの可能な
ＩＣテスタを用いることが考えられるが、いずれにして
もテストコストがかさむ。

【０００７】また、ＩＣを電子システムに搭載した状態
で、通常の使用状態においても適当な時期に異常の有無
を検査することが電子システムの信頼性向上のため必要
となる。しかし、前述したような製造時点で用いたテス
ト装置（恒温槽等）を電子システムに内蔵することは規
模的に現実的ではない。つまり電子システム内でＩＣの
自己診断機能を実現することは困難である、という問題
点があった。このように従来の温度検知回路にあって
は、動作確認を行なうためのテストコストがかさむとい
う点と、自己診断機能を実現することが困難である、と
いう問題点があった。

【０００８】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、製造時のテストを
容易かつ安価に行なうことが出来、しかも電子システム
に搭載した後にも実施可能な自己診断機能を備えた温度
検知回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、半導体基板における温度センサ部の近傍部分
に、埋め込み領域を用いて形成したヒータを内蔵するよ
うに構成している。上記のごとく、温度検知回路を形成
する半導体基板内の温度センサ部の近傍部分に埋め込み
領域を用いて形成したヒータを設けることにより、テス
ト時にはヒータに通電して加熱することによって、温度
センサ部周辺のみを容易に加熱することが出来、温度検
知回路のテストを簡単に行なうことが出来る。そのため
恒温槽等が必要なくなり、テストコストを低減すること
が出来る。また、ＩＣを電子システムに搭載した状態で
も容易にテストできるので、電子システム内でＩＣの自
己診断機能を実現することが出来る。したがって、適当
な時期に異常の有無を検査することで電子システムの信
頼性を向上させることが出来る。

【００１０】また、請求項２〜請求項８は、請求項１に
記載した発明の具体的構成例を示すものであり、請求項
２は、半導体基板の表面から埋め込み領域に達し高電源
に接続される高電源導通領域と、半導体基板の表面から
埋め込み領域に達し低電源に接続される低電源導通領域
とを備えたもの、請求項３は、逆バイアスしたＰＮ接合
のリーク電流を用いた温度センサ部を有する温度検知回
路において、接地されたＰ型半導体基板上に形成したＮ
型埋め込み領域をヒータとするもの、請求項４は、上記
Ｎ型埋め込み領域を温度センサ部の下に形成したもの、
請求項５は、逆バイアスしたＰＮ接合のリーク電流を用
いた温度センサ部を有する温度検知回路において、電源
電位に接続されたＮ型半導体基板上に形成したＰ型埋め
込み領域をヒータとするもの、請求項６は、順バイアス
したＰＮ接合の順方向電圧を用いた温度センサ部を有す
る温度検知回路において、電源電位に接続されたＮ型半
導体基板上に形成したＰ型埋め込み領域をヒータとする
もの、請求項７は、上記Ｐ型埋め込み領域を温度センサ
部の下に形成したもの、請求項８は、順バイアスしたＰ
Ｎ接合の順方向電圧を用いた温度センサ部を有する温度
検知回路において、接地されたＰ型半導体基板上に形成
されたＮ型埋め込み領域をヒータとするもの、である。

【００１１】なお、請求項３、請求項５、請求項６に記
載の構成および各構成要素は、例えばそれぞれ下記の実
施の形態に相当する。すなわち、請求項３の構成は、例
えば後記図１に相当し、Ｎ型埋め込み領域は４０に、第
１のＰ型領域は３７に、第１のＮ型の第１領域は３８
に、第１のＮ型の第２領域は３９に、第２のＮ型の第１
領域は３４に、第２のＮ型の第２領域は３６に、第２の
Ｎ型の第３領域は３５に、第２のＰ型領域は３２に、そ
れぞれ相当する。

【００１２】また、請求項５の構成は、図４に相当し、
Ｐ型埋め込み領域は１０１に、第１のＰ型領域は９７
に、、第２のＰ型の第１領域は９９に、第２のＰ型の第
２領域は１００に、第３のＰ型の第１領域は９０に、第
３のＰ型の第２領域は９１に、Ｎ型領域は９５に、第３
のＰ型の第３領域は９２、それぞれ相当する。

【００１３】また、請求項６の構成は、図７に相当し、
Ｐ型埋め込み領域は１３３に、第１のＰ型領域は１３０
に、第２のＰ型の第１領域は１３１に、第２のＰ型の第
２領域は１３２に、第３のＰ型の第１領域は１２０に、
第３のＰ型の第２領域は１２４に、第１のＮ型領域は１
２９に、第３のＰ型の第３領域は１２１に、第３のＰ型
の第４領域は１２３に、第２のＮ型領域は１２７に、そ
れぞれ相当する。

【００１４】なお、請求項８の構成は、図７において、
半導体基板と、電流経路を含むヒータ部分とにおいてＰ
型とＮ型を逆にしたものである。

【００１５】

【発明の効果】本発明においては、テスト時には内蔵の
ヒータに通電して加熱することによって、温度センサ部
周辺のみを容易に加熱することが出来、温度検知回路の
テストを簡単に行なうことが出来る。そのため恒温槽等
が必要なくなり、テストコストを低減することが出来
る。また、ＩＣを電子システムに搭載した状態でも容易
にテストできるので、電子システム内でＩＣの自己診断
機能を実現することが出来る。したがって、適当な時期
に異常の有無を検査することで電子システムの信頼性を
向上させることが出来る、等の効果が得られる。

【００１６】

【発明の実施の形態】以下、本発明を図面に基づいて説
明する。図１は、本発明の第１の実施の形態を示す断面
図であり、温度検知回路の温度センサ部であるダイオー
ドのデバイス構造を示す。まず構成を説明する。この装
置はＰ型基板４４上に構成され、Ｐ+拡散領域３０、３
１、３２、３３と、第２のＮ+拡散領域３４、３５、３
６と、Ｐ-well領域３７と、第１のＮ+拡散領域３８、３
９と、Ｎ-埋め込み領域４０と、Ｐ-epi領域４１、４
２、４３からなる。そしてＰ型基板４４はＰ+拡散領域
３０、３３とＰ-epi領域４１、４３を介して接地され
る。ダイオード１２は第２のＮ+拡散領域３５とＰ-well
領域３７間の接合部分に形成される。また、Ｎ-埋め込
み領域４０はヒータを構成している。

【００１７】ヒータとなるＮ-埋め込み領域４０に通電
するための電流経路は、太実線で示すように、Ｖheat→
第２のＮ+拡散領域３４→第１のＮ+拡散領域３８→Ｎ-
埋め込み領域４０→第１のＮ+拡散領域３９→第２のＮ+
拡散領域３４、３５、３６→ＧＮＤとなる。この電流経
路においては、Ｎ-埋め込み領域４０の抵抗値が最も高
いので主としてこの部分で発熱する。

【００１８】なお、この温度検知回路を内蔵している半
導体基板上には、当然、この回路だけ存在がするわけで
はなく、他のデバイスも構成される。例えばラテラルＰ
ＮＰ−Ｔｒを構成したとすると、図２のようなデバイス
構造となる。この場合、ラテラルＰＮＰ−Ｔｒにおいて
Ｎ-埋め込み領域５８が入ったことにより、ベース抵抗
が減少し、デバイスの特性が向上する。

【００１９】同様に、バーティカルＮＰＮ−Ｔｒを構成
すれば、コレクタ抵抗が減少することにより、デバイス
の特性が向上する。また、ＣＭＯＳ回路を構成すればラ
ッチアップの防止にもつながる。つまり埋め込み領域は
半導体基板上に構成される素子の性能改善につながるた
め、一般的によく用いられており、新たに追加したわけ
ではない。よって今回の発明を実施するに当たり製造プ
ロセスは増加しないと言える。

【００２０】なお、図２において、５０〜５４は第１の
Ｐ+拡散領域、５５は第２のＮ+拡散領域、５６はＮ-wel
l領域、５７は第１のＮ+拡散領域、５８はＮ-埋め込み
領域、５９、６０はＰ-epi領域、６１はＰ-sub領域であ
る。

【００２１】次に、作用を説明する。温度検知回路の動
作テストを行なう場合は、図１中のＶheat端子に電圧を
印加する。すると太実線の矢印に沿って電流が流れ、ヒ
ータが発熱して温度センサ部であるダイオード１２の温
度を上昇させ、回路をテストすることが可能となる。な
お、通常動作時はＶheat端子はＧＮＤに接続しておけば
良い。

【００２２】この回路では、発熱体となるヒータを埋め
込み層４０を用いて形成しているため、Ｐ-epi領域４２
には素子が形成可能で、ヒータ内蔵による面積増はヒー
タを基板表面に形成した場合に比べ少なくて済む。

【００２３】次に、図３は、第２の実施の形態を示す断
面図である。図３において、７０〜７３は第１のＰ+拡
散領域、７４〜７６は第２のＮ+拡散領域、７７はＰ-we
ll領域、７８、７９は第１のＮ+拡散領域、８０はＮ-埋
め込み領域、８１〜８３はＰ-epi領域、８４はＰ-sub領
域である。

【００２４】この実施の形態と前記第１の実施の形態と
の差異は、ヒータとなる埋め込み領域８０を温度センサ
部であるダイオード１２の直下ではなく、横に形成して
いる点である。この場合にも前記第１の実施の形態と同
様に、ヒータとなる埋め込み領域８０の上のＰ-epi領域
８２には素子が形成可能である。

【００２５】次に、図４は、第３の実施の形態を示す断
面図である。図４において、９０〜９２は第２のＰ+拡
散領域、９３〜９６はＮ+拡散領域、９７はＰ-well領
域、９９、１００は第１のＰ+拡散領域、１０１はＰ-埋
め込み領域、１０２〜１０４はＮ-epi領域、１０５はＮ
-sub領域である。

【００２６】この実施の形態は、第１の実施の形態がＰ
型基板を用いたものであったのに対し、Ｎ型基板を用い
た場合の例である。この実施の形態においても第１、第
２の実施の形態と同様にヒータとなるＰ-埋め込み領域
１０１の上のＮ-epi領域１０３には素子が形成可能であ
る。

【００２７】次に、図５〜図７は、本発明の第４の実施
の形態を示す図であり、図５は回路図、図６は電圧・温
度特性図、図７は断面図である。これはこれまで説明し
た実施の形態とは違った温度検知回路における実施の形
態である。まず図５と図６をもとに回路構成および動作
について説明する。この回路はバンドギャップレファレ
ンス（以下、ＢＧＲと略記）基準電圧回路を用いた温度
検知回路である。

【００２８】まず、回路構成を説明する。図５におい
て、温度検知回路はオペアンプ（演算増幅器）１１０
と、抵抗１１１〜１１３と、ダイオード接続されたエミ
ッタ面積Ａ１のＰＮＰトランジスタ（以下、ＰＮＰ−Ｔ
ｒと略記）１１４と、エミッタ面積Ａ２のＰＮＰ−Ｔｒ
１１５と、の部分で構成されたＢＧＲ回路と、そのＢＧ
Ｒ回路の出力Ｖbgrを抵抗分割する抵抗１１６、１１７
と、コンパレータ１１８とから構成される。なお、抵抗
１１１〜１１７の抵抗値をそれぞれ図示のごとくＲ１〜
Ｒ５とする。なお、ＢＧＲ回路は、出力電圧が温度によ
って変化しない基準電圧発生回路である。

【００２９】次に、図６を用いて動作を説明する。図６
において、縦軸は回路各部の電圧とし、横軸はこの回路
を内蔵している半導体基板の温度とする。ＶbgrはＢＧ
Ｒ回路の出力（≒１.２［Ｖ］）であり半導体基板温度
に対しての依存性はない。ａＶbgrはＢＧＲ回路の出力
Ｖbgrを抵抗分圧した電圧〔分圧係数ａ＝Ｒ５／（Ｒ４
＋Ｒ５）〕であり、Ｖbgrと同様に半導体基板温度に対
しての依存性はない。Ｖｆはダイオード接続されたＴｒ
１１５のベース・エミッタ間電圧であり、通常−２［ｍ
Ｖ］／℃程度の温度依存性を持つ。よって抵抗１１６、
１１７の値を適度に選ぶことにより、或る温度でａＶbg
rとＶｆが交差する点を作り出すことができる。この点
を検知温度Ｔｘとし、これをコンパレータ１１８で検知
すれば、半導体基板の温度がＴｘに達した場合を検知す
ることができる。このときコンパレータ１１８の出力は
“Ｌｏｗ”レベルから“Ｈｉ”レベルに変化する。

【００３０】次に、この回路の温度センサであるＰＮＰ
−Ｔｒ１１４、ＰＮＰ−Ｔｒ１１５のデバイス構造を図
７に示す。図７において、１２０〜１２４は第２のＰ+
拡散領域、１２５〜１２８はＮ+拡散領域、１３０はＰ-
well領域、１３１、１３２は第１のＰ+拡散領域、１３
３はＰ-埋め込み領域、１３４〜１３６はＮ-epi領域、
１３７はＮ-sub領域である。

【００３１】この構造においては、前述した実施の形態
と同様に、温度センサであるＰＮＰ−Ｔｒ１１４または
１１５の直下にヒータとなるＰ-埋め込み領域１３３が
形成されている。なお、この実施の形態ではヒータの電
源は負電源が必要となる。

【００３２】図７の構成においては、ヒータとなるＰ-
埋め込み領域１３３を温度センサであるＰＮＰ−Ｔｒ１
１４または１１５の直下に設けた場合を例示したが、前
記第２、第３の実施の形態のように、温度センサの横に
形成してもよく、この時はＰ型基板でも本発明を適用可
能である。Ｐ型基板を用いる場合には、半導体基板と、
電流経路を含むヒータ部分とにおいて図７のＰ型とＮ型
を逆にすればよい。なお、Ｐ型基板の場合にはヒータの
電源は正電源でよい。

【００３３】また、本発明を用いて温度検知回路のテス
トをＩＣテスタで行なう場合、図８に示す形でテストす
ればさらに効果的である。すなわち、図８に示すよう
に、ＩＣテスタのステージ１４２上に断熱材１４１を置
き、その上に測定ウェハ１４０をのせてテストを行な
う。これにより温度検知回路内のヒータの発熱がステー
ジに伝わることを妨げ、効率的なテストが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す図であり、温
度検知回路の温度センサ部の断面図。

【図２】本発明を実現する製造プロセスにて形成したラ
テラルＰＮＰ−Ｔｒのデバイス断面図。

【図３】本発明の第２の実施の形態を示す図であり、温
度検知回路の温度センサ部の断面図。

【図４】本発明の第３の実施の形態を示す図であり、温
度検知回路の温度センサ部の断面図。

【図５】本発明の第４の実施の形態を示す回路図。

【図６】本発明の第４の実施の形態における電圧・温度
特性図。

【図７】本発明の第４の実施の形態における温度検知回
路の温度センサ部の断面図。

【図８】本発明を用いた温度検知回路のウェハテスト時
におけるＩＣテスタへの設置状態を示す断面図。

【図９】従来の温度検知回路の回路図。

【図１０】従来例における電圧・温度特性図。

【図１１】従来例における温度検知回路の温度センサ部
の断面図。

【符号の説明】

１１、１３、１４…抵抗１２…ダイオ
ード１５…コンパレータ２０、２１…
Ｐ+拡散領域２２…Ｎ+拡散領域２３…Ｐ-wel
l領域２４…Ｐ-epi領域２５…Ｐ型基
板３０、３１、３２、３３…Ｐ+拡散領域３４、３５、３６…第２のＮ+拡散領域３７…Ｐ-well領域３８、３９…
第１のＮ+拡散領域４０…Ｎ-埋め込み領域４１、４２、
４３…Ｐ-epi領域４４…Ｐ型基板５０〜５４…
Ｐ+拡散領域５５…第２のＮ+拡散領域５６…Ｎ-wel
l領域５７…第１のＮ+拡散領域５８…Ｎ-埋
め込み領域５９、６０…Ｐ-epi領域６１…Ｐ-sub
領域７０〜７３…Ｐ+拡散領域７４〜７６…
第２のＮ+拡散領域７７…Ｐ-well領域７８、７９…
第１のＮ+拡散領域８０…Ｎ-埋め込み領域８１〜８３…
Ｐ-epi領域８４…Ｐ-sub領域９０〜９２…
第２のＰ+拡散領域９３〜９６…Ｎ+拡散領域９７…Ｐ-wel
l領域９９、１００…第１のＰ+拡散領域１０１…Ｐ-
埋め込み領域１０２〜１０４…Ｎ-epi領域１０５…Ｎ-s
ub領域１１０…オペアンプ１１１〜１１
３…抵抗１１４、１１５…ＰＮＰトランジスタ１１６、１１
７…抵抗１１８…コンパレータ１２０〜１２
４…第２のＰ+拡散領域１２５〜１２８…Ｎ+拡散領域１３０…Ｐ-w
ell領域１３１、１３２…第１のＰ+拡散領域１３３…Ｐ-
埋め込み領域１３４〜１３６…Ｎ-epi領域１３７…Ｎ-s
ub領域１４０…測定ウェハ１４１…断熱
材１４１１４２…ＩＣテスタのステージ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に構成された温度センサ部を
有する温度検知回路において、前記半導体基板における
前記温度センサ部の近傍部分に、埋め込み領域を用いて
形成したヒータを内蔵したことを特徴とする温度検知回
路。
【請求項２】半導体基板上に構成された温度センサ部を
有する温度検知回路において、前記半導体基板における
前記温度センサ部の近傍部分に、埋め込み領域を形成
し、該埋め込み領域と、前記半導体基板の表面から前記
埋め込み領域に達し高電源に接続される高電源導通領域
と、前記半導体基板の表面から前記埋め込み領域に達し
低電源に接続される低電源導通領域とを備え、前記埋め
込み領域を用いて形成したヒータを内蔵することを特徴
とする温度検知回路。
【請求項３】逆バイアスしたＰＮ接合のリーク電流を用
いた温度センサ部を有する温度検知回路であって、接地されたＰ型半導体基板に、Ｎ型埋め込み領域と、第
１のＰ型領域と、第１のＮ型の第１領域と、第１のＮ型
の第２領域と、を有し、前記第１のＮ型の第１領域内に第２のＮ型の第１領域を
有し、前記第１のＮ型の第２領域内に第２のＮ型の第２領域を
有し、前記第１のＰ型領域内に第２のＮ型の第３領域と第２の
Ｐ型領域とを有し、前記第１のＮ型の第１領域と前記第１のＮ型の第２領域
とは前記Ｎ型埋め込み領域に接して形成され、前記第２のＮ型の第２領域と前記第２のＰ型領域とが接
地され、前記第２のＮ型の第３領域を前記逆バイアスしたＰＮ接
合のＮ型領域とし、前記第２のＮ型の第１領域をヒータ電源端子とし、前記第２のＮ型の第１領域、前記第１のＮ型の第１領
域、前記Ｎ型埋め込み領域、前記第１のＮ型の第２領
域、前記第２のＮ型の第２領域を電流経路とするヒータ
を形成し、前記ヒータを内蔵したこと特徴とする請求項１または請
求項２に記載の温度検知回路。
【請求項４】前記Ｎ型埋め込み領域は、前記第１のＰ型
領域の下に形成されたこと特徴とする請求項３に記載の
温度検知回路。
【請求項５】逆バイアスしたＰＮ接合のリーク電流を用
いた温度センサ部を有する温度検知回路において、電源電位に接続されたＮ型半導体基板上に、Ｐ型埋め込
み領域と、第１のＰ型領域と、第２のＰ型の第１領域
と、第２のＰ型の第２領域と、を有し、前記第２のＰ型の第１領域内に第３のＰ型の第１領域を
有し、前記第２のＰ型の第２領域内に第３のＰ型の第２領域を
有し、前記第１のＰ型領域内にＮ型領域と第３のＰ型の第３領
域とを有し、前記第２のＰ型の第１領域と前記第２のＰ型の第２領域
とは前記Ｐ型埋め込み領域に接して形成され、前記第３のＰ型の第１領域と前記第３のＰ型の第３領域
とが接地され、前記Ｎ型領域を前記逆バイアスしたＰＮ接合のＮ型領域
とし、前記第３のＰ型の第２領域をヒータ電源端子とし、前記第３のＰ型の第２領域、前記第２のＰ型の第２領
域、前記Ｐ型埋め込み領域、前記第２のＰ型の第１領
域、前記第３のＰ型の第１領域を電流経路とするヒータ
を形成し、前記ヒータを内蔵したこと特徴とする請求項１または請
求項２に記載の温度検知回路。
【請求項６】順バイアスしたＰＮ接合の順方向電圧を用
いた温度センサ部を有する温度検知回路において、電源電位に接続されたＮ型半導体基板に、Ｐ型埋め込み
領域と、第１のＰ型領域と、第２のＰ型の第１領域と、
第２のＰ型の第２領域と、を有し、前記第２のＰ型の第１領域内に第３のＰ型の第１領域を
有し、前記第２のＰ型の第２領域内に第３のＰ型の第２領域を
有し、前記第１のＰ型領域内に第１のＮ型領域と第３のＰ型の
第３領域とを有し、前記第１のＮ型領域内に第３のＰ型の第４領域と第２の
Ｎ型領域とを有し、前記第２のＰ型の第１領域と前記第２のＰ型の第２領域
とは前記Ｐ型埋め込み領域に接して形成され、前記第３のＰ型の第１領域と前記第３のＰ型の第３領域
と前記第２のＮ型領域とが接地され、前記第３のＰ型の第４領域を前記順バイアスしたＰＮ接
合のＰ型領域とし、前記第３のＰ型の第２領域をヒータ電源端子とし、前記第３のＰ型の第２領域、前記第２のＰ型の第２領
域、前記Ｐ型埋め込み領域、前記第２のＰ型の第１領
域、前記第３のＰ型の第１領域を電流経路とするヒータ
を形成し、前記ヒータを内蔵したこと特徴とする請求項１または請
求項２に記載の温度検知回路。
【請求項７】前記Ｐ型埋め込み領域は、前記第１のＰ型
領域の下に形成されたこと特徴とする請求項６に記載の
温度検知回路。
【請求項８】順バイアスしたＰＮ接合の順方向電圧を用
いた温度センサ部を有する温度検知回路において、接地されたＰ型半導体基板に、Ｎ型埋め込み領域と、第
１のＰ型領域と、第１のＮ型の第１領域と、第１のＮ型
の第２領域と、を有し、前記第１のＮ型の第１領域内に第２のＮ型の第１領域を
有し、前記第１のＮ型の第２領域内に第２のＮ型の第２領域を
有し、前記第１のＰ型領域内に第３のＮ型領域と第２のＰ型の
第１領域とを有し、前記第３のＮ型領域内に第２のＰ型の第２領域と第２の
Ｎ型の第３領域とを有し、前記第１のＮ型の第１領域と前記第１のＮ型の第２領域
とは前記Ｎ型埋め込み領域に接して形成され、前記第２のＮ型の第１領域と前記第２のＰ型の第１領域
と前記第２のＮ型の第３領域とが接地され、前記第２のＰ型の第２領域を前記順バイアスしたＰＮ接
合のＰ型領域とし、前記第２のＮ型の第２領域をヒータ電源端子とし、前記第２のＮ型の第２領域、前記第１のＮ型の第２領
域、前記Ｎ型埋め込み領域、前記第１のＮ型の第１領
域、前記第２のＮ型の第１領域を電流経路とするヒータ
を形成し、前記ヒータを内蔵したこと特徴とする請求項１または請
求項２に記載の温度検知回路。