JPH10326834A - データパス自動レイアウト装置とデータパスレイアウト - Google Patents

Abstract

(57)【要約】 【課題】 本発明はデータパスレイアウト装置により、
レイアウト面積の小さいデータパス部を作成することを
目的とする。 【解決手段】 ８ビット毎に異なる制御信号により制御
される同じ形状のリーフセル（１１０、１１１、１１
２、１１３）を桁位置により異なるロウに配置すること
で、制御信号を他のリーフセルの配線可能領域を使用し
配線することができるため、ロウ間に存在する配線の本
数を削減することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、LSIのデータパス
部の効率的なレイアウト手法に関する。

【０００２】

【従来の技術】近年、LSIにおいては、高速化／高集積
化さらに短期開発が要望されている。このため、CAD技
術が導入され、機能記述言語から論理を合成し、さらに
合成された論理からレイアウトを自動生成する手法が多
く用いられている。

【０００３】しかしながら、ビット毎に同じ論理を持つ
データパス部に関しては、１ビット分（または複数ビッ
ト分）のレイアウト（以下リーフセルと呼ぶ）を作成
し、リーフセルを繰り返し使用することで、比較的容易
にレイアウトが可能であるため、人手によるレイアウ
ト、またはリーフセルを用いた自動レイアウト手法が用
いられている。

【０００４】図３は従来用いられていたデータパス自動
レイアウト装置のブロック図である。

【０００５】３０１は作成すべきデータパスのネットリ
ストを装置に入力するネットリスト入力手段である。３
０２はネットリスト入力手段３０１からの入力をもとに
ロウ方向（ビット方向）のデータを抽出するロウ構成抽
出手段である。３０３は、ロウ構成抽出手段３０２で抽
出されたロウ間の配置をロウ間の配線情報を元に最適化
するロウ間配置最適化手段である。つまりリーフセル配
置手段３０９では、ネットリストの情報を元にリーフセ
ルの配置を行う。

【０００６】３０４はロウ間の配置が決定後、リーフセ
ルライブラリ３０８から、リーフセルをマッピングし、
ネットリストに従って配線を行う配線手段である。配線
手段３０４は、リーフセルの上下のリーフセルの中心間
にチャネルを形成し、このチャネルの中で配線を行う。

【０００７】３０５は、配線手段３０４で配線された配
線をレイアウトルールに従って最適化する配線最適化手
段である。配線手段３０４と配線最適化手段３０５でリ
ーフセル間配線手段３１０を構成する。

【０００８】３０６は、配線の最適が実行されたあと、
レイアウトルールを満足するようにリーフセルを移動
し、データパス全体の最適化を行う全体最適化手段であ
る。

【０００９】３０７は、作成されたレイアウトを出力す
る出力手段である。このように従来のデータパスレイア
ウト装置に於いては、リーフセル配置手段に示すような
ロウ方向の最適化のみを行っていた。

【００１０】図２は、図３の配置最適化手段３０５より
出力されるレイアウトの模式図の一例である。

【００１１】ここでは簡単の為、コラム方向（上下方
向）の配線は記入していない。更に、リーフセルはすべ
て横方向に配線３本を通すことが可能な高さをもってい
るとする。また、リーフセルはすべて８ビット単位で書
かれており、３２ビットのデータパスレイアウトを構成
し、さらに、２１０、２１１、２１２、２１３は、８ビ
ット毎に事なる制御信号をもつとする。

【００１２】２００、２０１、２０２、２０３はそれぞ
れ制御信号ckaの立上りエッジでデータをラッチする８
ビット分のフリップフロップ（以下FFと記す）を含み、
横方向に３本の端子を持つ（内１本は、FFのクロック端
子）セルである。２２０、２２１、２２２、２２３は、
制御信号ckbの立上りエッジで、２３０、２３１、２３
２、２３３は制御信号ckcの立上りエッジで、２４０、
２４１、２４２、２４３は、制御信号ckdの立上りエッ
ジでデータをラッチする8ビット分のFFである。

【００１３】210は制御信号s0a,s0b,s0cで入力データを
選択し出力する８ビット分の選択回路である。211は制
御信号s1a,s1b,s1cで入力データを選択し出力する８ビ
ット分の選択回路である。212は制御信号s2a,s2b,s2cで
入力データを選択し出力する８ビット分の選択回路であ
る。213は制御信号s3a,s3b,s3cで入力データを選択し出
力する８ビット分の選択回路である。

【００１４】このように、図２をみると、同じ形状のリ
ーフセルは同じロウに存在しており、チャネル１ではリ
ーフセル間に配線が０本、チャネル２ではリーフセル間
に配線が７本、チャネル３ではリーフセル間に配線が０
本、チャネル４ではリーフセル間に配線が０本となり、
全体でリーフセル間に配線が合計７本となっている。

【００１５】このように従来のデータパスレイアウト装
置に於いては、３０２、３０３に示すようなロウ方向の
最適化のみを行っていた。

【００１６】

【発明が解決しようとする課題】以上のように構成され
た従来のデータパス部レイアウトについては、２１０、
２１１、２１２、２１３の様に８ビット毎に制御信号の
違う同じ形状のリーフセルが存在するリーフセルレイア
ウトの場合、制御信号がチャネル２に集中するため、チ
ャネル２が広がり、データパスレイアウト面積を大きく
するという問題点を有していた。

【００１７】従って本発明の目的は上記問題点に鑑み、
レイアウト面積の小さいデータパスおよびそれを実現す
るデータパス自動レイアウト装置を提供することにあ
る。

【００１８】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のデータパスレイアウト装置は、データパス
のリーフセル接続情報を入力し、桁位置によって他のロ
ウに存在するリーフセルと入れ替えるリーフセル配置手
段と、リーフセルレイアウト情報を格納するリーフセル
データ格納手段と、前記リーフセル配置手段から出力さ
れるリーフセル配置情報とリーフセルデータ格納手段か
ら出力されるリーフセル情報とリーフセル接続情報か
ら、リーフセル間の配線を行う配線手段を備えたもので
ある。

【００１９】本発明は上記した構成により、制御方向の
配線を他のリーフセルの配線可能領域を使用し配線でき
るため、チャネル領域を小さくでき、面積の小さなデー
タパスを実現できる。

【００２０】

【発明の実施形態】以下本発明のデータパスレイアウト
装置およびデータパスレイアウトについて以下に記述す
る。

【００２１】図４は本発明のデータパス自動レイアウト
装置のブロック図の一実施の形態である。

【００２２】４０１は作成すべきデータパスのネットリ
ストを装置に入力するネットリスト入力手段である。

【００２３】４０２はネットリスト入力手段４０１から
の入力をもとにロウ方向（ビット方向）のデータを抽出
するロウ構成抽出手段である。例えば３２ビットのデー
タパスの場合、同じ制御信号で制御される３２ビットを
一つのロウとして認識させ、複数のロウ構成を抽出す
る。

【００２４】４０３は、ロウ構成抽出手段４０２で抽出
されたロウ構成をネットリストを元にロウ間の配線情報
をを作成し、上記ロウを入れ替え、一番コストの低いロ
ウの並びを検出し、リーフセルを配置するロウ間配置最
適化手段である。

【００２５】４１１はロウ間配置最適化手段４０３でロ
ウ間の配置最適化を実施後、桁位置によって制御信号の
事なるロウの内部のリーフセルを異なるロウの同じ桁位
置のリーフセルと入れ替えることにより、一番コストの
低い配置を検索し、リーフセルを配置するコラム間配置
最適化手段である。

【００２６】つまりリーフセル配置手段４０９では、ネ
ットリストの情報を元にリーフセルの配置を行う。

【００２７】４０４はロウ間の配置が決定後、リーフセ
ルライブラリ４０８から、リーフセルをマッピングし、
ネットリストに従って配線を行う配線手段である。

【００２８】配線手段４０４は、リーフセルの上下のリ
ーフセルの中心間にチャネルを形成し、このチャネルの
中で配線を行う。

【００２９】４０５は、配線手段４０４で配線された配
線をレイアウトルールに従って最適化する配線最適化手
段である。配線手段４０４と配線最適化手段４０５でリ
ーフセル間配線手段４１０を構成する。

【００３０】４０６は、配線の最適が実行されたあと、
レイアウトルールを満足するようにリーフセル／配線を
移動し、データパス全体の最適化を行う全体最適化手段
である。

【００３１】４０７は、作成されたレイアウトを出力す
る出力手段である。このように本発明のデータパスレイ
アウト装置に於いては、新たにコラム間の配置最適化手
段４１１を有している。

【００３２】次に、このコラム間配置最適化手段４１１
を使用することで、作成できるデータパスレイアウトに
ついて図１に示す。

【００３３】図１は、図４の配置最適化手段４０５より
出力されるレイアウトの模式図の一例である。

【００３４】ここでは簡単の為、コラム方向（上下方
向）の配線は記入していない。更に、リーフセルはすべ
て横方向に配線３本を通すことが可能な高さをもってい
るとする。また、リーフセルはすべて８ビット単位で書
かれており、３２ビットのデータパスレイアウトを構成
し、さらに、１１０、１１１、１１２、１１３は、８ビ
ット毎に異なる制御信号をもつとする。また、図１にお
いて各リーフセルの左にあるは未接続であり横方向配線
可能であることを表わし、●は接続を表わす。

【００３５】図１において、１００、１０１、１０２、
１０３はそれぞれ制御信号ckaの立上りエッジでデータ
をラッチする８ビット分のFFを含み、横方向に３本の端
子を持つ（内１本は、FFのクロック端子）リーフセルで
ある。

【００３６】同様に、１２０、１２１、１２２、１２３
は制御信号ckbの立上りエッジで、１３０、１３１、１
３２、１３３は制御信号ckcの立上りエッジで、１４
０、１４１、１４２、１４３は、制御信号ckdの立上り
エッジでデータをラッチする8ビット分のFFである。

【００３７】また、１１０は制御信号s0a,s0b,s0cで入
力データを選択し出力する8ビット分の選択回路であ
り、１１１は制御信号s1a,s1b,s1cで入力データを選択
し出力する8ビット分の選択回路であり、１１２は制御
信号s2a,s2b,s2cで入力データを選択し出力する8ビット
分の選択回路であり、１１３は制御信号s3a,s3b,s3cで
入力データを選択し出力する8ビット分の選択回路であ
る。

【００３８】つまり、データパスを構成する場合、図１
に示すように、１１０、１１１、１１２、１１３を８ビ
ット毎にロウ方向に違う位置に配置することで、他のFF
に余っているで示される配線可能領域を有効に活用する
ことが可能になりチャネル領域を減らすことができる。

【００３９】これは図４中のコラム完配置最適化手段４
１１によりコラム間でのリーフセルの最適配置を実現す
ることにより実現できる。

【００４０】本実施の形態においては、チャネル１には
１本、チャネル２には０本、チャネル３には１本、チャ
ネル４には１本で合計３本分のデータ方向への面積増加
となり、図２に示される従来例の７本に比べ４本少なく
でき上下方向にサイズの小さいレイアウトを構成でき
る。

【００４１】なお、以上は８ビット単位で構成されたリ
ーフセルをもつデータパス部について述べたが、他のビ
ット数例えば４,１６ビットでも同様のことが可能であ
る。

【００４２】

【発明の効果】以上のように本発明は、桁位置によって
他のロウに存在するリーフセルと入れ替えるリーフセル
配置手段を設けることにより、レイアウトサイズの小さ
いデータパスを生成することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるデータパスレイア
ウト後の模式図

【図２】従来のデータパスレイアウト後の模式図

【図３】従来のデータパス自動レイアウト装置のブロッ
ク図

【図４】本発明の一実施の形態によるデータパス自動レ
イアウト装置のブロック図

【符号の説明】

１００〜１０３，１１０〜１１３，１２０〜１２３，１
３０〜１３３，１４０〜１４３ リーフセルレイアウト

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データパスのリーフセル接続情報を入力
   し、リーフセル配置情報を出力するリーフセル配置手段
   と、 リーフセルレイアウト情報を格納するリーフセルデータ
   格納手段と、 前記リーフセル配置手段から出力されるリーフセル配置
   情報とリーフセルデータ格納手段から出力されるリーフ
   セル情報とリーフセル接続情報から、リーフセル間の配
   線を行う配線手段を備え、 前記リーフセル配置手段は、桁位置によって他のロウに
   存在するリーフセルと入れ替えることを特徴とするデー
   タパス自動レイアウト装置。
2. 【請求項２】 桁位置によって異なる制御信号で制御さ
   れる同じ論理のリーフセルを含むデータパスレイアウト
   において、 該リーフセルを桁位置により異なるロウに配置すること
   を特徴とするデータパスレイアウト。
3. 【請求項３】 異なるそれぞれの制御信号が、連続した
   ４ビットまたは８ビットまたは１６ビットのリーフセル
   に供給されることを特徴とする請求項２記載のデータパ
   スレイアウト。