JPH10335697A

JPH10335697A - Ｌｅｄアレイおよびその製造方法

Info

Publication number: JPH10335697A
Application number: JP13806197A
Authority: JP
Inventors: Masumi Yanaka; 真澄谷中; Mitsuhiko Ogiwara; 光彦荻原; Hiroshi Hamano; 広浜野; Takaatsu Shimizu; 孝篤清水
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1997-05-28
Filing date: 1997-05-28
Publication date: 1998-12-18
Anticipated expiration: 2017-05-28
Also published as: JP3701102B2

Abstract

(57)【要約】【課題】低コスト化および工程の簡略化を図る。【解決手段】ｎ型半導体ブロック１１には、ｐ型半導
体層１３が一列に複数形成されており、その上には、第
１開口部１６ａとｎ側開口部１７とを有する第１層間絶
縁膜１２が形成されている。第１層間絶縁膜１２上に
は、第１開口部１６ａにおいてｐ型半導体層１３に接続
するｐ側電極１４と、ｎ側開口部１７においてｎ型半導
体ブロック１１に接続するｎ側電極５５（ｎ側コンタク
ト電極５５ａおよびｎ側パッド電極５５ｂ）とが形成さ
れている。さらに、第２層間絶縁膜１８を介し、所定の
ｐ側電極１４と接続するｐ側マトリクス配線４が形成さ
れている。ｐ側電極１４とｎ側電極５５とは、同一の導
電膜材料により同一成膜工程および同一パターニング工
程で形成される。ｐ側電極１４およびｎ側電極５５とな
る導電膜としては、例えばＡｕ膜あるいはＡｕ合金膜を
用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＥＤ（発光ダイ
オード）を同一半導体基板に複数形成したＬＥＤアレイ
およびその製造方法に関し、特に第１導電型の半導体基
板に接続する電極と、第２導電型の半導体層に接続する
電極とを、ＬＥＤが形成される側の半導体基板表面に形
成したＬＥＤアレイおよびその製造方法に関する。

【０００２】

【従来の技術】発光ダイオード（以下、単にＬＥＤと記
す）アレイは、電子写真プリンタにおける感光ドラムの
露光光源（プリントヘッド）等に用いられる。図２８は
従来のＬＥＤアレイの構造の一例を示す図であり、
（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の
断面図である。図２８に示すＬＥＤアレイは、６００
［ＤＰＩ］（［Dot／Inch ］）以下に対応するものであ
り、ｎ型半導体基板１０２にＬＥＤ１１０を一列に配置
した構成である。

【０００３】図２８において、ｎ型半導体基板１０２に
は、複数のｐ型半導体層１１３が形成されており、ｎ型
半導体基板１０２表面には開口部１１６を有する層間絶
縁膜１１２が形成されている。この層間絶縁膜１１２上
には、開口部１１６においてｐ型半導体層１１３に個別
に接続する複数のｐ側電極（個別電極）１１４が形成さ
れている。また、ｎ型半導体基板１０２の裏面全面に
は、ｎ側電極（共通電極）１１５が形成されている。Ｌ
ＥＤ１１０は、ｐ側電極１１４とｎ側電極１１５との間
に電圧を印加すると、ｎ型半導体基板１０２とｐ型半導
体層１１３の接合面で発光現象を生じ、この発光光をｐ
型半導体層１１３表面から外部に放射する。ｐ側電極１
１４はアルミ（Ａｌ）膜あるいはＡｌ合金膜により形成
され、またｎ側電極１１５は金（Ａｕ）膜あるいはＡｕ
合金膜により形成される。

【０００４】しかし、１２００［ＤＰＩ］以上の超高密
度のＬＥＤアレイになると、ｐ側電極のピッチおよびｐ
側電極の引き回しのためのスペースが狭くなるため、ｐ
側電極ごとにボンディングパッド（ｐ側パッド電極）を
設けることが困難となる。そこで、１２００［ＤＰＩ］
対応のＬＥＤアレイにおいては、図２９に示すような構
造を採用してｐ側パッド電極数を減らしている。図２９
（ａ）は１２００［ＤＰＩ］対応の従来のＬＥＤアレイ
の一例を示す上面図である。図２９（ｂ）は（ａ）のＡ
−Ａ’間の断面図であり、図２９（ｃ）は（ａ）のＢ−
Ｂ’間の断面図である。

【０００５】図２９に示すＬＥＤアレイは、高抵抗半導
体基板１３２および分離溝１０３により互いに素子分離
された複数のｎ型半導体ブロック１１１にそれぞれ複数
のＬＥＤを形成したものである。ｎ型半導体ブロック１
１１には、複数のｐ型半導体層１１３と、ｐ型半導体層
１１３に個別に接続するｐ側電極１４４と、ｎ型半導体
ブロック１１１に接続するｎ側コンタクト電極１４５ａ
と、ｎ側コンタクト電極１４５ａに接続するｎ側パッド
電極１４５ｂが形成されている。ブロック内の複数のｐ
側電極１４４のうち、所定数のｐ側電極だけがｐ側パッ
ド電極１４４ｂを有する（図２９では、１ブロックにつ
き１つのｐ側パッド電極１４４ｂを形成している）。ｎ
側コンタクト電極１４５ａおよびｎ側パッド電極１４５
ｂにより構成されるｎ側電極１４５は、ブロック内のＬ
ＥＤに共通の電極である。さらに、ブロック間の所定の
ｐ側電極１４４にビアホール１２１において接続するｐ
側マトリクス配線１０４を形成し、このｐ側マトリクス
配線１０４により、ｐ側パッド電極を持たないｐ側電極
１４４を他のｎ型半導体ブロック１１１のｐ側パッド電
極を有するｐ側電極１４４に接続している。ｎ型半導体
ブロック１１１とｐ側マトリクス配線１０４の間には、
第１層間絶縁膜１４２が形成されており、またｐ側マト
リクス配線１０４とｐ側電極１４４の間には、第２層間
絶縁膜１４８が形成されている。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
のＬＥＤアレイにおいては、ｐ側電極とｎ側電極とを異
なった導電膜材料で別々に形成し、また図２９に示すＬ
ＥＤアレイにおいては、ｎ側コンタクト電極と、ｎ側パ
ッド電極とをさらに別々に形成するため、製造工程数が
多くなり、製造コストが高くなるという問題があった。

【０００７】本発明はこのような従来の問題を解決する
ものであり、低コスト化および製造エ程の簡略化を図る
ことができるＬＥＤアレイおよびその製造方法を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明のＬＥＤアレイは、第１導電型の半導体基板
に第２導電型の半導体層を形成し、前記半導体層を形成
した側の前記半導体基板表面に、前記半導体基板に接続
する第１導電側コンタクト電極と、前記半導体層に接続
する第２導電側電極とを形成したＬＥＤアレイにおい
て、前記第１導電側コンタクト電極と前記第２導電側電
極とが同じ導電膜材料からなることを特徴とする。

【０００９】また、本発明の別のＬＥＤアレイは、第１
導電型の半導体基板に第２導電型の半導体層を形成し、
前記半導体層を形成した側の前記半導体基板表面に、前
記半導体基板に接続する第１導電側コンタクト電極およ
びこの第１導電側コンタクト電極に接続する第１導電側
パッド電極からなる第１導電側電極を形成したＬＥＤア
レイにおいて、前記第１導電側電極が、前記第１導電側
コンタクト電極と前記第１導電側パッド電極とを同一導
電膜により一体形成した単一層構造であることを特徴と
する。もちろん、第１導電側コンタクト電極と第１導電
側パッド電極と第２導電側電極とを同一導電膜により形
成しても良い。また上記の導電膜としては、例えばＡｕ
膜またはＡｕ合金膜を用いる。

【００１０】次に、本発明のＬＥＤアレイの製造方法
は、第１導電型の半導体基板に第２導電型の半導体層を
形成し、前記半導体層を形成した側の前記半導体基板表
面に、前記半導体基板に接続する第１導電側コンタクト
電極と、前記半導体層に接続する第２導電側電極とを形
成するＬＥＤアレイの製造方法において、前記半導体基
板の表面に前記第１導電側コンタクト電極および前記第
２導電側電極となる導電膜を成膜し、この導電膜をパタ
ーニングすることにより、前記第１導電側コンタクト電
極および前記第２導電側電極を同時形成する工程を実施
することを特徴とする。

【００１１】また、本発明の別のＬＥＤアレイの製造方
法は、第１導電型の半導体基板に第２導電型の半導体層
を形成し、前記半導体層を形成した側の前記半導体基板
表面に、前記半導体基板に接続する第１導電側コンタク
ト電極およびこの第１導電側コンタクト電極に接続する
第１導電側パッド電極からなる第１導電側電極を形成す
るＬＥＤアレイの製造方法において、前記半導体基板の
表面に前記第１導電側電極となる導電膜を成膜し、この
導電膜をパターニングすることにより、前記第１導電側
電極を単一層構造に形成する工程を実施することを特徴
とする。もちろん、成膜した同一の導電膜をパターニン
グすることにより、第１導電側コンタクト電極と第１導
電側パッド電極と第２導電側電極とを同時に形成しても
良い。

【００１２】

【発明の実施の形態】

第１の実施形態図１は本発明の第１の実施形態のＬＥＤアレイ１の構造
を示す上面図である。ＬＥＤアレイ１は、半導体基板２
上に一列に配置されたｎ型半導体ブロック１１に、ＬＥ
Ｄ１０を複数個ずつ形成した、１２００［ＤΡＩ］対応
のＬＥＤアレイである。またＬＥＤアレイ１は、ＬＥＤ
１０のｐ側電極１４とｎ側電極１５とを、半導体基板２
の同一面に形成した構造である。半導体基板２は、高抵
抗半導体基板２ｂ上にエピタキシャル層等のｎ型半導体
基板２ａを形成したものである。ｎ型半導体ブロック１
１は、ｎ型半導体基板２ａを分割したものである。この
ｎ型半導体ブロック１１は、高抵抗半導体基板２ｂと分
離溝（エッチング溝）３により互いに電気的に分離され
ている。なお、ＬＥＤアレイ１は、第１導電型をｎ型、
第２導電型をｐ型としたＬＥＤアレイである。

【００１３】ｎ型半導体ブロック１１には、一列にＮ
（Ｎは正の整数）個のＬＥＤ１０が形成されている。図
１では、Ｎ＝３である。ｎ型半導体ブロック１１には、
拡散法等によるｐ型半導体層（ｐ型半導体領域）１３が
一列にＮ個形成されている。また、ｎ型半導体ブロック
１１上には、第１層間絶縁膜１２が形成されている。こ
の第１層間絶縁膜１２には、ｐ型半導体層１３のほぼ表
面全域を露出させる第１開口部１６ａと、ｎ型半導体ブ
ロック１１表面を露出させるｎ側開口部１７とが形成さ
れている。

【００１４】第１層間絶縁膜１２上には、Ｎ個のｐ側電
極１４と、ｎ側コンタクト電極１５ａと、ｎ側パッド電
極１５ｂとが形成されている。ｐ側電極１４は、第１開
口部１６ａにおいてｐ型半導体層１３と接続している。
ｎ側コンタクト電極１５ａは、ｎ側開口部１７上に形成
されており、ｎ型半導体ブロック１１と接続している。
ｎ側パッド電極１５ｂは、その一部がｎ側コンタクト電
極１５ａにオーバーラップし、ｎ側コンタクト電極１５
ａに接続するように形成されている。ｎ側コンタクト電
極１５ａとｎ側パッド電極１５ｂとは、積層構造のｎ側
電極１５を構成している。

【００１５】ｐ側電極１４およびｎ側電極１５が形成さ
れた第１層間絶縁膜１２上には、第２層間絶縁膜１８が
形成されている。この第２層間絶縁膜１８には、第１開
口部１６ａのほぼ全域を露出させる第２開口部１６ｂ
と、ｐ側電極１４のパッド電極を露出させるｐ側パッド
開口部１９と、ｎ側パッド電極１５ｂを露出させるｎ側
パッド開口部２０と、ｐ側電極１４の第１層間絶縁膜１
２上に形成された部分を露出させるヴィアホール２１と
が形成されている。第１開口部１６ａと第２開口部１６
ｂとは、ｐ側開口部１６を構成している。また、第２層
間絶縁膜１８上には、Ｍ（ＭはＮ以上の整数）本のｐ側
マトリクス配線４が形成されている。図１のＬＥＤアレ
イ１においては、Ｍ＝９である。このｐ側マトリクス配
線４は、全てのｎ型半導体ブロック１１に渡って形成さ
れており、ヴィアホール２１においてｐ側電極１４と接
続している。

【００１６】ＬＥＤ１０は、Ｎ個のＬＥＤ１０に共通な
ｎ型半導体ブロック１１と、このｎ型半導体ブロック１
１に個別に形成されたｐ型半導体層１３と、ｐ型半導体
層１３に個別に形成されたｐ型電極１４と、ｎ型半導体
ブロック１１内のＮ個のＬＥＤ１０に共通に形成された
ｎ型電極１５とにより構成されている。ｐ型半導体層１
３の深さ寸法は、ｎ型半導体ブロック１１の厚さ寸法よ
りも小さい。従って、ｐ型半導体層１３は、ｎ型半導体
ブロック１１に浮島状に形成されている。ｐ型電極１４
とｎ型電極１５の間に電圧を印加すると、ｐ型半導体層
１３とｎ型半導体ブロック１１との接合面で発光現象が
起こり、この発光光がｐ型半導体層１３の表面から外部
に放射される。

【００１７】ＬＥＤアレイ１は、ｐ側電極１４とｎ側コ
ンタクト電極１５とを同一の導電膜材料により形成して
おり、この点が従来のＬＥＤアレイとは異なる。ｐ側電
極１４およびｎ側コンタクト電極１５となる導電膜とし
ては、ｐ型半導体層１３とｎ型半導体ブロック１１のい
ずれにも、オーミックコンタクトできる導電膜、例えば
Ａｕ膜あるいはＡｕ合金膜を用いる。ここで、Ａｕ合金
膜には積層金属膜あるいは積層合金膜も含まれる。上記
のＡｕ合金膜としては、チタン（Ｔｉ）と白金（Ｐｔ）
とＡｕとの積層金属膜（以下、Ｔｉ／Ｐｔ／Ａｕ膜と表
記する）、またはΑｕ、ゲルマニウム（Ｇｅ）、ニッケ
ル（Ｎｉ）の合金膜とＡｕ膜との積層合金膜（以下、Α
ｕＧｅＮｉ／Ａｕ膜と表記する）、またはΑｕとＧｅの
合金膜とＮｉ膜とＡｕ膜の積層合金膜（ΑｕＧｅ／Ｎｉ
／Ａｕ膜と表記する）、等がある。

【００１８】図１に示す第１の実施形態のＬＥＤアレイ
１の製造工程を以下に説明する。図２ないし図１３はＬ
ＥＤアレイ１の製造工程の一例を示す図である。それぞ
れの図において、（ａ）は上面図であり、（ｂ）は
（ａ）におけるＡ−Ａ’間の断面図である。また図８
（ｃ）は図８（ａ）におけるＢ−Ｂ’間の断面図であ
り、図１０（ｃ）は図１０（ａ）におけるＢ−Ｂ’間の
断面図である。

【００１９】まず図２に示すように、高抵抗半導体基板
２ｂ上にｎ型半導体基板２ａを有する半導体基板２を作
製する。ここでは、高抵抗半導体基板２ｂとして半絶縁
性ＧａＡｓ基板を用いる。また、この半絶縁性ＧａＡｓ
基板上に、ｎ型のＡｌＧａＡｓ層をエピタキシャル成長
させ、このＡｌＧａＡｓエピタキシャル層をｎ型半導体
基板２ａとする。ｎ型半導体基板２ａ（ｎ型エピタキシ
ャル層）の厚さは、例えば約３［μｍ］とする。

【００２０】次に図３に示すように、ｎ型半導体基板２
ａの表面に拡散マスク２５となる第１層間絶縁膜１２を
成膜し、この第１層間絶縁膜１２をホトリソおよびエッ
チング法によりパターニングして第１開口部１６ａおよ
び拡散マスク２５を形成する。第１層間絶縁膜１２（拡
散マスク２５）としては、例えばアルミ窒化膜（ＡｌＮ
膜）を用いる。このＡｌＮ膜はスパッタ法により成膜さ
れ、その膜厚は、例えば５００〜３０００［Å］程度で
ある。

【００２１】次に図４ないし図６に示すように、ｎ型半
導体２ａにｐ型半導体層１３を形成する。ここではＺｎ
固相拡散法を用いる。すなわち、第１開口部１６ａの形
成が済んだｎ型半導体基板２ａの表面に、Ζｎ拡散源膜
２６を成膜し、さらにその上にアニールキャップ膜２７
を成膜する。Ζｎ拡散源膜２６としては、例えばＺｎＯ
−ＳｉＯ₂混合膜を成膜する。このＺｎＯ−ＳｉＯ₂混
合膜は、酸化亜鉛（ＺｎＯ）と酸化シリコン（Ｓｉ
Ｏ₂）とを１：１に混合した膜であり、スパッタ法によ
り成膜される。アニールキャップ膜２７としては、例え
ばＣＶＤ法により成膜されるシリコン窒化膜（ＳｉＮ
膜）を用いる。上記のＺｎＯ−ＳｉＯ₂混合膜の膜厚
は、例えば５００〜３０００［Å］程度であり、また上
記のＳｉＮ膜の膜厚は、例えば５００〜３０００［Å］
程度である。

【００２２】続いて、アニーリングキャップ膜２７の形
成が済んだｎ型半導体基板２ａに高温アニールを施し、
Ζｎ拡散源膜２６からｎ型半導体基板２ａ中にＺｎを拡
散させる。第１開口部１６ａにおいてはＺｎがｎ型半導
体基板２ａ中に拡散するが、拡散マスク２５が形成され
ている領域においては、Ｚｎは拡散しないので、ｎ型半
導体基板２ａの第１開口部１６ａに対応する領域に選択
的にｐ型半導体層１３が形成される。上記の高温アニー
ルの条件は、例えば窒素大気圧下においてアニール温度
７００［℃］、アニール時間２時間である。このアニー
ル条件により深さが約１［μｍ］、表面Ｚｎ濃度が１０
²⁰［ｃｍ³］のｐ型半導体層１３が形成される。ｎ型半
導体基板２ａの厚さは上述のように約３［μｍ］である
から、ｐ型半導体層の深さ寸法は、ｎ型半導体基板２ａ
の厚さ寸法よりも小さい。なお、アニールキャップ膜２
７は、Ｚｎがアニール雰囲気中に拡散してしまうのを防
止する。

【００２３】次に図７に示すように、ｐ型半導体層１３
の形成が済んだｎ型半導体基板２ａにおいて、表面に形
成されている拡散源膜２６およびアニールキャップ膜２
７を例えば選択的なウエットエッチング法により全面的
に除去し、第１層間絶縁膜１２（拡散マスク２５）のみ
を残す。エッチング液としては、第１層間絶縁膜１２が
選択的にエッチングされないもの、例えばバッファード
フッ酸を用いる。

【００２４】次に図８に示すように、拡散源膜２６およ
びアニールキャップ膜２７の除去が済んだｎ型半導体基
板２ａにおいて、層間絶縁膜１２にホトリソおよびエッ
チング法によりｎ側開口部１７を形成する。このｎ側開
口部１７は、ｎ型コンタクト電極１５ａの形成予定領域
内に形成され、このあと形成されるｎ型コンタクト電極
１５ａをｎ型半導体基板２ａに接続するためのものであ
る。これにより、層間絶縁膜１２には、ｐ型半導体層１
３表面を開口する第１開口部１６ａと、ｎ型半導体基板
２ａ表面を開口するｎ側開口部１７とが形成されたこと
になる。

【００２５】次に図９に示すように、ｎ側開口部１７の
形成が済んだｎ型半導体基板２ａ全面に、ｐ側電極１４
およびｎ側コンタクト電極１５ａとなる導電膜を成膜
し、この導電膜をリフトオフ法によりパターニングし、
ｐ側電極１４およびｎ側コンタクト電極１５ａを形成す
る。すなわち、ｐ側電極１４およびｎ側コンタクト電極
１５ａの形成予定領域以外の領域を抜きパターンとする
ホトレジストパターンを形成し、その上全面にｐ側電極
１４およびｎ側コンタクト電極１５ａとなる導電膜を成
膜し、上記のホトレジストおよびその上に成膜された導
電膜をリフトオフして、ｐ側電極１４およびｎ型コンタ
クト電極１５ａを形成する。ｐ側電極１４は、その一部
が第１開口部１６ａのｐ半導体層１３表面にオーバーラ
ップするように形成され、またｎ型コンタクト電極１５
ａは、ｎ側開口部１７全面を覆うように形成される。ｐ
側電極１４およびｎ型コンタクト電極１５ａとなる導電
膜としては、例えば上述したＡｕ合金膜を用いる。この
あと、ｐ側電極１４を第１開口部１６ａにおいてｐ型半
導体層１３にオーミック接続させ、ｎ側コンタクト電極
１５ａをｎ側開口部１７においてｎ型半導体基板２ａに
オーミック接続させるためのシンター処理（熱処理）を
施す。

【００２６】このように、ＬＥＤアレイ１の製造工程
は、同一の導電膜材料（この例ではＡｕ合金）により、
ｐ側電極１４およびｎ側コンタクト電極１５ａを同時に
形成するという点が、従来のＬＥＤアレイの製造工程と
は異なる。従来のように、ｐ側電極とｎ側コンタクト電
極を異なる導電膜材料で形成する場合には、導電膜を成
膜し、パターニングするという工程を２回実施する必要
があったが、ＬＥＤアレイ１のようにｐ側電極１４およ
びｎ側コンタクト電極１５ａを同一の導電膜材料で形成
すれば、上記成膜およびパターニング工程は１回で済
み、工程を簡略化することができる。

【００２７】次に図１０に示すように、ｐ型電極１４お
よびｎ型コンタクト電極１５ａの形成が済んだｎ型半導
体基板２ａに、ｎ側パッド電極１５ｂとなる導電膜を成
膜し、この導電膜をリフトオフ法によりパターニング
し、ｎ側パッド電極１５ｂを形成する。このあとシンタ
ー処理を施す。ｎ側パッド電極１５ｂは、その一部がｎ
側コンタクト電極１５ａとオーバーラップするように形
成されており、オーバーラップ部において、ｎ側コンタ
クト電極１５ａにオーミック接続している。ｎ側コンタ
クト電極１５ａとｎ側パッド電極１５ｂとは、積層構造
のｎ側電極１５を構成する。

【００２８】ｎ側パッド電極１５ｂとなる導電膜として
は、例えばｎ側コンタクト電極１５ａと同じＡｕ合金膜
を用いる。もちろん、ｎ型電極パッド電極１５ｂには、
Ａｕ膜、ｎ側コンタクト電極１５ａと異なる他のＡｕ合
金膜、あるいはＡｕ合金以外の金属または合金を用いて
も良い。ただし、ｎ側コンタクト電極１５ａとオーミッ
ク接続でき、かつｎ側コンタクト電極１５ａとの接続部
において、エレクトロマイグレーション等により断線を
生じないあるいはｎ側コンタクト電極１５ａに断線を生
じさせないものである必要がある。例えば、Ａｕ合金膜
のｎ側コンタクト電極１５ａに対し、Ａｌ膜を用いてｎ
側コンタクト電極１５ａを形成すると、このあとの熱処
理（具体的には、図１２に示す第２層間絶縁膜１８の形
成工程における熱処理）により、Ａｕ合金膜とＡｌ膜の
接続部においてＡｕがＡｌ側に拡散して断線を生じるこ
とがある。

【００２９】次に図１１に示すように、ｎ側電極１５の
形成が済んだｎ型半導体基板２ａに高抵抗半導体基板２
ｂに至る分離溝３を形成し、ｎ型半導体基板２ａをｎ型
半導体ブロック１１に分割する。すなわち、ホトリソお
よびエッチング法により分離溝形成予定領域にある第１
層間絶縁膜１２およびその下のｎ型半導体基板２ａをエ
ッチングし、高抵抗半導体基板１１ｂを露出させる。こ
れにより、ｎ型半導体ブロック１１は、分離溝３および
高抵抗半導体基板２ｂにより、互いに電気的に分離され
たものとなる。厚さ約３［μｍ］のｎ型半導体ブロック
１１（ｎ型半導体基板２ａ）および膜厚５００〜３００
０［Å］程度の第１層間絶縁膜１２に対し、分離溝３の
深さは、例えば約３．５［μｍ］とする。また分離溝３
の幅は、ｐ型半導体層１３の間隔により制限される。１
２００［ＤＰＩ］のＬＥＤアレイにおいては、ｐ型半導
体層１３のピッチ寸法は約２１［μｍ］であり、ｐ型半
導体層１３の幅を約８［μｍ］とすると、分離溝３の幅
は１３［μｍ］未満でなければならない。

【００３０】次に図１２に示すように、分離溝３の形成
が済んだ半導体基板２の全面に、第２層間絶縁膜１８を
形成し、この第２層間絶縁膜１８に、ほぼ第１開口部１
６ａと同じ領域を開口する第２開口部１６ｂと、ｐ側電
極１４のパッド電極部を開口するｐ側パッド開口部１９
と、ｎ側パッド電極１５ｂを開口するｎ側パッド開口部
２０と、ｐ側電極１４に至るヴィアホール２１とを形成
する。第２層間絶縁膜１８としては、例えばポリイミド
膜を用いる。ポリイミド膜は、例えばホトレジストの現
像液（アルカリ性溶液）に溶解するポリイミドを用いて
以下のように形成およびパターニングする。ポリイミド
ソースを半導体基板２（ウエハ）にスピンコートし、１
００［℃］程度でプリベークする。次に、プリベークが
済んだポリイミド膜の上にホトレジストをスピンコート
し、このホトレジストに上記の開口部およびヴィアホー
ル２１が抜きパターンとなるような露光を施す。ホトレ
ジストの現像の際に、レジストが形成されていないポリ
イミド膜領域も除去され、ポリイミド膜がパターニング
される。次に残ったレジストを剥離し、パターニングさ
れたポリイミド膜を３５０［℃］程度で焼成する。

【００３１】最後に図１３に示すように、第２層間絶縁
膜１８のパターニングが済んだ半導体基板２全面に、ｐ
側マトリクス配線４となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングし、ｐ側マトリクス
配線４を形成する。このあとシンター処理を施し、ヴィ
アホール２１においてｐ側マトリクス配線４をｐ側電極
１４にオーミック接続させる。ｐ型マトリクス配線４と
なる導電膜としては、例えばＡｕ合金膜を用いる。もち
ろん、ｐ側マトリクス配線４となる導電膜は、ｐ側電極
１４にオーミック接続でき、接続部で断線を生じないも
のであれば、Ａｕ合金膜でなくても良い。以上のように
して、図１に示すＬＥＤアレイ１が製造される。

【００３２】次に、ＬＥＤアレイ１の動作について簡単
に説明する。ｎ型半導体ブロック１１を図１の右側から
順に１１−１、１１−２、１１−３…とする。また、ｎ
型半導体ブロック１１内において、ＬＥＤ１０を図１の
右側から順に１０−１、１０−２、１０−３とし、ｐ側
電極１４を図１の右側から順に１４−１、１４−２、１
４−３とし、ｐ側パッド電極１４ｂを図１の右側から順
に１４ｂ−１、１４ｂ−２とする。また、ｐ側マトリク
ス配線４を図１の下側から順に４−１、４−２…４−９
とする。

【００３３】ｎ型半導体ブロック１１−１において、ｐ
側電極１４−１はｐ側マトリクス配線４−１に接続し、
ｐ側電極１４−２はｐ側マトリクス配線４−２に接続
し、またｐ側電極１４−３はｐ側マトリクス配線４−３
に接続している。ｎ型半導体ブロック１１−２において
ｐ側電極１４−１はｐ側マトリクス配線４−４に接続
し、またｎ型半導体ブロック１１−３においてｐ側電極
１４−１はｐ側マトリクス配線４−７に接続している。
さらに図示しないｎ型半導体ブロック１１−４において
は、ｎ型半導体ブロック１１−１と同じように、ｐ側電
極１４−１はｐ側マトリクス配線４−１に接続し、ｐ側
マトリクス配線４−２に接続し、またｐ側電極１４−３
はｐ側マトリクス配線４−３に接続している。

【００３４】ｎ型半導体ブロック１１−１〜１１−３に
おいては、ｐ側電極１４−１および１４−２がｐ側パッ
ド電極を有する。また図示しないｎ型半導体ブロック１
１−４〜１１−６においてはｐ側電極１４−２および１
４−３がｐ側パッド電極を有し、図示しないｎ型半導体
ブロック１１−７〜１１−９においてはｐ側電極１４−
１および１４−３がｐ側パッド電極を有する。

【００３５】例えば、ｎ型半導体ブロック１１−１のＬ
ＥＤ１０−１を点灯させるには、ｎ型半導体ブロック１
１−１のｐ側電極１４−１（そのｐ側パッド電極１４ｂ
−１）と、ｎ型半導体ブロック１１−１のｎ側電極１５
（そのｎ側パッド電極１５ｂ）との間に電圧を印加す
る。このとき、図示しないｎ型半導体ブロック１１−４
のＬＥＤ１０−１を同時に点灯させるのであれば、ｎ型
半導体ブロック１１−４のｎ側電極１５をｎ型半導体ブ
ロック１１−１のｎ側電極１５と同じ電位にすれば良
い。なぜならば、ｎ型半導体ブロック１１−４のｐ側電
極１４−１は、ｐ側マトリクス配線４−１により、ｎ型
半導体ブロック１１−１のｐ側電極１４−１と接続して
いるからである。ｎ型半導体ブロック１１−１のＬＥＤ
１０−１を点灯させているときに、ｎ型半導体ブロック
１１−４のＬＥＤ１０−１を消灯させるのであれば、ｎ
型半導体ブロック１１−４のｎ側電極１５を開放とすれ
ば良い。

【００３６】また、ｎ型半導体ブロック１１−１のＬＥ
Ｄ１０−３を点灯させるには、ｐ側マトリクス配線４−
３に接続し、かつｐ側パッド電極１４ｂを有する他のｎ
型半導体ブロック１１のｐ側電極１４、すなわち例えば
図示しないｎ型半導体ブロック１１−４のｐ側電極１４
−３と、ｎ型半導体ブロック１１−１のｎ側電極１５と
の間に電圧を印加する。

【００３７】このように第１の実施形態によれば、ｐ側
電極１４とｎ側コンタクト電極１５ａとを同一の導電膜
により同一の工程で形成することにより、製造工程の簡
略化を図ることができ、従って低コストを実現すること
ができる。また、ｐ側電極１４とｎ側コンタクト電極１
５ａとを同一の工程で形成することにより、基板（ウエ
ハ）間での特性ばらつきを減少させることができる。

【００３８】なお、上記第１の実施形態のＬＥＤアレイ
１はｐ側電極とｎ側パッド電極がｐ型半導体層に対して
反対側に形成されている構造であるが、ｎ側パッド電極
をｐ型半導体層に対してｐ側電極と同じ側に設けても良
い。

【００３９】第２の実施形態図１４は本発明の第２の実施形態のＬＥＤアレイ３１の
構造を示す上面図である。なお、図１４において、図１
と同じものには同一符号を付してある。ＬＥＤアレイ３
１は、図１に示した第１の実施形態のＬＥＤアレイ１に
おいて、ｎ側パッド電極１５ｂを、ｐ型半導体層１３に
対してｐ側電極１４と同じ側に設けたものである。これ
に従って、ｎ型半導体ブロック１１における３個のｐ側
電極１４のうち、ｐ側パッド電極１４ｂを有するｐ側電
極１４が２個から１個に減っている。すなわち、ｎ型半
導体ブロック１１においてｐ側電極１４−１だけがｐ側
パッド電極１４ｂを有する。ｎ型半導体ブロック１１−
１のｐ側電極１４−１はｐ側マトリクス配線４−１に接
続され、ｎ型半導体ブロック１１−２のｐ側電極１４−
１はｐ側マトリクス配線４−２に接続される。同様に、
図示しないｎ型半導体ブロック１１−９のｐ側電極１４
−１はｐ側マトリクス配線４−９に接続される。また、
ｎ型半導体ブロック１１−１において、ｐ側電極１４−
２はｐ側マトリクス配線４−４に接続され、ｐ側電極１
４−３はｐ側マトリクス配線４−５に接続される。同様
に、図示しないｎ型半導体ブロック１１−４において、
ｐ側電極１４−２はｐ側マトリクス配線４−７に接続さ
れ、ｐ側電極１４−３はｐ側マトリクス配線４−８に接
続され、また図示しないｎ型半導体ブロック１１−５に
おいて、ｐ側電極１４−２はｐ側マトリクス配線４−９
に接続され、ｐ側電極１４−３はｐ側マトリクス配線４
−１に接続される。なお、ＬＥＤアレイ３１の製造工程
は、上記第１の実施形態と同様である。

【００４０】このように第２の実施形態によれば、ｎ側
パッド電極１５ｂをｐ型半導体層１３に対してｐ側電極
１４と同じ側に設けた構造とすることにより、上記第１
の実施形態よりもチップサイズを小さくすることができ
る。

【００４１】第３の実施形態図１５は本発明の第３の実施形態のＬＥＤアレイ４１の
構造を示す上面図である。なお、図１５において、図１
および図１４と同じものには同一符号を付してある。第
３の実施形態のＬＥＤアレイ４１は、図１に示すＬＥＤ
アレイ１において、ｎ側電極１５をｎ側コンタクト電極
５５ａとｎ側パッド電極５５ｂからなるｎ側電極５５と
し、またｐ側電極１４をｐ側電極５４とし、ｐ側マトリ
クス配線４をｐ側マトリクス配線４４としたものであ
る。

【００４２】ＬＥＤアレイ４１は、ｎ側電極５５のｎ側
コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一
の導電膜材料により一体形成することにより、ｎ側電極
５５を単一層構造としている点が従来のＬＥＤアレイと
は異なる。ｎ側コンタクト電極５５ａおよびｎ側パッド
電極５５ｂとなる導電膜としては、ｎ型半導体ブロック
１１にオーミックコンタクトできる導電膜、例えばＡｕ
膜あるいはＡｕ合金膜を用いる。上記のＡｕ合金膜とし
ては、Ｔｉ／Ｐｔ／Ａｕ膜、またはΑｕＧｅＮｉ／Ａｕ
膜、またはΑｕＧｅ／Ｎｉ／Ａｕ膜、等がある。また、
ｐ側電極５４には、ｎ側電極５５と同じ導電膜材料を用
いても良いし、異なる導電膜材料を用いても良い。な
お、ＬＥＤアレイ４１の動作は、上記第１の実施形態の
ＬＥＤアレイ１と同じである。

【００４３】図１５に示す第３の実施形態のＬＥＤアレ
イ４１の製造工程を以下に説明する。図１６ないし図２
０はＬＥＤアレイ４１の製造工程の一例を示す図であ
る。それぞれの図において、（ａ）は上面図、（ｂ）は
（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）に
おけるＢ−Ｂ’間の断面図である。

【００４４】まず図１６に示すように、上記第１の実施
形態における図２ないし図８に示した製造工程と同様に
して、半絶縁性ＧａＡｓ基板からなる高抵抗半導体基板
２ｂ上にｎ型のＡｌＧａＡｓエピタキシャル層からなる
ｎ型半導体基板２ｂを形成した半導体基板２を作製し、
ｎ型半導体基板２ａの表面に、拡散マスク２５（第１層
間絶縁膜１２）、および第１開口部１６ａを形成し、Ｚ
ｎ固相拡散法によりｎ型半導体基板２ａの第１開口部１
６ａの領域にｐ型半導体層１３を形成し、さらに第１層
間絶縁膜１２にｎ側開口部１７を形成する。

【００４５】次に図１７に示すように、ｎ側開口部１７
の形成が済んだｎ型半導体基板２ａ表面に、ｐ側電極５
４となる導電膜を成膜し、この導電膜をリフトオフ法に
よりパターニングし、ｐ型電極５４を形成する。このあ
と、シンター処理を施す。上記の導電膜としては、例え
ばＡｌ膜を用いる。もちろん、上記第１の実施形態のよ
うにＡｕ合金を用いても良い。

【００４６】次に図１８に示すように、ｐ型電極５４の
形成が済んだｎ型半導体基板２ａ表面に、ｎ側電極５５
（ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５
ｂ）となる導電膜を成膜し、この導電膜をリフトオフ法
によりパターニングし、単一層構造のｎ側電極５５を形
成する。このあと、シンター処理を施す。ｎ側コンタク
ト電極５５ａは、ｎ側開口部１７全面を覆うように形成
され、ｎ側開口部１７においてｎ型半導体基板２ａにオ
ーミック接続している。またｎ側コンタクト電極５５ａ
と一つながりのｎ側パッド電極５５ｂは、ｐ型半導体層
１３に対してｐ側電極５４と反対側の第１層間絶縁膜１
２上に形成されている。ｎ型電極５５となる導電膜とし
ては、例えば上述したＡｕ合金膜を用いる。

【００４７】このように、ＬＥＤアレイ４１の製造工程
は、同一の導電膜材料（この例ではＡｕ合金）により、
ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂ
を同時に一体形成し、ｎ側電極５５を積層構造ではなく
単一層構造に形成するという点が、従来のＬＥＤアレイ
の製造工程とは異なる。従来のように、ｎ側電極を積層
形成する場合には、導電膜を成膜し、パターニングする
という工程を２回実施する必要があったが、ＬＥＤアレ
イ４１のようにｎ側コンタクト電極５５ａおよびｎ側パ
ッド電極５５ｂを同一の導電膜材料で形成し、ｎ側電極
５５を単一層構造とすれば、上記成膜およびパターニン
グ工程は１回で済み、工程を簡略化することができる。

【００４８】次に図１９に示すように、上記第１の実施
形態の図１１および図１２に示した手順と同様にして、
ｎ型電極５５の形成が済んだ半導体基板２に、ブロック
分離溝３を形成し、この上に第２層間絶縁膜１８を形成
し、この第２層間絶縁膜１８に第２開口部１６ｂと、ｐ
側パッド開口部１９と、ｎ側パッド開口部２０と、ヴィ
アホール２１とを形成する。

【００４９】最後に図２０に示すように、第２層間絶縁
膜１８のパターニングが済んだ半導体基板２全面に、ｐ
側マトリクス配線４４となる導電膜を成膜し、この導電
膜をリフトオフ法によりパターニングし、ｐ側マトリク
ス配線４４を形成する。このあとシンター処理を施す。
ｐ型マトリクス配線４４となる導電膜としては、例えば
Ａｌ膜を用いる。もちろん、ｐ側マトリクス配線４４と
なる導電膜は、ｐ側電極５４にオーミック接続でき、接
続部で断線を生じないものであれば、Ａｌ膜でなくても
良い。以上のようにして、図１５に示すＬＥＤアレイ４
１が製造される。

【００５０】このように第３の実施形態によれば、ｎ側
コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一
の導電膜により同一の工程で一体形成し、ｎ側電極５５
を単一層構造とすることにより、製造工程の簡略化を図
ることができ、従って低コストを実現することができ
る。また、ｎ側コンタクト電極５５ａとｎ側パッド電極
５５ｂとを同一の工程で形成することにより、基板（ウ
エハ）間での特性ばらつきを減少させることができる。

【００５１】なお、上記第３の実施形態のＬＥＤアレイ
４１はｐ側電極とｎ側パッド電極がｐ型半導体層に対し
て反対側に形成されている構造であるが、ｎ側パッド電
極をｐ型半導体層に対してｐ側電極と同じ側に設けても
良い。

【００５２】第４の実施形態図２１は本発明の第４の実施形態のＬＥＤアレイ５１の
構造を示す上面図である。なお、図２１において、図
１、図１４、図１５と同じものには同一符号を付してあ
る。ＬＥＤアレイ５１は、図１５に示した第３の実施形
態のＬＥＤアレイ４１において、ｎ側パッド電極５５ｂ
を、ｐ型半導体層１３に対してｐ側電極５４と同じ側に
設けたものである。これに従い、図１４に示した上記第
２の実施形態のＬＥＤアレイ３１と同様に、ｎ型半導体
ブロック１１における３個のｐ側電極５４のうち、ｐ側
パッド電極５４ｂを有するｐ側電極５４が２個から１個
に減っている。すなわち、ｎ型半導体ブロック１１にお
いてｐ側電極５４−１だけがｐ側パッド電極１４ｂを有
する。なお、ＬＥＤアレイ５１の動作は、上記第２の実
施形態のＬＥＤアレイ３１と同じである。また、ＬＥＤ
アレイ５１の製造工程は、上記第３の実施形態と同様で
ある。

【００５３】このように第４の実施形態によれば、ｎ側
パッド電極５５ｂをｐ型半導体層１３に対してｐ側電極
５４と同じ側に設けた構造とすることにより、上記第３
の実施形態よりもチップサイズを小さくすることができ
る。

【００５４】第５の実施形態図２２は本発明の第５の実施形態のＬＥＤアレイ６１の
構造を示す上面図である。なお、図２２において、図
１、図１４、図１５、図２１と同じものには同一符号を
付してある。第５の実施形態のＬＥＤアレイ６１は、図
１に示すＬＥＤアレイ１において、ｎ側電極１５をｎ側
コンタクト電極５５ａとｎ側パッド電極５５ｂからなる
ｎ側電極５５としたものである。

【００５５】ＬＥＤアレイ６１は、ｎ側電極５５のｎ側
コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一
の導電膜材料により一体形成することにより、ｎ側電極
５５を単一層構造とし、かつｎ側電極５５とｐ側電極１
４と同一の導電膜材料により形成している点が従来のＬ
ＥＤアレイとは異なる。ｎ側コンタクト電極５５ａ、ｎ
側パッド電極５５ｂ、およびｐ側電極１４となる導電膜
としては、ｎ型半導体ブロック１１とｐ型半導体層１３
のいずれにも、オーミックコンタクトできる導電膜、例
えばＡｕ膜あるいはＡｕ合金膜を用いる。上記のＡｕ合
金膜としては、Ｔｉ／Ｐｔ／Ａｕ膜、またはΑｕＧｅＮ
ｉ／Ａｕ膜、またはΑｕＧｅ／Ｎｉ／Ａｕ膜、等があ
る。なお、ＬＥＤアレイ６１の動作は、上記第１の実施
形態のＬＥＤアレイ１と同じである。

【００５６】図２２に示す第５の実施形態のＬＥＤアレ
イ６１の製造工程を以下に説明する。図２３ないし図２
６はＬＥＤアレイ６１の製造工程の一例を示す図であ
る。それぞれの図において、（ａ）は上面図、（ｂ）は
（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）に
おけるＢ−Ｂ’間の断面図である。

【００５７】まず図２３に示すように、上記第１の実施
形態における図２ないし図８に示した製造工程と同様に
して、半絶縁性ＧａＡｓ基板からなる高抵抗半導体基板
２ｂ上にｎ型のＡｌＧａＡｓエピタキシャル層からなる
ｎ型半導体基板２ｂを形成した半導体基板２を作製し、
ｎ型半導体基板２ａの表面に、拡散マスク２５（第１層
間絶縁膜１２）、および第１開口部１６ａを形成し、Ｚ
ｎ固相拡散法によりｎ型半導体基板２ａの第１開口部１
６ａの領域にｐ型半導体層１３を形成し、さらに第１層
間絶縁膜１２にｎ側開口部１７を形成する。

【００５８】次に図２４に示すように、ｎ側開口部１７
の形成が済んだｎ型半導体基板２ａ表面に、ｎ側電極５
５（ｎ側コンタクト電極５５ａおよびｎ側パッド電極５
５ｂ）およびｐ側電極１４となる導電膜を成膜し、この
導電膜をリフトオフ法によりパターニングし、ｎ側電極
５５およびｐ側電極１４を形成する。このあと、シンタ
ー処理を施す。上記の導電膜としては、例えば上述した
Ａｕ合金膜を用いる。

【００５９】このように、ＬＥＤアレイ６１の製造工程
は、同一の導電膜材料（この例ではＡｕ合金）により、
ｎ側コンタクト電極５５ａ、ｎ側パッド電極５５ｂ、お
よびｐ側電極１４を同時に形成し、ｎ側電極５５を単一
層構造に形成するという点が、従来のＬＥＤアレイの製
造工程とは異なる。従来は、ｐ側電極および積層構造の
ｎ側電極を形成するのに、導電膜を成膜し、パターニン
グするという工程を計３回実施する必要があったが、Ｌ
ＥＤアレイ６１のようにｎ側電極５５およびｐ側電極１
４を同一の導電膜材料で形成し、ｎ側電極５５を単一層
構造とすれば、上記成膜およびパターニング工程は１回
で済み、工程を簡略化することができる。

【００６０】次に図２５に示すように、上記第１の実施
形態の図１１および図１２に示した手順と同様にして、
ｎ型電極５５の形成が済んだｎ型半導体基板２ａに、ブ
ロック分離溝３を形成し、この上に第２層間絶縁膜１８
を形成し、この第２層間絶縁膜１８に第２開口部１６ｂ
と、ｐ側パッド開口部１９と、ｎ側パッド開口部２０
と、ヴィアホール２１とを形成する。

【００６１】最後に図２６に示すように、第２層間絶縁
膜１８のパターニングが済んだ半導体基板２全面に、ｐ
側マトリクス配線４となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングし、ｐ側マトリクス
配線４を形成する。このあとシンター処理を施す。以上
のようにして、図２２に示すＬＥＤアレイ６１が製造さ
れる。

【００６２】このように第５の実施形態によれば、ｐ側
電極１４とｎ側コンタクト電極５５ａとｎ側パッド電極
５５ｂとを同一の導電膜により同一工程材料で形成する
ことにより、上記第１ないし第４の実施形態よりもさら
に製造工程の簡略化を図ることができ、従って低コスト
を実現することができる。また、ｐ側電極１４とｎ側コ
ンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の
工程で形成することにより、基板（ウエハ）間での特性
ばらつきをさらに減少させることができる。

【００６３】第６の実施形態図２７は本発明の第６の実施形態のＬＥＤアレイ７１の
構造を示す上面図である。なお、図２７において、図
１、図１４、図１５、図２１、図２２と同じものには同
一符号を付してある。ＬＥＤアレイ７１は、半導体基板
２上に複数のＬＥＤ８０を一列に配置した、６００［Ｄ
ΡＩ］対応のＬＥＤアレイである。またＬＥＤアレイ７
１は、ＬＥＤ８０のｐ側電極１４とｎ側電極５５とを、
半導体基板２の同一面に形成した構造である。この６０
０［ＤΡＩ］対応のＬＥＤアレイ７１においては、上記
第１の実施形態のＬＥＤアレイ１のような１２００［Ｄ
ΡＩ］のＬＥＤアレイと異なり、全てのｐ側電極がｐ側
パッド電極を有する構成であるため、分離溝、ｐ側マト
リクス配線、および第２層間絶縁膜を形成する必要がな
い。なお、ＬＥＤアレイ７１は、第１導電型をｎ型、第
２導電型をｐ型としたＬＥＤアレイである。

【００６４】半導体基板２のｎ型半導体基板２ａには、
一列にＱ（Ｑは正の整数）個のＬＥＤ１０が形成されて
いる。図２７では、Ｑ＝９である。ｎ型半導体基板２ａ
には、図１に示す上記第１の実施形態のＬＥＤアレイ１
と同様に、ｐ型半導体層１３が一列にＱ個形成されてい
る。また、ｎ型半導体基板２ａ上には、第１開口部１６
ａとｎ側開口部１７とを有する第１層間絶縁膜１２が形
成されている。第１層間絶縁膜１２上には、Ｑ個のｐ側
電極１４と、ｎ側コンタクト電極５５ａと、ｎ側パッド
電極５５ｂとが形成されている。ｐ側電極１４は、第１
開口部１６ａにおいてｐ型半導体層１３と接続してい
る。ｎ側コンタクト電極５５ａは、ｎ側開口部１７全面
を覆うように形成され、ｎ側開口部１７においてｎ型半
導体基板２ａにオーミック接続している。またｎ側コン
タクト電極５５ａと一つながりのｎ側パッド電極５５ｂ
は第１層間絶縁膜１２上に形成されている。ｎ側コンタ
クト電極５５ａとｎ側パッド電極５５ｂとは、単一層構
造のｎ側電極５５を構成している。

【００６５】ＬＥＤ８０は、Ｑ個のＬＥＤ８０に共通な
ｎ型半導体基板２ａと、このｎ型半導体基板２ａに個別
に形成されたｐ型半導体層１３と、ｐ型半導体層１３に
個別に形成されたｐ型電極１４と、Ｑ個のＬＥＤ８０に
共通に形成されたｎ型電極５５とにより構成されてい
る。ｐ型電極１４とｎ型電極５５の間に電圧を印加する
と、ｐ型半導体層１３とｎ型半導体基板２ａとの接合面
で発光現象が起こり、この発光光がｐ型半導体層１３の
表面から外部に放射される。

【００６６】従来、６００［ＤＰＩ］以下のＬＥＤアレ
イにおいては、高抵抗半導体基板がないｎ型半導体基板
を用い、このｎ型半導体基板の表面にｐ型半導体層およ
びｐ側電極を形成し、ｎ型半導体基板の裏面を研磨し、
この裏面全面にｐ型電極と異なる導電膜によりｎ側電極
を形成していた。しかし、ＬＥＤアレイ７１において
は、半導体基板２の同一面に、同一の導電膜材料からな
るｐ側電極１４とｎ側電極５５とを同時に、すなわち１
回の導電膜成膜工程およびそのパターニング工程により
形成する。これにより、半導体基板の裏面を研磨する工
程、および半導体基板の裏面にｎ側電極となる導電膜を
形成する工程を省略することができる。ｐ側電極１４お
よびｎ側電極５５となる導電膜としては、ｐ型半導体層
１３とｎ型半導体基板２ａのいずれにもオーミックコン
タクトできる導電膜、例えばＡｕ膜あるいはＡｕ合金膜
を用いる。上記のＡｕ合金膜としては、Ｔｉ／Ｐｔ／Ａ
ｕ膜、またはΑｕＧｅＮｉ／Ａｕ膜、またはΑｕＧｅ／
Ｎｉ／Ａｕ膜、等がある。

【００６７】このように第６の実施形態によれば、従来
ｎ型半導体基板の裏面に形成していたｎ側電極をｐ側電
極およびｐ型半導体層と同じ面に形成し、ｐ側電極１４
とｎ側電極５５とを同一の導電膜により同一工程で形成
することにより、製造工程を簡略化することができ、従
って低コスト化を実現することができる。

【００６８】本発明の実施の形態においては、ＬＥＤア
レイのｐｎ接合構造として、同一結晶から構成されてい
るホモ接合構造について述べたが、異なる材料が結合し
たヘテロ接合構造についても、本発明は適用できる。

【００６９】

【発明の効果】以上説明したように本発明のＬＥＤアレ
イおよびその製造方法によれば、ｎ側コンタクト電極と
ｐ側電極、あるいはｎ側コンタクト電極とｎ側パッド電
極、あるいはｎ側コンタクト電極とｎ側パッド電極とｐ
側電極を同一の導電膜により同一工程で形成することに
より、製造工程を簡略化することができ、従って低コス
ト化を実現することができるという効果がある。また、
基板（ウエハ）間での特性ばらつきを減少させることが
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＬＥＤアレイの構造
を示す上面図である。

【図２】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その１）。

【図３】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その２）。

【図４】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その３）。

【図５】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その４）。

【図６】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その５）。

【図７】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その６）。

【図８】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その７）。

【図９】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その８）。

【図１０】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その９）。

【図１１】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１０）。

【図１２】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１１）。

【図１３】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１２）。

【図１４】本発明の第２の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図１５】本発明の第３の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図１６】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１）。

【図１７】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その２）。

【図１８】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その３）。

【図１９】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その４）。

【図２０】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その５）。

【図２１】本発明の第４の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図２２】本発明の第５の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図２３】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１）。

【図２４】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その２）。

【図２５】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その３）。

【図２６】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その４）。

【図２７】本発明の第６の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図２８】従来の６００［ＤＰＩ］以下対応のＬＥＤア
レイの構造を示す図である。

【図２９】従来の１２００［ＤＰＩ］対応のＬＥＤアレ
イの構造を示す図である。

【符号の説明】

１，３１，４１，５１，６１，７１ＬＥＤアレイ、
２ａｎ型半導体基板、１３ｐ型半導体層、１
４，５４ｐ側電極、１５，５５ｎ側電極、１５
ａ，５５ａｎ側コンタクト電極、１５ｂ，５５ｂ
ｎ側パッド電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者清水孝篤東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板に第２導電型の
半導体層を形成し、前記半導体層を形成した側の前記半
導体基板表面に、前記半導体基板に接続する第１導電側
コンタクト電極と、前記半導体層に接続する第２導電側
電極とを形成したＬＥＤアレイにおいて、前記第１導電側コンタクト電極と前記第２導電側電極と
が同じ導電膜材料からなることを特徴とするＬＥＤアレ
イ。
【請求項２】第１導電型の半導体基板に第２導電型の
半導体層を形成し、前記半導体層を形成した側の前記半
導体基板表面に、前記半導体基板に接続する第１導電側
コンタクト電極およびこの第１導電側コンタクト電極に
接続する第１導電側パッド電極からなる第１導電側電極
を形成したＬＥＤアレイにおいて、前記第１導電側電極が、前記第１導電側コンタクト電極
と前記第１導電側パッド電極とを同一導電膜により一体
形成した単一層構造であることを特徴とするＬＥＤアレ
イ。
【請求項３】前記半導体層に接続する第２導電側電極
が、前記半導体基板の前記半導体層形成側の表面に形成
されており、前記第１導電側電極と前記第２導電側電極とが、同じ導
電膜材料からなることを特徴とする請求項２記載のＬＥ
Ｄアレイ。
【請求項４】前記導電膜が、Ａｕ膜またはＡｕ合金膜
であることを特徴とする請求項１または２に記載のＬＥ
Ｄアレイ。
【請求項５】前記Ａｕ合金膜が、ＡｕとＴｉとＰｔと
を含む合金膜、あるいはＡｕとＧｅとＮｉを含む合金膜
であることを特徴とする請求項４記載のＬＥＤアレイ。
【請求項６】第１導電型の半導体基板に第２導電型の
半導体層を形成し、前記半導体層を形成した側の前記半
導体基板表面に、前記半導体基板に接続する第１導電側
コンタクト電極と、前記半導体層に接続する第２導電側
電極とを形成するＬＥＤアレイの製造方法において、前記半導体基板の表面に前記第１導電側コンタクト電極
および前記第２導電側電極となる導電膜を成膜し、この
導電膜をパターニングすることにより、前記第１導電側
コンタクト電極および前記第２導電側電極を同時形成す
る工程を実施することを特徴とするＬＥＤアレイの製造
方法。
【請求項７】第１導電型の半導体基板に第２導電型の
半導体層を形成し、前記半導体層を形成した側の前記半
導体基板表面に、前記半導体基板に接続する第１導電側
コンタクト電極およびこの第１導電側コンタクト電極に
接続する第１導電側パッド電極からなる第１導電側電極
を形成するＬＥＤアレイの製造方法において、前記半導体基板の表面に前記第１導電側電極となる導電
膜を成膜し、この導電膜をパターニングすることによ
り、前記第１導電側電極を単一層構造に形成する工程を
実施することを特徴とするＬＥＤアレイの製造方法。
【請求項８】前記導電膜をパターニングする工程は、前記第１導電側電極、および前記半導体層に接続する第
２導電側電極となる導電膜を前記半導体基板の表面に成
膜し、この導電膜をパターニングすることにより、前記
第１導電側電極を単一層構造に形成するとともに、前記
第１導電側電極および前記第２導電側電極を同時形成す
るものであることを特徴とする請求項７記載のＬＥＤア
レイの製造方法。
【請求項９】前記導電膜が、Ａｕ膜またはＡｕ合金膜
であることを特徴とする請求項６または７に記載のＬＥ
Ｄアレイの製造方法。