JPH10336030A - ランダム・サンプリングのトリガ・ホールドオフ方法と回路 - Google Patents
ランダム・サンプリングのトリガ・ホールドオフ方法と回路Info
- Publication number
- JPH10336030A JPH10336030A JP15582197A JP15582197A JPH10336030A JP H10336030 A JPH10336030 A JP H10336030A JP 15582197 A JP15582197 A JP 15582197A JP 15582197 A JP15582197 A JP 15582197A JP H10336030 A JPH10336030 A JP H10336030A
- Authority
- JP
- Japan
- Prior art keywords
- time
- hold
- trigger
- signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ランダム・サンプリングの波形抜け現象を防
止する。 【解決手段】 波形抜け現象は、トリガ３を同期回路１
４に受け入れる状態となるホールドオフの時点と、トリ
ガ３のタイミングによって発生する。ホールドオフ直後
のトリガ３が印加されるとこのトリガ３と直後のクロッ
ク２（周期（ＴC）との時間差ＴS が測定される。ＴS
は、たとえば、０≦ＴS ≦ＴC の間で変化する。トリガ
３を受け入れると、ただちにホールド状態となり、トリ
ガ３を受け入れない。次にホールドオフ状態に移行する
のは、ＴS とは関係のないホールド期間Ｔho後である。
この一定の期間Ｔhoは、ワン・ショット回路２５におい
てマイクロプロセッサ３１の指示によって作成される。
期間Ｔhoの経過後に印加されたトリガ３により、次の時
間差ＴS の測定がなされる。ホールド期間ＴhoにはＴS
の影響がないから、波形抜けの現象も生じない。
止する。 【解決手段】 波形抜け現象は、トリガ３を同期回路１
４に受け入れる状態となるホールドオフの時点と、トリ
ガ３のタイミングによって発生する。ホールドオフ直後
のトリガ３が印加されるとこのトリガ３と直後のクロッ
ク２（周期（ＴC）との時間差ＴS が測定される。ＴS
は、たとえば、０≦ＴS ≦ＴC の間で変化する。トリガ
３を受け入れると、ただちにホールド状態となり、トリ
ガ３を受け入れない。次にホールドオフ状態に移行する
のは、ＴS とは関係のないホールド期間Ｔho後である。
この一定の期間Ｔhoは、ワン・ショット回路２５におい
てマイクロプロセッサ３１の指示によって作成される。
期間Ｔhoの経過後に印加されたトリガ３により、次の時
間差ＴS の測定がなされる。ホールド期間ＴhoにはＴS
の影響がないから、波形抜けの現象も生じない。
Description
【０００１】
【発明の属する技術分野】本発明は、繰り返し入力信号
を高時間分解能で測定する等価時間型ランダム・サンプ
リングを用いたデジタル・オシロスコープ（ＤＳＯ）に
関し、特に、特定の入力信号周期で発生する波形抜け現
象を改善したランダム・サンプリングのトリガ・ホール
ドオフ方法と回路に関する。
を高時間分解能で測定する等価時間型ランダム・サンプ
リングを用いたデジタル・オシロスコープ（ＤＳＯ）に
関し、特に、特定の入力信号周期で発生する波形抜け現
象を改善したランダム・サンプリングのトリガ・ホール
ドオフ方法と回路に関する。
【０００２】
【従来の技術】ランダム・サンプリングを用いたアナロ
グ型およびデジタル型のランダム・サンプリング・オシ
ロスコープとその関連技術は次の公知例に開示され、ま
た、先願発明に詳細が示されている。 公知例１ 特公昭４７−４８４３２ 公知例２ 特開昭５９−３４１６４ 公知例３ 特開昭６３−１９５５７５ 公知例４ 特公平７−８５０８９ 公知例５ 特開昭６２−６３８８５ 公知例６ 特開平５−２１５８７３ 公知例７ A 500MHz Time Digitizer IC with 15.625 p
s Resolution ; 1994IEEE International Solid-State
Circuits Conference, WP 3.6 先願発明 本出願人による平成９年 ４月１８日の出
願，［出願番号］特願平９−１１６２０９号
グ型およびデジタル型のランダム・サンプリング・オシ
ロスコープとその関連技術は次の公知例に開示され、ま
た、先願発明に詳細が示されている。 公知例１ 特公昭４７−４８４３２ 公知例２ 特開昭５９−３４１６４ 公知例３ 特開昭６３−１９５５７５ 公知例４ 特公平７−８５０８９ 公知例５ 特開昭６２−６３８８５ 公知例６ 特開平５−２１５８７３ 公知例７ A 500MHz Time Digitizer IC with 15.625 p
s Resolution ; 1994IEEE International Solid-State
Circuits Conference, WP 3.6 先願発明 本出願人による平成９年 ４月１８日の出
願，［出願番号］特願平９−１１６２０９号
【０００３】公知例１および３はアナログ型のランダム
・サンプリング・オシロスコープ、公知例２および４が
デジタル型のランダム・サンプリング・オシロスコープ
に関するものである。公知例５は短い時間幅を測定する
技術に関するものである。公知例６は２個のデジタル信
号間の時間差を量子化するためのデジタル時間補間技術
に関するものである。公知例７は複数の高速カウンタと
その位相の異なるパルスを組み合わせて時間をデジタイ
ズする技術を開示している。公知例５，６，７は、時間
差の測定に有用である。また、先願発明にはランダム・
サンプリングの波形抜け現象を防止するコンスタント・
ホールドオフ技術が示されている。
・サンプリング・オシロスコープ、公知例２および４が
デジタル型のランダム・サンプリング・オシロスコープ
に関するものである。公知例５は短い時間幅を測定する
技術に関するものである。公知例６は２個のデジタル信
号間の時間差を量子化するためのデジタル時間補間技術
に関するものである。公知例７は複数の高速カウンタと
その位相の異なるパルスを組み合わせて時間をデジタイ
ズする技術を開示している。公知例５，６，７は、時間
差の測定に有用である。また、先願発明にはランダム・
サンプリングの波形抜け現象を防止するコンスタント・
ホールドオフ技術が示されている。
【０００４】ランダム・サンプリング方式とはサンプリ
ング周期より細かな時間分解能で波形データ収録を可能
とするオシロスコープで、等価時間型サンプリングの一
方式であり、その基本型が公知例１に開示されている。
ング周期より細かな時間分解能で波形データ収録を可能
とするオシロスコープで、等価時間型サンプリングの一
方式であり、その基本型が公知例１に開示されている。
【０００５】デジタル・オシロスコープでは、繰り返し
入力する被測定信号を内部クロック信号であるサンプリ
ング・クロックに従ってサンプリングし、縦（Ｙ）軸情
報とする。同時に被測定信号（Signal）からピックオフ
したトリガ信号を基準とし、被測定信号のサンプリング
に用いた内部クロック信号の時間位置を測定して時間
（Ｘ）軸情報とする。このＸとＹ情報をペアでメモリに
保存し、その後メモリ内容をＸ−Ｙ表示して被測定信号
波形を再現しており、この技術は公知例２に開示されて
いる。
入力する被測定信号を内部クロック信号であるサンプリ
ング・クロックに従ってサンプリングし、縦（Ｙ）軸情
報とする。同時に被測定信号（Signal）からピックオフ
したトリガ信号を基準とし、被測定信号のサンプリング
に用いた内部クロック信号の時間位置を測定して時間
（Ｘ）軸情報とする。このＸとＹ情報をペアでメモリに
保存し、その後メモリ内容をＸ−Ｙ表示して被測定信号
波形を再現しており、この技術は公知例２に開示されて
いる。
【０００６】公知例２に開示された技術において重要と
なるのは、入力する被測定信号の繰り返し波形の各部を
一様にサンプリングすることである。一様にサンプリン
グをしないと測定に時間を要したり、波形の一部分が抜
ける等の現象を生ずるからである。
なるのは、入力する被測定信号の繰り返し波形の各部を
一様にサンプリングすることである。一様にサンプリン
グをしないと測定に時間を要したり、波形の一部分が抜
ける等の現象を生ずるからである。
【０００７】もし内部クロック信号が一定の周期に設定
され、被測定信号周期ＴSIとサンプリング・クロック周
期ＴC の比が有理数（ＴSI／ＴC ＝Ｍ／Ｎ：Ｍ，Ｎは整
数）であるコヒーレント・サンプリング状態になると、
被測定信号の限られた波形部のみがサンプリングされ
る。ＴSI＝ＴC ×Ｎの時は、被測定信号波形のＮ点がサ
ンプリングされる。しかしサンプリング・クロック周期
ＴC が被測定信号周期Ｔ SIの整数倍になるＴSI＝ＴC ／
Ｍの時は、繰り返し波形の同一点のみがサンプリングさ
れる。この結果、測定を続けてもＴC 以内の所望する時
間分解能で波形を得られず、波形抜け現象の１つの原因
となる。
され、被測定信号周期ＴSIとサンプリング・クロック周
期ＴC の比が有理数（ＴSI／ＴC ＝Ｍ／Ｎ：Ｍ，Ｎは整
数）であるコヒーレント・サンプリング状態になると、
被測定信号の限られた波形部のみがサンプリングされ
る。ＴSI＝ＴC ×Ｎの時は、被測定信号波形のＮ点がサ
ンプリングされる。しかしサンプリング・クロック周期
ＴC が被測定信号周期Ｔ SIの整数倍になるＴSI＝ＴC ／
Ｍの時は、繰り返し波形の同一点のみがサンプリングさ
れる。この結果、測定を続けてもＴC 以内の所望する時
間分解能で波形を得られず、波形抜け現象の１つの原因
となる。
【０００８】この問題に対しては、トリガ若しくはサン
プリング・クロック周期ＴC を“振る”いわゆるデイザ
ーを加えてサンプリングをランダム化する手法が知られ
ており、クロックの位相を変化させることによってラン
ダム化する方法が、公知例３に開示されている。
プリング・クロック周期ＴC を“振る”いわゆるデイザ
ーを加えてサンプリングをランダム化する手法が知られ
ており、クロックの位相を変化させることによってラン
ダム化する方法が、公知例３に開示されている。
【０００９】これ以外に、時間軸を形成するタイムベー
スに使用されるホールドオフ方式に起因する波形抜けの
メカニズムがある。ランダム・サンプリングではサンプ
リング周期より細かな時間分解能を得るために被測定信
号周期ＴSIと同じ周期ＴT のトリガ信号と周期ＴC のサ
ンプリング・クロック信号の時間差を測定して波形を再
現している。このランダム・サンプリング装置は公知例
３の第８図に示されているが、それをデジタル化した回
路構成を図８に示し、これを用いて説明する。
スに使用されるホールドオフ方式に起因する波形抜けの
メカニズムがある。ランダム・サンプリングではサンプ
リング周期より細かな時間分解能を得るために被測定信
号周期ＴSIと同じ周期ＴT のトリガ信号と周期ＴC のサ
ンプリング・クロック信号の時間差を測定して波形を再
現している。このランダム・サンプリング装置は公知例
３の第８図に示されているが、それをデジタル化した回
路構成を図８に示し、これを用いて説明する。
【００１０】図８において、１は被測定信号、２はサン
プリング・クロック、３はトリガ、４はプロセッサ・ク
ロック、１１はサンプラ、１２はＡ／Ｄ変換器、１３は
アクイジション・メモリ、１４は同期回路、１５Ｂはタ
イムベース、３１はマイクロプロセッサ、３２は波形メ
モリ、３３はディスプレイである。ここで、プロセッサ
・クロック４はマイクロプロセッサ３１を動作させるク
ロックであり、ディスプレイ３３には一般に表示用メモ
リが含まれている。
プリング・クロック、３はトリガ、４はプロセッサ・ク
ロック、１１はサンプラ、１２はＡ／Ｄ変換器、１３は
アクイジション・メモリ、１４は同期回路、１５Ｂはタ
イムベース、３１はマイクロプロセッサ、３２は波形メ
モリ、３３はディスプレイである。ここで、プロセッサ
・クロック４はマイクロプロセッサ３１を動作させるク
ロックであり、ディスプレイ３３には一般に表示用メモ
リが含まれている。
【００１１】図９には、図８に示した構成における波形
データ収録のプロセスを示しており、これを用いて説明
する。
データ収録のプロセスを示しており、これを用いて説明
する。
【００１２】被測定信号１がサンプラ１１に入力される
と、サンプラ１１は図９（ｂ）のサンプリング・クロッ
ク２で被測定信号の瞬時値をサンプルし、その値に比例
したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／Ｄ
変換器１２は、サンプラ１１のサンプリングによりホー
ルドされたアナログ値をサンプリング・クロック２の入
力に応じて、定められた分解能のデジタル・データに変
換し、高速のシフト・レジスタで構成されるアクイジシ
ョン・メモリ１３に出力する。
と、サンプラ１１は図９（ｂ）のサンプリング・クロッ
ク２で被測定信号の瞬時値をサンプルし、その値に比例
したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／Ｄ
変換器１２は、サンプラ１１のサンプリングによりホー
ルドされたアナログ値をサンプリング・クロック２の入
力に応じて、定められた分解能のデジタル・データに変
換し、高速のシフト・レジスタで構成されるアクイジシ
ョン・メモリ１３に出力する。
【００１３】デジタル・データを入力されたアクイジシ
ョン・メモリ１３は、タイムベース１５Ｂが図９（ｆ）
の書き込み信号５３を出力している期間は、サンプリン
グ・クロック２の入力に応じてメモリの初番地にデータ
を書き込む。同時にアクイジション・メモリ１３は以前
のデータを次の番地に移し、最終番地にあるデータは廃
棄する。すなわち、図９（ｂ）の時点ｔ３〜ｔ８のアク
イジション・メモリ１３に入力されるサンプリング・ク
ロック２は（ｆ）の書き込み信号５３の停止期間に入力
されていることを示している。
ョン・メモリ１３は、タイムベース１５Ｂが図９（ｆ）
の書き込み信号５３を出力している期間は、サンプリン
グ・クロック２の入力に応じてメモリの初番地にデータ
を書き込む。同時にアクイジション・メモリ１３は以前
のデータを次の番地に移し、最終番地にあるデータは廃
棄する。すなわち、図９（ｂ）の時点ｔ３〜ｔ８のアク
イジション・メモリ１３に入力されるサンプリング・ク
ロック２は（ｆ）の書き込み信号５３の停止期間に入力
されていることを示している。
【００１４】一方、同期回路１４には、被測定信号１に
同期したトリガ３が入力されている。同期回路１４は、
タイムベース１５Ｂが図９（ｄ）のホールド信号５１の
出力を停止された後の最初の時点ｔre１に印加される
（ａ）のトリガ３を受け付け、通常はＤフリップフロッ
プを２段用いて構成されるジッタ・フリーの回路をラッ
チさせて、同図（ｅ）の同期信号５２をタイムベース１
５Ｂに出力する。
同期したトリガ３が入力されている。同期回路１４は、
タイムベース１５Ｂが図９（ｄ）のホールド信号５１の
出力を停止された後の最初の時点ｔre１に印加される
（ａ）のトリガ３を受け付け、通常はＤフリップフロッ
プを２段用いて構成されるジッタ・フリーの回路をラッ
チさせて、同図（ｅ）の同期信号５２をタイムベース１
５Ｂに出力する。
【００１５】図９（ｇ）のＨＯは同期回路１４のホール
ド状態を表しており、（ｄ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した点でホールド状態ＨＯＨか
らホールドオフ状態ＨＯＦ１に移行している。このホー
ルドオフ状態ＨＯＦ１にあるときに時点ｔre１の（ａ）
のトリガ３が印加されると、同期回路１４は動作して同
図（ｅ）の同期信号５２を出力（“Ｌ”から“Ｈ”に）
する。
ド状態を表しており、（ｄ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した点でホールド状態ＨＯＨか
らホールドオフ状態ＨＯＦ１に移行している。このホー
ルドオフ状態ＨＯＦ１にあるときに時点ｔre１の（ａ）
のトリガ３が印加されると、同期回路１４は動作して同
図（ｅ）の同期信号５２を出力（“Ｌ”から“Ｈ”に）
する。
【００１６】同期回路１４は同期信号５２を“Ｈ”にす
るとラッチ状態となり、その後のトリガ３を受け付けな
くなり、（ｄ）のホールド信号５１が“Ｌ”であっても
同期信号５２が“Ｈ”である間は（ｇ）のホールド状態
ＨＯＬを維持している。
るとラッチ状態となり、その後のトリガ３を受け付けな
くなり、（ｄ）のホールド信号５１が“Ｌ”であっても
同期信号５２が“Ｈ”である間は（ｇ）のホールド状態
ＨＯＬを維持している。
【００１７】図９（ｅ）の同期信号５２を入力されたタ
イムベース１５Ｂは、たとえば、公知例５に開示された
方法により、時点ｔre１のトリガ３とその直後の時点ｔ
１に入力されるサンプリング・クロック２との時間差Ｔ
S ｎ−１の測定を開始し、時点ｔre１から時点ｔ４まで
の期間、すなわち、時点ｔre１以降のサンプリング・ク
ロック２の４周期を経て時間差ＴS ｎ−１の値を確定す
る。なお、ここでは時点ｔ１からｔ４までの期間Ｔmbを
時間差ＴS ｎ−１の値に依らず、一定として説明する。
イムベース１５Ｂは、たとえば、公知例５に開示された
方法により、時点ｔre１のトリガ３とその直後の時点ｔ
１に入力されるサンプリング・クロック２との時間差Ｔ
S ｎ−１の測定を開始し、時点ｔre１から時点ｔ４まで
の期間、すなわち、時点ｔre１以降のサンプリング・ク
ロック２の４周期を経て時間差ＴS ｎ−１の値を確定す
る。なお、ここでは時点ｔ１からｔ４までの期間Ｔmbを
時間差ＴS ｎ−１の値に依らず、一定として説明する。
【００１８】アクイジション・メモリ１３への書き込み
信号５３を、測定条件で定まる期間（図９においては時
点ｔ１からｔ３までの期間Ｔma）継続する。この期間
は、（ｅ）の同期信号５２の入力された時点ｔre１の
後、（ｂ）のサンプリング・クロック２の数がプリセッ
ト値（図９では３ケ）に達する時点ｔ３迄続く。（ｂ）
のサンプリング・クロック２のカウントが時点ｔ３にお
いて終了すると、（ｆ）の書き込み信号５３の出力を停
止し、アクイジション・メモリ１３への縦軸データ書き
込みを禁止し、読み出し可能状態とする。
信号５３を、測定条件で定まる期間（図９においては時
点ｔ１からｔ３までの期間Ｔma）継続する。この期間
は、（ｅ）の同期信号５２の入力された時点ｔre１の
後、（ｂ）のサンプリング・クロック２の数がプリセッ
ト値（図９では３ケ）に達する時点ｔ３迄続く。（ｂ）
のサンプリング・クロック２のカウントが時点ｔ３にお
いて終了すると、（ｆ）の書き込み信号５３の出力を停
止し、アクイジション・メモリ１３への縦軸データ書き
込みを禁止し、読み出し可能状態とする。
【００１９】時間差測定期間Ｔmbもしくはアクイジショ
ン・メモリ１３への書き込み期間Ｔmaの何れか長い方の
期間が終了するｔ４の時点になると、タイムベース１５
Ｂはマイクロプロセッサ３１にデータ収録の終了を指示
し、同期回路１４にホールド信号５１を出力（“Ｌ”か
ら“Ｈ”に）する。
ン・メモリ１３への書き込み期間Ｔmaの何れか長い方の
期間が終了するｔ４の時点になると、タイムベース１５
Ｂはマイクロプロセッサ３１にデータ収録の終了を指示
し、同期回路１４にホールド信号５１を出力（“Ｌ”か
ら“Ｈ”に）する。
【００２０】タイムベース１５Ｂよりホールド信号５１
を入力された同期回路１４はラッチ状態をリセットして
（ｅ）の同期信号５２の出力を停止する。一方でホール
ド信号５１によりトリガ３を受け付けない（ｇ）のホー
ルド状態ＨＯＨを維持する。
を入力された同期回路１４はラッチ状態をリセットして
（ｅ）の同期信号５２の出力を停止する。一方でホール
ド信号５１によりトリガ３を受け付けない（ｇ）のホー
ルド状態ＨＯＨを維持する。
【００２１】タイムベース１５Ｂより時点ｔ３において
データ収録の終了信号を受信したマイクロプロセッサ３
１は、データ・トランスファの期間（図９のＴm2）にお
いて、アクイジション・メモリ１３に蓄えられたＹ軸情
報を、時間差ＴS ｎ−１の情報と、更にメモリ番地とサ
ンプリング・クロック２の周期ＴC から割り出される時
間情報をＸ軸として組み合わせ、波形メモリ３２にＸＹ
データを転送する。
データ収録の終了信号を受信したマイクロプロセッサ３
１は、データ・トランスファの期間（図９のＴm2）にお
いて、アクイジション・メモリ１３に蓄えられたＹ軸情
報を、時間差ＴS ｎ−１の情報と、更にメモリ番地とサ
ンプリング・クロック２の周期ＴC から割り出される時
間情報をＸ軸として組み合わせ、波形メモリ３２にＸＹ
データを転送する。
【００２２】なお、図９は、マイクロプロセッサ３１が
サンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させる場合
もある。データ・トランスファの期間Ｔm2において、デ
ータの転送が終了すると、マイクロプロセッサ３１はタ
イムベース１５Ｂにデータ転送終了信号を出力する。
サンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させる場合
もある。データ・トランスファの期間Ｔm2において、デ
ータの転送が終了すると、マイクロプロセッサ３１はタ
イムベース１５Ｂにデータ転送終了信号を出力する。
【００２３】データ転送終了信号を受けたタイムベース
１５Ｂは、（ｂ）の時点ｔ９のクロック２によってアク
イジション・メモリ１３に再び書き込み信号５３を出力
し、（ａ）の時点ｔre２に印加されるトリガ３よりも前
のデータを収録するプリトリガ・アクイジション・プロ
セスに入る。このプリトリガ・アクイジション・プロセ
スにおいて、カウント開始の時点ｔ９からカウント数×
ＴC （図９ではカウント数＝１）を越えて所定の期間Ｔ
m3が経過すると、時点ｔre２のプリトリガで測定すべき
期間を越えて、プリトリガによるデータの収録数が確保
される（プリトリガ・アクイジション・プロセスの詳細
は後述する）。
１５Ｂは、（ｂ）の時点ｔ９のクロック２によってアク
イジション・メモリ１３に再び書き込み信号５３を出力
し、（ａ）の時点ｔre２に印加されるトリガ３よりも前
のデータを収録するプリトリガ・アクイジション・プロ
セスに入る。このプリトリガ・アクイジション・プロセ
スにおいて、カウント開始の時点ｔ９からカウント数×
ＴC （図９ではカウント数＝１）を越えて所定の期間Ｔ
m3が経過すると、時点ｔre２のプリトリガで測定すべき
期間を越えて、プリトリガによるデータの収録数が確保
される（プリトリガ・アクイジション・プロセスの詳細
は後述する）。
【００２４】そこでタイムベース１５Ｂの出力を停止し
て（ｇ）のホールドオフ状態ＨＯＦ２へ移行する。タイ
ムベース１５Ｂからアクイジション・メモリ１３への
（ｆ）の書き込み信号５３の出力は継続され、データの
収録はホールドオフ状態へ移行した後も継続される。す
なわち、（ｆ）の書き込み信号５３が“Ｈ”となる時点
ｔ９以後は（ｂ）のサンプリング・クロック２によって
アクイジション・メモリ１３へのデータの収録は続けら
れる。
て（ｇ）のホールドオフ状態ＨＯＦ２へ移行する。タイ
ムベース１５Ｂからアクイジション・メモリ１３への
（ｆ）の書き込み信号５３の出力は継続され、データの
収録はホールドオフ状態へ移行した後も継続される。す
なわち、（ｆ）の書き込み信号５３が“Ｈ”となる時点
ｔ９以後は（ｂ）のサンプリング・クロック２によって
アクイジション・メモリ１３へのデータの収録は続けら
れる。
【００２５】期間Ｔm3の終了時点、すなわちホールドオ
フ状態ＨＯＦ２の前縁の時点ｔho２において図９（ｄ）
のホールド信号５１が“Ｈ”から“Ｌ”に変化すると、
同期回路１４は、トリガ３の受け入れ禁止から受け入れ
状態となり、ホールドオフ状態ＨＯＦ２の最初に入力す
る時点ｔre２のトリガ３を時間差測定のリファレンス用
のトリガとし、再び時間差測定のプロセスに入る。一
方、時点ｔre２のトリガ３に始まるデータ収録のプロセ
スは、時点ｔre１のトリガ３で述べたのと同様に継続さ
れ、時点ｔ１２のデータがプリトリガ・アクイジション
・プロセスの有効データとして、また、時点ｔ１３以後
のデータがポストトリガ・アクイジション・プロセスの
有効データとして収録される（ポストトリガ・アクイジ
ション・プロセスの詳細は後述する）。
フ状態ＨＯＦ２の前縁の時点ｔho２において図９（ｄ）
のホールド信号５１が“Ｈ”から“Ｌ”に変化すると、
同期回路１４は、トリガ３の受け入れ禁止から受け入れ
状態となり、ホールドオフ状態ＨＯＦ２の最初に入力す
る時点ｔre２のトリガ３を時間差測定のリファレンス用
のトリガとし、再び時間差測定のプロセスに入る。一
方、時点ｔre２のトリガ３に始まるデータ収録のプロセ
スは、時点ｔre１のトリガ３で述べたのと同様に継続さ
れ、時点ｔ１２のデータがプリトリガ・アクイジション
・プロセスの有効データとして、また、時点ｔ１３以後
のデータがポストトリガ・アクイジション・プロセスの
有効データとして収録される（ポストトリガ・アクイジ
ション・プロセスの詳細は後述する）。
【００２６】このデータ収録プロセスは、時間分解能と
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
【００２７】ここで、測定する時間差ＴS ｉ（図９で
は、ｉ＝ｎ−１またはｎ）は常にサンプリング・クロッ
ク２の周期ＴC 内の値である。時点ｔre１あるいはｔre
２のトリガ３の時点ｔ１やｔ１３のクロック２の入力直
後以外のサンプリング・クロック２でサンプリングする
被測定信号と時点ｔre１および時点ｔre２のトリガ３と
の時間差は、サンプリング・クロック周期ＴC の整数倍
を加算あるいは減算することで得ることができる。また
ホールドオフ状態ＨＯＦ２はデータ収録中のサンプリン
グ・クロック２の所定の計数を経て発生するため、サン
プリング・クロックに一定の時間差をもって同期する。
なお、図９ではホールドオフ状態のＨＯＦ２の発生は、
時点ｔ１０のサンプリング・クロック２より遅れ時間を
もって発生する場合を描いている。
は、ｉ＝ｎ−１またはｎ）は常にサンプリング・クロッ
ク２の周期ＴC 内の値である。時点ｔre１あるいはｔre
２のトリガ３の時点ｔ１やｔ１３のクロック２の入力直
後以外のサンプリング・クロック２でサンプリングする
被測定信号と時点ｔre１および時点ｔre２のトリガ３と
の時間差は、サンプリング・クロック周期ＴC の整数倍
を加算あるいは減算することで得ることができる。また
ホールドオフ状態ＨＯＦ２はデータ収録中のサンプリン
グ・クロック２の所定の計数を経て発生するため、サン
プリング・クロックに一定の時間差をもって同期する。
なお、図９ではホールドオフ状態のＨＯＦ２の発生は、
時点ｔ１０のサンプリング・クロック２より遅れ時間を
もって発生する場合を描いている。
【００２８】図９を参照しながら以上の関係を式化する
と、式（１）〜（８）を得る。 Ｔ12ｎ＝ＴT×Ceiling［Ｔ17／ＴT］ （１） Ｔ13ｎ＝ＴC×Ceiling［Ａ］＋ＴSｎ−１ （２） ここに、Ａ＝（Ｔ12ｎ−ＴS ｎ−１）／ＴC Ｔ14ｎ＝ＴK×Ceiling［Ｂ］＋ＴPｎ−１ （３） ここに、Ｂ＝（Ｔ12ｎ−ＴPｎ−１）／ＴK ＴSｎ＝Ｔ13ｎ−Ｔ12ｎ （４） ＴPｎ＝Ｔ14ｎ−Ｔ12ｎ （５） Ｔ15ｎ＝ＴK×Ceiling［Ｃ］＋ＴPｎ−１ （６） ここに、Ｃ＝（ＴSｎ−１＋Ｔm1−ＴPｎ−１）／ＴK Ｔ16ｎ＝ＴC×Ceiling［Ｄ］＋ＴSｎ−１ （７） ここに、Ｄ＝（Ｔ15ｎ＋Ｔm2−ＴSｎ−１）／ＴC Ｔ17ｎ＝Ｔ16ｎ＋Ｔm3 （８）
と、式（１）〜（８）を得る。 Ｔ12ｎ＝ＴT×Ceiling［Ｔ17／ＴT］ （１） Ｔ13ｎ＝ＴC×Ceiling［Ａ］＋ＴSｎ−１ （２） ここに、Ａ＝（Ｔ12ｎ−ＴS ｎ−１）／ＴC Ｔ14ｎ＝ＴK×Ceiling［Ｂ］＋ＴPｎ−１ （３） ここに、Ｂ＝（Ｔ12ｎ−ＴPｎ−１）／ＴK ＴSｎ＝Ｔ13ｎ−Ｔ12ｎ （４） ＴPｎ＝Ｔ14ｎ−Ｔ12ｎ （５） Ｔ15ｎ＝ＴK×Ceiling［Ｃ］＋ＴPｎ−１ （６） ここに、Ｃ＝（ＴSｎ−１＋Ｔm1−ＴPｎ−１）／ＴK Ｔ16ｎ＝ＴC×Ceiling［Ｄ］＋ＴSｎ−１ （７） ここに、Ｄ＝（Ｔ15ｎ＋Ｔm2−ＴSｎ−１）／ＴC Ｔ17ｎ＝Ｔ16ｎ＋Ｔm3 （８）
【００２９】ＴSｎ−１，ＴSｎは、ｔre１，ｔre２とそ
の直後のｔ１，ｔ１３のサンプリング・クロック２との
時間差、ＴPｎ−１，ＴPｎは、ｔre１，ｔre２とその直
後のプロセッサ・クロック４との時間差である。
の直後のｔ１，ｔ１３のサンプリング・クロック２との
時間差、ＴPｎ−１，ＴPｎは、ｔre１，ｔre２とその直
後のプロセッサ・クロック４との時間差である。
【００３０】Ｔ12ｎは、レファレンスとなるｔre１，ｔ
re２のトリガ３の時間差、Ｔ13ｎは、ｔre１からｔre２
の直後のサンプリング・クロック２迄の時間差、Ｔ14ｎ
は、ｔre１からｔre２の直後のプロセッサ・クロック４
迄の時間差、Ｔ15ｎは、ｔre１からt４直後のデータ転
送Ｔm2の開始迄の時間差、Ｔ16ｎは、ｔre１からｔ９の
プリトリガ・アクイジション開始迄の時間差、Ｔ17ｎ
は、ｔre１からホールドオフＨＯＦ２発生迄の時間差、
Ｔm1は、ＴmaＴmbの大なる方の値、Ceiling［ｘ］は、
ｘ以上で最小の整数である。
re２のトリガ３の時間差、Ｔ13ｎは、ｔre１からｔre２
の直後のサンプリング・クロック２迄の時間差、Ｔ14ｎ
は、ｔre１からｔre２の直後のプロセッサ・クロック４
迄の時間差、Ｔ15ｎは、ｔre１からt４直後のデータ転
送Ｔm2の開始迄の時間差、Ｔ16ｎは、ｔre１からｔ９の
プリトリガ・アクイジション開始迄の時間差、Ｔ17ｎ
は、ｔre１からホールドオフＨＯＦ２発生迄の時間差、
Ｔm1は、ＴmaＴmbの大なる方の値、Ceiling［ｘ］は、
ｘ以上で最小の整数である。
【００３１】以上の式（１）〜（８）をもとにして、サ
ンプリングして得られた波形をサンプリング・クロック
周期ＴC にわたって数値計算し、その結果を、図１０，
１１および図１２に示す。
ンプリングして得られた波形をサンプリング・クロック
周期ＴC にわたって数値計算し、その結果を、図１０，
１１および図１２に示す。
【００３２】図１０はＴT ＝０．７１４ＴC ＜ＴC であ
る被測定信号を、図１１はＴ11＝Ｔ 17ｎ−ＴSｎ−１＝
２１．２で得られる波形を、図１２はＴ11＝Ｔ17ｎ−Ｔ
Sｎ−１＝２１．３で得られる波形を示す。なお、この
計算では、クロック周期ＴC を“１”に規格化し、その
間の時間分解能を１００（Ｘ軸を１００等分）、１つの
図示した波形を得るためのサンプリング回数を１０００
回、さらにプロセッサ・クロック４はサンプリング・ク
ロック２と同一の周期（ＴK ＝ＴC ）とし、図９（ｅ）
に示すＴ11がＴSｉに（図９ではｉ＝ｎ−１またはｎ）
に依らず一定としている。
る被測定信号を、図１１はＴ11＝Ｔ 17ｎ−ＴSｎ−１＝
２１．２で得られる波形を、図１２はＴ11＝Ｔ17ｎ−Ｔ
Sｎ−１＝２１．３で得られる波形を示す。なお、この
計算では、クロック周期ＴC を“１”に規格化し、その
間の時間分解能を１００（Ｘ軸を１００等分）、１つの
図示した波形を得るためのサンプリング回数を１０００
回、さらにプロセッサ・クロック４はサンプリング・ク
ロック２と同一の周期（ＴK ＝ＴC ）とし、図９（ｅ）
に示すＴ11がＴSｉに（図９ではｉ＝ｎ−１またはｎ）
に依らず一定としている。
【００３３】図１１，図１２より、サンプリング・クロ
ック２よりも高い周波数の被測定信号が入力されると、
被測定信号の一周期はほぼサンプルできるが、サンプリ
ング・クロック周期ＴC と被測定信号周期ＴSI（＝
ＴT ）の差分に相当する期間はサンプルできない。Ｔ11
が異なると、図１１および図１２の示すように測定でき
る波形部分が変化する。そして、サンプルされない波形
抜け現象を発生することがわかる。
ック２よりも高い周波数の被測定信号が入力されると、
被測定信号の一周期はほぼサンプルできるが、サンプリ
ング・クロック周期ＴC と被測定信号周期ＴSI（＝
ＴT ）の差分に相当する期間はサンプルできない。Ｔ11
が異なると、図１１および図１２の示すように測定でき
る波形部分が変化する。そして、サンプルされない波形
抜け現象を発生することがわかる。
【００３４】公知例４は波形抜けのメカニズムを説明
し、１つの解決法を提案している。公知例４では時間測
定（図９の期間ＴSｎ−１，ＴSｎ）を行う度に、基準ク
ロック信号（図９のサンプリング・クロック２）に対し
ランダム化したホールドオフ信号（図９のＨＯＦ１，Ｈ
ＯＦ２、トリガ待受け信号）を発生させ、図９の期間Ｔ
m3をランダムに変化させて期間Ｔ11をランダムに変え
て、測定できる波形部分を変化せしめて、その和集合を
とることでサンプリング・クロック周期ＴC の全域にわ
たる波形を測定可能としている。
し、１つの解決法を提案している。公知例４では時間測
定（図９の期間ＴSｎ−１，ＴSｎ）を行う度に、基準ク
ロック信号（図９のサンプリング・クロック２）に対し
ランダム化したホールドオフ信号（図９のＨＯＦ１，Ｈ
ＯＦ２、トリガ待受け信号）を発生させ、図９の期間Ｔ
m3をランダムに変化させて期間Ｔ11をランダムに変え
て、測定できる波形部分を変化せしめて、その和集合を
とることでサンプリング・クロック周期ＴC の全域にわ
たる波形を測定可能としている。
【００３５】このランダム・ホールドオフ方式を表現す
る式は、式（１）を次の式（９）に変形すればよく、式
（２）〜式（８）は変更なく適用される。 Ｔ12ｎ＝ＴT×Ceiling［（Ｔ17＋Ｄ×Random［］）／ＴT （９） 但し、Random［］は０から１の範囲に一様に分布する擬
似乱数。Ｄはディザー量で、ランダム化される時間範囲
（Ｄ＝１の時、サンプリング・クロック周期ＴC に相
当）。
る式は、式（１）を次の式（９）に変形すればよく、式
（２）〜式（８）は変更なく適用される。 Ｔ12ｎ＝ＴT×Ceiling［（Ｔ17＋Ｄ×Random［］）／ＴT （９） 但し、Random［］は０から１の範囲に一様に分布する擬
似乱数。Ｄはディザー量で、ランダム化される時間範囲
（Ｄ＝１の時、サンプリング・クロック周期ＴC に相
当）。
【００３６】図１３にＤ＝１とした公知例４のランダム
・ホールドオフ方式でサンプリングを行った場合の数値
計算結果を示す。ここでは図９のＴm3を変化せしめてＴ
11＝２１．２〜２２．２の間でランダムに変化してい
る。サンプリング・クロック周期ＴC にわたり（Ｘ軸の
０〜１の間）一様に波形がサンプルされ、波形抜けの現
象は発生していない。
・ホールドオフ方式でサンプリングを行った場合の数値
計算結果を示す。ここでは図９のＴm3を変化せしめてＴ
11＝２１．２〜２２．２の間でランダムに変化してい
る。サンプリング・クロック周期ＴC にわたり（Ｘ軸の
０〜１の間）一様に波形がサンプルされ、波形抜けの現
象は発生していない。
【００３７】公知例４に記載された波形抜けのメカニズ
ムは、被測定信号周期ＴSI、即ちトリガ周期ＴT がサン
プリング・クロック周期ＴC より小さい（ＴC ＞ＴT ）
場合の現象である。しかし、ランダム・サンプリングで
は公知例４で開示された以外のホールドオフに起因する
波形抜けがある。ここでは、ＴC ＜ＴT において波形抜
けを発生させるホールドオフのメカニズムを、ＴK ＝Ｔ
C の場合を例にとって説明する。
ムは、被測定信号周期ＴSI、即ちトリガ周期ＴT がサン
プリング・クロック周期ＴC より小さい（ＴC ＞ＴT ）
場合の現象である。しかし、ランダム・サンプリングで
は公知例４で開示された以外のホールドオフに起因する
波形抜けがある。ここでは、ＴC ＜ＴT において波形抜
けを発生させるホールドオフのメカニズムを、ＴK ＝Ｔ
C の場合を例にとって説明する。
【００３８】以下においては、図８に示したホールドオ
フをダイレクト・ホールドオフと呼ぶ。
フをダイレクト・ホールドオフと呼ぶ。
【００３９】図１４はダイレクト・ホールドオフによる
波形抜けメカニズムを説明するためのタイムチャートで
ある。ダイレクト・ホールドオフでは、時間差ＴS ｉ
（図９ではｉ＝ｎ−１およびｎ）を測定する度にＴS ｉ
が異なるので、それをレベルＬを上下せしめて表わして
いる。
波形抜けメカニズムを説明するためのタイムチャートで
ある。ダイレクト・ホールドオフでは、時間差ＴS ｉ
（図９ではｉ＝ｎ−１およびｎ）を測定する度にＴS ｉ
が異なるので、それをレベルＬを上下せしめて表わして
いる。
【００４０】ここで、図９と異なる第１の点は、サンプ
リング・クロック２が振幅Ａ１の、のこぎり波（周期Ｔ
C ）とレベルＬとの交点で発生している。このレベルＬ
が振幅Ａ１の範囲で上下すると、発生するサンプリング
・クロック２の発生タイミングも０〜ＴC の範囲で変化
する。すなわち、レベルＬが、のこぎり波の上方で交叉
する場合は下方で交叉するより早い時間に、サンプリン
グ・クロック２が発生することを示している。この図を
用いることで、トリガ３に対するサンプリング・クロッ
ク２のタイミングにより時間差ＴS ｉが変化する全状態
が表現できる。
リング・クロック２が振幅Ａ１の、のこぎり波（周期Ｔ
C ）とレベルＬとの交点で発生している。このレベルＬ
が振幅Ａ１の範囲で上下すると、発生するサンプリング
・クロック２の発生タイミングも０〜ＴC の範囲で変化
する。すなわち、レベルＬが、のこぎり波の上方で交叉
する場合は下方で交叉するより早い時間に、サンプリン
グ・クロック２が発生することを示している。この図を
用いることで、トリガ３に対するサンプリング・クロッ
ク２のタイミングにより時間差ＴS ｉが変化する全状態
が表現できる。
【００４１】第２の図１４の図９と異なる点は、（ａ）
のサンプリング・クロック２のポジションに対応した
（ｂ）のホールドオフ・ポジションＨ１の表現である。
図９のデータ収録プロセスでは、時点ｔre１のトリガ３
の直後の時点ｔ１に発生したサンプリング・クロック２
から期間Ｔ11を経てホールドオフ状態ＨＯＦ２が開始し
ている。ここで、Ｔ11＝Ｔ17−ＴS ｎ−１であり、ＴK
＝ＴC と仮定するとＴ11＝ｔ9 −ｔ1 ＋Ｔm3となり一定
である。すなわち、トリガ周期ＴT 、あるいは時間差Ｔ
S とは無関係にホールドオフＨＯＦ２の開始時点である
ホールドオフ・ポジションが決定される。
のサンプリング・クロック２のポジションに対応した
（ｂ）のホールドオフ・ポジションＨ１の表現である。
図９のデータ収録プロセスでは、時点ｔre１のトリガ３
の直後の時点ｔ１に発生したサンプリング・クロック２
から期間Ｔ11を経てホールドオフ状態ＨＯＦ２が開始し
ている。ここで、Ｔ11＝Ｔ17−ＴS ｎ−１であり、ＴK
＝ＴC と仮定するとＴ11＝ｔ9 −ｔ1 ＋Ｔm3となり一定
である。すなわち、トリガ周期ＴT 、あるいは時間差Ｔ
S とは無関係にホールドオフＨＯＦ２の開始時点である
ホールドオフ・ポジションが決定される。
【００４２】したがって、サンプリング・クロック２の
ポジションが変化すると、それにつれて（ｃ）のトリガ
３ａや（ｄ）のトリガ３ｂの時点ｔre１からのホールド
オフ・ポジション（ｂ）も移動する。レベルＬの変化に
対応してホールドオフ・ポジションＨ１は図１４（ｂ）
の太い斜線で示す範囲で移動する。
ポジションが変化すると、それにつれて（ｃ）のトリガ
３ａや（ｄ）のトリガ３ｂの時点ｔre１からのホールド
オフ・ポジション（ｂ）も移動する。レベルＬの変化に
対応してホールドオフ・ポジションＨ１は図１４（ｂ）
の太い斜線で示す範囲で移動する。
【００４３】トリガ周期ＴT が、ＴC ＜ＴT の条件下で
は、ホールドオフ・ポジションＨ１の移動範囲がトリガ
３の発生時点ｔre２に重ならない（ｃ）の場合と重なる
（ｄ）の場合がある。図１４（ｃ）の場合には、時点ｔ
re２のトリガ３ａ以後０〜ＴC の期間には、ホールドオ
フ・ポジションＨ１とは重ならないので、サンプリング
・クロック２が発生する確率はサンプリング・クロック
２のポジションの変化にもかかわらず一様である。
は、ホールドオフ・ポジションＨ１の移動範囲がトリガ
３の発生時点ｔre２に重ならない（ｃ）の場合と重なる
（ｄ）の場合がある。図１４（ｃ）の場合には、時点ｔ
re２のトリガ３ａ以後０〜ＴC の期間には、ホールドオ
フ・ポジションＨ１とは重ならないので、サンプリング
・クロック２が発生する確率はサンプリング・クロック
２のポジションの変化にもかかわらず一様である。
【００４４】ところが、同図（ｄ）の場合には、トリガ
３ｂの時点ｔre２ｂがホールドオフ・ポジションＨ１の
範囲と重なるために、ホールドオフ・ポジションＨ１が
時点ｔre２ｂの前に発生するか、後に発生するかで時間
差ＴS （図９のＴS ｎ−１，ＴS ｎ）を測定する基準と
なるリファレンス・トリガが、ｔre２ｂになる場合とｔ
re２ａになる場合とに別れる。
３ｂの時点ｔre２ｂがホールドオフ・ポジションＨ１の
範囲と重なるために、ホールドオフ・ポジションＨ１が
時点ｔre２ｂの前に発生するか、後に発生するかで時間
差ＴS （図９のＴS ｎ−１，ＴS ｎ）を測定する基準と
なるリファレンス・トリガが、ｔre２ｂになる場合とｔ
re２ａになる場合とに別れる。
【００４５】すなわち、時点ｔre２ｂより前にホールド
オフ・ポジションＨ１（ホールド状態の終端）が発生す
れば時点ｔre２ｂのトリガ３ｂが時間差ＴS 測定の基準
となるリファレンス・トリガとして採用される。時点ｔ
re２ｂより後にホールドオフ・ポジションＨ１が発生す
ると、時点ｔre２ｂのトリガ３ｂはリファレンス・トリ
ガして採用されず、その後の時点ｔre２ａのトリガ３ｂ
をリファレンス・トリガとして採用する。
オフ・ポジションＨ１（ホールド状態の終端）が発生す
れば時点ｔre２ｂのトリガ３ｂが時間差ＴS 測定の基準
となるリファレンス・トリガとして採用される。時点ｔ
re２ｂより後にホールドオフ・ポジションＨ１が発生す
ると、時点ｔre２ｂのトリガ３ｂはリファレンス・トリ
ガして採用されず、その後の時点ｔre２ａのトリガ３ｂ
をリファレンス・トリガとして採用する。
【００４６】この時点ｔre２ｂのトリガ３ｂがリファレ
ンス・トリガとなるか、時点ｔre２ａのトリガ３ｂがリ
ファレンス・トリガとなるかは、ホールドオフ・ポジシ
ョンＨ１の位置を決定する期間Ｔ11の発生時点によって
左右される。
ンス・トリガとなるか、時点ｔre２ａのトリガ３ｂがリ
ファレンス・トリガとなるかは、ホールドオフ・ポジシ
ョンＨ１の位置を決定する期間Ｔ11の発生時点によって
左右される。
【００４７】すなわち、時点ｔre１の直後のサンプリン
グ・クロック２のポジションによって左右される。ま
た、測定信号の周期に等しいトリガ周期ＴTaやＴTbと関
係のないサンプリング・クロック周期ＴC とそのタイミ
ングの時間的位置によって、このような事態が発生し得
る。このような状態になると、測定プロセスを繰り返し
て得られる時間差は、サンプリング・クロック周期ＴC
内で一様な分布を示さなくなり、測定できない時間差が
発生する。
グ・クロック２のポジションによって左右される。ま
た、測定信号の周期に等しいトリガ周期ＴTaやＴTbと関
係のないサンプリング・クロック周期ＴC とそのタイミ
ングの時間的位置によって、このような事態が発生し得
る。このような状態になると、測定プロセスを繰り返し
て得られる時間差は、サンプリング・クロック周期ＴC
内で一様な分布を示さなくなり、測定できない時間差が
発生する。
【００４８】図１５は、測定できない時間差が発生する
メカニズムを図示したものである。同図（ｂ）のホール
ドオフ・ポジションＨ１が発生する可能性がある太線で
示した範囲において（ａ）のトリガ３が発生するための
条件は、トリガ周期ＴT が次式（１０）を満たすときで
ある。
メカニズムを図示したものである。同図（ｂ）のホール
ドオフ・ポジションＨ１が発生する可能性がある太線で
示した範囲において（ａ）のトリガ３が発生するための
条件は、トリガ周期ＴT が次式（１０）を満たすときで
ある。
【００４９】 ０＜Ｔ18 ＜ＴC （１０） ここで、Ｔ18 ＝ＴT×Ceiling［Ｔ11／ＴT］−Ｔ11
【００５０】最初に同図左端から始まるｎ−１回目の時
間差測定では、全ての測定が時点ｔre１のトリガ３をリ
ファレンス・トリガとして行われると仮定する。この時
点ｔre１のトリガ３とその後に示すＴC 領域では、サン
プリング・クロック２が一様に分布し得るから、測定さ
れる時間差ＴS ｎ−１は０とＴC 間で一様に得られ、
（ｄ）の測定領域Ｒ１（右下り斜線部）全体がサンプル
される。
間差測定では、全ての測定が時点ｔre１のトリガ３をリ
ファレンス・トリガとして行われると仮定する。この時
点ｔre１のトリガ３とその後に示すＴC 領域では、サン
プリング・クロック２が一様に分布し得るから、測定さ
れる時間差ＴS ｎ−１は０とＴC 間で一様に得られ、
（ｄ）の測定領域Ｒ１（右下り斜線部）全体がサンプル
される。
【００５１】ｎ回目の時間差測定になると、時間差ＴS
ｎ−１が小さい場合は式（１０）の条件を満足するから
ｔre２ｂのトリガ３をリファレンス・トリガとして用い
る。この場合は、同図（ｄ）の測定領域Ｒ１２のうちの
Ｒ２（右上り斜線部）に属する時間差を等確率で測定す
ることになる。ＴS ｎ−１が小さい場合は、下式（１
１）で与えられる。 ＴS ｎ−１＜Ｔ18 （１１） ここに、Ｔ18 ＝ＴT ×Ceiling［Ｔ11／ＴT ］−Ｔ11
ｎ−１が小さい場合は式（１０）の条件を満足するから
ｔre２ｂのトリガ３をリファレンス・トリガとして用い
る。この場合は、同図（ｄ）の測定領域Ｒ１２のうちの
Ｒ２（右上り斜線部）に属する時間差を等確率で測定す
ることになる。ＴS ｎ−１が小さい場合は、下式（１
１）で与えられる。 ＴS ｎ−１＜Ｔ18 （１１） ここに、Ｔ18 ＝ＴT ×Ceiling［Ｔ11／ＴT ］−Ｔ11
【００５２】ＴS ｎ−１＞Ｔ18となる場合には、時点ｔ
re２ｂのトリガ３はホールドオフ・ポジションＨ１の発
生時点より後になるために、リファレンス・トリガとな
ることができず、時点ｔre２ａのトリガ３がリファレン
ス・トリガとなる。この場合には領域Ｒ１３のうちのＲ
３ａ，Ｒ３ｂの領域（右下り斜線部）を等確率でサンプ
ルして測定データを得ることができる。しかしながら、
領域Ｒ１３のうちのＲ３Ｃの領域は測定されない。
re２ｂのトリガ３はホールドオフ・ポジションＨ１の発
生時点より後になるために、リファレンス・トリガとな
ることができず、時点ｔre２ａのトリガ３がリファレン
ス・トリガとなる。この場合には領域Ｒ１３のうちのＲ
３ａ，Ｒ３ｂの領域（右下り斜線部）を等確率でサンプ
ルして測定データを得ることができる。しかしながら、
領域Ｒ１３のうちのＲ３Ｃの領域は測定されない。
【００５３】図１５（ｄ）の測定領域Ｒ１２とＲ１３か
ら明らかなように、２つの領域Ｒ１２とＲ１３は補集合
の関係にない。測定プロセスで得られる時間差は、この
２つの集合の和である領域Ｒ１４で示されるから、（ｎ
−１）回目では一様であった時間差測定領域Ｒ１の測定
が、ｎ回目では測定される確率が倍となる時間差測定領
域Ｒ４と全く測定されない時間差測定領域Ｒ３Ｃが発生
してしまう。
ら明らかなように、２つの領域Ｒ１２とＲ１３は補集合
の関係にない。測定プロセスで得られる時間差は、この
２つの集合の和である領域Ｒ１４で示されるから、（ｎ
−１）回目では一様であった時間差測定領域Ｒ１の測定
が、ｎ回目では測定される確率が倍となる時間差測定領
域Ｒ４と全く測定されない時間差測定領域Ｒ３Ｃが発生
してしまう。
【００５４】この測定されない時間差測定領域Ｒ３Ｃ
は、次の（ｎ＋１）回目の測定で他の時間差測定領域に
写像され、測定を繰り返す度に複雑に成長していく。
は、次の（ｎ＋１）回目の測定で他の時間差測定領域に
写像され、測定を繰り返す度に複雑に成長していく。
【００５５】図１６および図１７にはＴT／ＴC＝1.21
4，Ｔ11／ＴC ＝21.2 の場合の被測定信号およびサンプ
ル後の波形の数値計算結果が示されている。ここで時間
分解能を１００、サンプリング回数を１０００回にして
いる。
4，Ｔ11／ＴC ＝21.2 の場合の被測定信号およびサンプ
ル後の波形の数値計算結果が示されている。ここで時間
分解能を１００、サンプリング回数を１０００回にして
いる。
【００５６】図１８および図１９にはＴT／ＴC＝1.41
4，Ｔ11／ＴC＝21.2 の場合の被測定信号およびサンプ
ル後の波形の数値計算結果が示されている。ここで時間
分解能を１００、サンプリング回数を１０００回にして
いる。トリガ周期が異なると、波形抜け状態も大きく変
化する。
4，Ｔ11／ＴC＝21.2 の場合の被測定信号およびサンプ
ル後の波形の数値計算結果が示されている。ここで時間
分解能を１００、サンプリング回数を１０００回にして
いる。トリガ周期が異なると、波形抜け状態も大きく変
化する。
【００５７】図９および図１５を用いて説明した期間Ｔ
m3を固定にしてサンプリング・クロック２に同期してホ
ールドオフ状態ＨＯＦ２を発生するランダム・サンプリ
ングのダイレクト・ホールドオフ型、また期間Ｔm3をラ
ンダムに変化せしめる公知例４のランダム・サンプリン
グのランダム・ホールドオフ型のサンプリング・クロッ
ク周期ＴC とトリガ周期ＴT により、所定の時間分解能
で波形を捉えるのに要するデータ収録回数を数値計算し
た。
m3を固定にしてサンプリング・クロック２に同期してホ
ールドオフ状態ＨＯＦ２を発生するランダム・サンプリ
ングのダイレクト・ホールドオフ型、また期間Ｔm3をラ
ンダムに変化せしめる公知例４のランダム・サンプリン
グのランダム・ホールドオフ型のサンプリング・クロッ
ク周期ＴC とトリガ周期ＴT により、所定の時間分解能
で波形を捉えるのに要するデータ収録回数を数値計算し
た。
【００５８】図２０，図２１，図２２，図２３および図
２４には、その数値計算の結果が示されている。横
（Ｘ）軸は、サンプリング・クロック周期ＴC ＝１とし
たときのトリガ・クロック周期ＴT を表わし、横軸の分
解能は１０１とし、ＴT の最大周期を１０（max ＴT ＝
１０×ＴC ）に選んだ。なお、各ＴT の値がＴC ＝１に
対し極力コヒーレントにならないよう、ＴT を決定する
際に、ディザーを加えている。ただし、ＴT ＝（１０／
１０１）×ｉ＋（Random ［］−１／２）／１０１であ
り、０≦ｉ≦１００である（Random［］は０から１の範
囲に一様に分布する擬似乱数）。
２４には、その数値計算の結果が示されている。横
（Ｘ）軸は、サンプリング・クロック周期ＴC ＝１とし
たときのトリガ・クロック周期ＴT を表わし、横軸の分
解能は１０１とし、ＴT の最大周期を１０（max ＴT ＝
１０×ＴC ）に選んだ。なお、各ＴT の値がＴC ＝１に
対し極力コヒーレントにならないよう、ＴT を決定する
際に、ディザーを加えている。ただし、ＴT ＝（１０／
１０１）×ｉ＋（Random ［］−１／２）／１０１であ
り、０≦ｉ≦１００である（Random［］は０から１の範
囲に一様に分布する擬似乱数）。
【００５９】ここで、たとえばＴT ＝２．０×ＴC の縦
（Ｙ）軸データを得るためには、このＴT の波形を、図
１１（そこでは、ＴT ＝０．７１４×ＴC ）などで行っ
た手順により、得なければならない。この波形を得るた
めに時間分解能をＴC ／６４とし、ＴC を６４等分して
６４個のビンを設けた。
（Ｙ）軸データを得るためには、このＴT の波形を、図
１１（そこでは、ＴT ＝０．７１４×ＴC ）などで行っ
た手順により、得なければならない。この波形を得るた
めに時間分解能をＴC ／６４とし、ＴC を６４等分して
６４個のビンを設けた。
【００６０】最初のビンは０〜ＴC ／６４、次のビンは
ＴC ／６４〜２×ＴC ／６４とし、以下同様に、最後の
６４番目のビンをは６３×ＴC ／６４〜ＴC の時間差デ
ータＴS ｉの発生回数を格納する。ＴS ｉが発生したと
いう情報で、６４個のビンが全て埋まると、対応するＹ
情報（アクイジション・メモリ１３のメモリ値）と組み
合わせて、ＴC ／６４の時間分解能で波形が再現される
ので、波形抜けは生じない。この状態が得られると、時
間差ＴS ｉのデータの収録回数および式（１）から求め
られるトリガ３の時間の差（図９のｔre１からｔre２の
期間）の積算を記録する。
ＴC ／６４〜２×ＴC ／６４とし、以下同様に、最後の
６４番目のビンをは６３×ＴC ／６４〜ＴC の時間差デ
ータＴS ｉの発生回数を格納する。ＴS ｉが発生したと
いう情報で、６４個のビンが全て埋まると、対応するＹ
情報（アクイジション・メモリ１３のメモリ値）と組み
合わせて、ＴC ／６４の時間分解能で波形が再現される
ので、波形抜けは生じない。この状態が得られると、時
間差ＴS ｉのデータの収録回数および式（１）から求め
られるトリガ３の時間の差（図９のｔre１からｔre２の
期間）の積算を記録する。
【００６１】次にはＴT ＝２．１×ＴC の縦軸データを
同様の手順で求める。この作業を横軸の１０１個の点で
進める。時間差ＴS ｉのデータが６４ケの各ビンを満た
せば、サンプリング・クロック周期ＴC の間を６４点サ
ンプルした波形が得られたと判断する。
同様の手順で求める。この作業を横軸の１０１個の点で
進める。時間差ＴS ｉのデータが６４ケの各ビンを満た
せば、サンプリング・クロック周期ＴC の間を６４点サ
ンプルした波形が得られたと判断する。
【００６２】横軸のメモリはＴC ＝１に規格化し、縦軸
には６４ケの各ビンを満たす時間差データを得るのに必
要なデータ収録回数／ＴC の等分数＝Ｎd として表わし
ている。たとえば、Ｎd ＝２であれば２×６４＝１２８
回のデータ収録回数を要したことを意味する。１つのト
リガ周期ＴT に対するデータ収録回数は最大でも１０×
６４＝６４０とし、これを越えたときはＮd ＝１０とし
て計算を打切っている。Ｎd の値は小さい程、望まし
く、理想は１である。また６４個の各ビンを満たす時間
差ＴS ｉのデータを得るのに必要な収録時間／ＴC の等
分数＝ＭＴとする。
には６４ケの各ビンを満たす時間差データを得るのに必
要なデータ収録回数／ＴC の等分数＝Ｎd として表わし
ている。たとえば、Ｎd ＝２であれば２×６４＝１２８
回のデータ収録回数を要したことを意味する。１つのト
リガ周期ＴT に対するデータ収録回数は最大でも１０×
６４＝６４０とし、これを越えたときはＮd ＝１０とし
て計算を打切っている。Ｎd の値は小さい程、望まし
く、理想は１である。また６４個の各ビンを満たす時間
差ＴS ｉのデータを得るのに必要な収録時間／ＴC の等
分数＝ＭＴとする。
【００６３】図２０および図２１には、図９，図１４，
図１５のランダム・サンプリングのダイレクト・ホール
ドオフ型および公知例４のランダム・サンプリングのラ
ンダム・ホールドオフ型の計算結果が示されている。こ
こでは、ともにプロセッサ・クロック周期ＴK ＝ＴC に
とってある。
図１５のランダム・サンプリングのダイレクト・ホール
ドオフ型および公知例４のランダム・サンプリングのラ
ンダム・ホールドオフ型の計算結果が示されている。こ
こでは、ともにプロセッサ・クロック周期ＴK ＝ＴC に
とってある。
【００６４】図２０におけるＮd の平均値を平均収録回
数ＡＮd とすると、ＡＮd は4.66863 であり、ＭＴの平
均値を平均収録時間ＡＭＴとすると、ＡＭＴはＴC ＝１
として30.1088 である。ここで図２０においては、図９
のＴ11を４．３（＝一定）としている。 なお、平均収
録時間ＡＭＴとは、１０１ポイントの各トリガ周期に対
するＭＴの和をポイント数で割った値であり、全データ
を得るに必要な収録時間／ＴC 等分数で得た値をトリガ
・ポイント数で割った値である。
数ＡＮd とすると、ＡＮd は4.66863 であり、ＭＴの平
均値を平均収録時間ＡＭＴとすると、ＡＭＴはＴC ＝１
として30.1088 である。ここで図２０においては、図９
のＴ11を４．３（＝一定）としている。 なお、平均収
録時間ＡＭＴとは、１０１ポイントの各トリガ周期に対
するＭＴの和をポイント数で割った値であり、全データ
を得るに必要な収録時間／ＴC 等分数で得た値をトリガ
・ポイント数で割った値である。
【００６５】図２０の場合は、Ｎd ＝１０の値を越えて
いる部分、すなわち、６４０回のサンプリング作業でも
データの得られないビンの生ずるトリガ周期ＴT の範囲
があり、このような場合には波形抜け現象を呈すること
が分かる。この波形抜け現象は、大略０＜ＴT ＜１と、
４．３＜ＴT ＜５．３の範囲にある。前者では、トリガ
周期ＴT がサンプリング・クロック周期ＴC より短い場
合（ＴT ＜ＴC ）である。後者では、トリガ入力からホ
ールドオフ状態になる迄の期間Ｔ17（図９参照）の対応
する周期である。
いる部分、すなわち、６４０回のサンプリング作業でも
データの得られないビンの生ずるトリガ周期ＴT の範囲
があり、このような場合には波形抜け現象を呈すること
が分かる。この波形抜け現象は、大略０＜ＴT ＜１と、
４．３＜ＴT ＜５．３の範囲にある。前者では、トリガ
周期ＴT がサンプリング・クロック周期ＴC より短い場
合（ＴT ＜ＴC ）である。後者では、トリガ入力からホ
ールドオフ状態になる迄の期間Ｔ17（図９参照）の対応
する周期である。
【００６６】図２１におけるＮd の平均値を平均収録回
数ＡＮd とすると、ＡＮd は3.72989 である。ＭＴの平
均値を平均収録時間ＡＭＴとすると、ＡＭＴは26.6299
となった。ここで図２１においては、図９の期間Ｔm3を
ランダムに変化せしめる量（ディザー量）を１、すなわ
ち、ディザー量＝ＴC としている。
数ＡＮd とすると、ＡＮd は3.72989 である。ＭＴの平
均値を平均収録時間ＡＭＴとすると、ＡＭＴは26.6299
となった。ここで図２１においては、図９の期間Ｔm3を
ランダムに変化せしめる量（ディザー量）を１、すなわ
ち、ディザー量＝ＴC としている。
【００６７】図２０と図２１を対比すると、折れ線の下
側の面積は図２１の場合の方が小さく、それが、図２１
のＡＮd およびＡＭＴの値を図２０の場合よりも小さく
していることが分かる。
側の面積は図２１の場合の方が小さく、それが、図２１
のＡＮd およびＡＭＴの値を図２０の場合よりも小さく
していることが分かる。
【００６８】図２２，図２３および図２４は、公知例４
のランダム・サンプリングのランダム・ホールドオフ型
の場合のＭＴの計算結果を示している。図２１と異なる
条件は、図２２，図２３および図２４の場合は、トリガ
周期ＴK ＝１．２２３×ＴCであり、図２２の場合はデ
ィザー量＝ＴC 、図２３の場合はディザー量＝３×
ＴC 、図２４の場合はディザー量＝９×ＴC となってい
る。
のランダム・サンプリングのランダム・ホールドオフ型
の場合のＭＴの計算結果を示している。図２１と異なる
条件は、図２２，図２３および図２４の場合は、トリガ
周期ＴK ＝１．２２３×ＴCであり、図２２の場合はデ
ィザー量＝ＴC 、図２３の場合はディザー量＝３×
ＴC 、図２４の場合はディザー量＝９×ＴC となってい
る。
【００６９】図２２のＮd の平均値を平均収録回数ＡＮ
d とすると、ＡＮd は 4.0854 、ＭＴの平均値を平均収
録時間ＡＭＴとすると、ＡＭＴは35.0861 であり、図２
３のＡＮd の値は3.90114 、ＡＭＴの値は38.018であ
り、図２４のＡＮd の値は4.09127 、ＡＭＴの値は53.8
534 となっている。ディザー量が大きくなるに従って全
データを得るのに要した時間ＭＴが増大している。
d とすると、ＡＮd は 4.0854 、ＭＴの平均値を平均収
録時間ＡＭＴとすると、ＡＭＴは35.0861 であり、図２
３のＡＮd の値は3.90114 、ＡＭＴの値は38.018であ
り、図２４のＡＮd の値は4.09127 、ＡＭＴの値は53.8
534 となっている。ディザー量が大きくなるに従って全
データを得るのに要した時間ＭＴが増大している。
【００７０】図２５に先願発明の回路構成を示してい
る。ここで図８に示した従来例の構成要素に同じものに
は同じ記号を付した。
る。ここで図８に示した従来例の構成要素に同じものに
は同じ記号を付した。
【００７１】ここで、１は被測定信号、２はサンプリン
グ・クロック、３はトリガ、４はプロセッサ・クロッ
ク、１１はサンプラ、１２はＡ／Ｄ変換器、１３はアク
イジション・メモリ、１４は同期回路、１５はタイムベ
ース、３１はマイクロプロセッサ、３２は波形メモリ、
３３はディスプレイである。ここで、プロセッサ・クロ
ック４はマイクロプロセッサ３１を動作させるクロック
であり、ディスプレイ３３には一般に表示用メモリが含
まれている。ここで図８と異なるのは、クロック・カウ
ンタ１７と時間加算器２０があり、ホールド信号５４と
カウント・エンド５５が付加されていることである。
グ・クロック、３はトリガ、４はプロセッサ・クロッ
ク、１１はサンプラ、１２はＡ／Ｄ変換器、１３はアク
イジション・メモリ、１４は同期回路、１５はタイムベ
ース、３１はマイクロプロセッサ、３２は波形メモリ、
３３はディスプレイである。ここで、プロセッサ・クロ
ック４はマイクロプロセッサ３１を動作させるクロック
であり、ディスプレイ３３には一般に表示用メモリが含
まれている。ここで図８と異なるのは、クロック・カウ
ンタ１７と時間加算器２０があり、ホールド信号５４と
カウント・エンド５５が付加されていることである。
【００７２】図２６には図２５に示した構成の動作原理
を示しており、従来例を示した図１５に対応したタイム
・チャートが示されている。図２６（ａ）はトリガ３
を、（ｂ）はホールドオフ・ポジションを、（ｃ）はサ
ンプリング・クロック２のポジションを、（ｄ）は測定
領域を表している。
を示しており、従来例を示した図１５に対応したタイム
・チャートが示されている。図２６（ａ）はトリガ３
を、（ｂ）はホールドオフ・ポジションを、（ｃ）はサ
ンプリング・クロック２のポジションを、（ｄ）は測定
領域を表している。
【００７３】図２６（ｂ）の太線で示したホールドオフ
・ポジションＨ１の発生する範囲の終端は、時点ｔre１
の発生からＴ11＋ＴC の時点ｔho２である。この時点以
降に入力されるトリガ３に対して図２５に示した回路は
動作する。したがって、ホールドオフ・ポジションＨ１
の発生範囲の時点ｔre２ｂにおいてトリガ３の入力があ
っても、これは使用されずホールドオフ・ポジションＨ
２の時点ｔho２後のトリガ３、すなわち、時点ｔre２ａ
に印加されるトリガ３をリファレンス・トリガとして使
用するように動作する。
・ポジションＨ１の発生する範囲の終端は、時点ｔre１
の発生からＴ11＋ＴC の時点ｔho２である。この時点以
降に入力されるトリガ３に対して図２５に示した回路は
動作する。したがって、ホールドオフ・ポジションＨ１
の発生範囲の時点ｔre２ｂにおいてトリガ３の入力があ
っても、これは使用されずホールドオフ・ポジションＨ
２の時点ｔho２後のトリガ３、すなわち、時点ｔre２ａ
に印加されるトリガ３をリファレンス・トリガとして使
用するように動作する。
【００７４】時点ｔho２は、時点ｔre１から一定の期間
Ｔ11に一定期間であるサンプリング・クロック周期ＴC
を加算した期間の経過後であるから、時点ｔre１が定ま
ると、時点ｔho２の位置も自動的に定まる関係にある。
Ｔ11に一定期間であるサンプリング・クロック周期ＴC
を加算した期間の経過後であるから、時点ｔre１が定ま
ると、時点ｔho２の位置も自動的に定まる関係にある。
【００７５】ここで（ｂ）のホールドオフ・ポジション
Ｈ１は図１５（ｂ）のホールドオフ・ポジションＨ１と
同じタイミングである。時点ｔre１のトリガ３により、
たとえば時点ｔ３１に入力されたサンプリング・クロッ
ク２との時間差ＴS ｎ−１が測定されると、その場合の
ホールドオフ・ポジションＨ１は時点ｔho３で発生す
る。そこでこの時点ｔho３から、期間Ｔ20（＝ＴC −Ｔ
S ｎ−１）を経過した後の時点ｔho２にホールドオフ・
ポジションＨ２を発生する。この時点ｔho２以降の時点
ｔre２ａのトリガ３がリファレンス・トリガとなり次の
測定が行われる。
Ｈ１は図１５（ｂ）のホールドオフ・ポジションＨ１と
同じタイミングである。時点ｔre１のトリガ３により、
たとえば時点ｔ３１に入力されたサンプリング・クロッ
ク２との時間差ＴS ｎ−１が測定されると、その場合の
ホールドオフ・ポジションＨ１は時点ｔho３で発生す
る。そこでこの時点ｔho３から、期間Ｔ20（＝ＴC −Ｔ
S ｎ−１）を経過した後の時点ｔho２にホールドオフ・
ポジションＨ２を発生する。この時点ｔho２以降の時点
ｔre２ａのトリガ３がリファレンス・トリガとなり次の
測定が行われる。
【００７６】図２６における時点ｔre１のトリガ３をリ
ファレンス・トリガとしてｎ−１回目の測定をする場合
には、時間差ＴS ｎ−１は、（ｃ）の太線で示したサン
プリング・クロック２のポジションのどこでサンプリン
グ・クロック２が発生しても有効に測定が行われる。そ
こで（ｄ）の測定領域Ｒ１に示す全体が一様にサンプル
される。
ファレンス・トリガとしてｎ−１回目の測定をする場合
には、時間差ＴS ｎ−１は、（ｃ）の太線で示したサン
プリング・クロック２のポジションのどこでサンプリン
グ・クロック２が発生しても有効に測定が行われる。そ
こで（ｄ）の測定領域Ｒ１に示す全体が一様にサンプル
される。
【００７７】ｎ回目の測定ではホールドオフ・ポジショ
ンＨ１の発生する可能性のある範囲中の時点ｔre２ｂの
トリガ３はリファレンス・トリガとしては採用されず、
ホールドオフ・ポジションＨ２の発生時点ｔho２以降の
最初の時点ｔre２ａのトリガ３をリファレンス・トリガ
としてｎ回目の時間差ＴS ｎが測定されるから、（ｄ）
の測定領域Ｒ２１の範囲全体において一様にサンプルが
される。したがって図１５に示した波形抜け現象は生じ
ない。
ンＨ１の発生する可能性のある範囲中の時点ｔre２ｂの
トリガ３はリファレンス・トリガとしては採用されず、
ホールドオフ・ポジションＨ２の発生時点ｔho２以降の
最初の時点ｔre２ａのトリガ３をリファレンス・トリガ
としてｎ回目の時間差ＴS ｎが測定されるから、（ｄ）
の測定領域Ｒ２１の範囲全体において一様にサンプルが
される。したがって図１５に示した波形抜け現象は生じ
ない。
【００７８】図２７は、従来例を示す図９に対応し、図
２５に示した構成における波形データ収録のプロセスを
示しており、これを用いて説明する。
２５に示した構成における波形データ収録のプロセスを
示しており、これを用いて説明する。
【００７９】被測定信号１がサンプラ１１に入力される
と、サンプラ１１は図２７（ｂ）のサンプリング・クロ
ック２で被測定信号の瞬時値をサンプルし、その値に比
例したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／
Ｄ変換器１２は、サンプラ１１のサンプリングによりホ
ールドされたアナログ値をサンプリング・クロック２の
エッジ入力に応じて、定められた分解能のデジタル・デ
ータに変換し、アクイジション・メモリ１３に出力す
る。
と、サンプラ１１は図２７（ｂ）のサンプリング・クロ
ック２で被測定信号の瞬時値をサンプルし、その値に比
例したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／
Ｄ変換器１２は、サンプラ１１のサンプリングによりホ
ールドされたアナログ値をサンプリング・クロック２の
エッジ入力に応じて、定められた分解能のデジタル・デ
ータに変換し、アクイジション・メモリ１３に出力す
る。
【００８０】デジタル・データを入力されたアクイジシ
ョン・メモリ１３は、タイムベース１５が図２７（ｈ）
の書き込み信号５３を出力している期間は、サンプリン
グ・クロック２のエッジ入力に応じてメモリの初番地に
データを書き込む。同時にアクイジション・メモリ１３
は以前のデータを次の番地に移し、最終番地にあるデー
タは廃棄する。すなわち、図２７（ｂ）の時点ｔ３〜ｔ
８のアクイジション・メモリ１３に入力されるサンプリ
ング・クロック２は（ｈ）の書き込み信号５３の停止期
間に入力されていることを示している。
ョン・メモリ１３は、タイムベース１５が図２７（ｈ）
の書き込み信号５３を出力している期間は、サンプリン
グ・クロック２のエッジ入力に応じてメモリの初番地に
データを書き込む。同時にアクイジション・メモリ１３
は以前のデータを次の番地に移し、最終番地にあるデー
タは廃棄する。すなわち、図２７（ｂ）の時点ｔ３〜ｔ
８のアクイジション・メモリ１３に入力されるサンプリ
ング・クロック２は（ｈ）の書き込み信号５３の停止期
間に入力されていることを示している。
【００８１】一方、同期回路１４には、被測定信号１に
同期したトリガ３が入力されている。同期回路１４は、
時間加算器２０が図２７（ｆ）のホールド信号５１の出
力を停止された時点ｔho１の後の最初の時点ｔre１に印
加される（ａ）のトリガ３を受け付け、通常はＤフリッ
プフロップを２段用いて構成されるジッタ・フリーの回
路をラッチさせて、同図（ｇ）の同期信号５２をタイム
ベース１５に出力する。
同期したトリガ３が入力されている。同期回路１４は、
時間加算器２０が図２７（ｆ）のホールド信号５１の出
力を停止された時点ｔho１の後の最初の時点ｔre１に印
加される（ａ）のトリガ３を受け付け、通常はＤフリッ
プフロップを２段用いて構成されるジッタ・フリーの回
路をラッチさせて、同図（ｇ）の同期信号５２をタイム
ベース１５に出力する。
【００８２】図２７（ｉ）のＨＯは同期回路１４のホー
ルド状態を表しており、（ｆ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した時点ｔho１でホールド状態
ＨＯＣからホールドオフ状態ＨＯＦ１に移行している。
このホールドオフ状態ＨＯＦ１にあるときに時点ｔre１
の（ａ）のトリガ３が印加されると、同期回路１４は動
作して同図（ｇ）の同期信号５２を出力（“Ｌ”から
“Ｈ”に）する。
ルド状態を表しており、（ｆ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した時点ｔho１でホールド状態
ＨＯＣからホールドオフ状態ＨＯＦ１に移行している。
このホールドオフ状態ＨＯＦ１にあるときに時点ｔre１
の（ａ）のトリガ３が印加されると、同期回路１４は動
作して同図（ｇ）の同期信号５２を出力（“Ｌ”から
“Ｈ”に）する。
【００８３】同期回路１４は同期信号５２を（“Ｈ”
に）するとラッチ状態となり、その後のトリガ３を受け
付けなくなり、（ｆ）のホールド信号５１が“Ｌ”であ
っても同期信号５２が“Ｈ”である間は（ｉ）のホール
ド状態ＨＯＬを維持している。
に）するとラッチ状態となり、その後のトリガ３を受け
付けなくなり、（ｆ）のホールド信号５１が“Ｌ”であ
っても同期信号５２が“Ｈ”である間は（ｉ）のホール
ド状態ＨＯＬを維持している。
【００８４】図２７（ｇ）の同期信号５２を入力された
タイムベース１５は、たとえば、公知例５に開示された
方法により、時点ｔre１のトリガ３とその直後の時点ｔ
１に入力されるサンプリング・クロック２との時間差Ｔ
S ｎ−１の測定を開始し、時点ｔre１から時点ｔ４まで
の期間、すなわち、時点ｔre１以降のサンプリング・ク
ロック２の４周期を経て時間差ＴS ｎ−１の値を確定す
る。
タイムベース１５は、たとえば、公知例５に開示された
方法により、時点ｔre１のトリガ３とその直後の時点ｔ
１に入力されるサンプリング・クロック２との時間差Ｔ
S ｎ−１の測定を開始し、時点ｔre１から時点ｔ４まで
の期間、すなわち、時点ｔre１以降のサンプリング・ク
ロック２の４周期を経て時間差ＴS ｎ−１の値を確定す
る。
【００８５】アクイジション・メモリ１３への書き込み
信号５３を、測定条件で定まる期間（図２７においては
時点ｔ１からｔ３までの期間）継続する。この期間は、
（ｇ）の同期信号５２の入力された時点ｔre１の後、
（ｂ）のサンプリング・クロック２の数がプリセット値
（図２７では３ケ）に達する時点ｔ３迄続く。（ｂ）の
サンプリング・クロック２のカウントが時点ｔ３におい
て終了すると（ｈ）の書き込み信号５３の出力を停止
し、アクイジション・メモリ１３への縦軸データ書き込
みを禁止し、読み出し可能状態とする。
信号５３を、測定条件で定まる期間（図２７においては
時点ｔ１からｔ３までの期間）継続する。この期間は、
（ｇ）の同期信号５２の入力された時点ｔre１の後、
（ｂ）のサンプリング・クロック２の数がプリセット値
（図２７では３ケ）に達する時点ｔ３迄続く。（ｂ）の
サンプリング・クロック２のカウントが時点ｔ３におい
て終了すると（ｈ）の書き込み信号５３の出力を停止
し、アクイジション・メモリ１３への縦軸データ書き込
みを禁止し、読み出し可能状態とする。
【００８６】時間差測定時間若しくはアクイジション・
メモリ１３への書き込み期間の何れか長い方の期間（図
２７ではＴm1）が終了する時点ｔ４になると、タイムベ
ース１５はマイクロプロセッサ３１にデータ収録の終了
を指示し、クロック・カウンタ１７と時間加算器２０に
ホールド信号５４を出力（“Ｌ”から“Ｈ”に）する。
そこで時間加算器２０は、ホールド信号５１を出力
（“Ｌ”から“Ｈ”に）する。
メモリ１３への書き込み期間の何れか長い方の期間（図
２７ではＴm1）が終了する時点ｔ４になると、タイムベ
ース１５はマイクロプロセッサ３１にデータ収録の終了
を指示し、クロック・カウンタ１７と時間加算器２０に
ホールド信号５４を出力（“Ｌ”から“Ｈ”に）する。
そこで時間加算器２０は、ホールド信号５１を出力
（“Ｌ”から“Ｈ”に）する。
【００８７】タイムベース１５よりホールド信号５１を
入力された同期回路１４は、ラッチ状態をリセットして
（ｇ）の同期信号５２の出力を停止する。一方でホール
ド信号５１によりトリガ３を受け付けない（ｉ）のホー
ルド状態ＨＯＣを維持する。
入力された同期回路１４は、ラッチ状態をリセットして
（ｇ）の同期信号５２の出力を停止する。一方でホール
ド信号５１によりトリガ３を受け付けない（ｉ）のホー
ルド状態ＨＯＣを維持する。
【００８８】タイムベース１５よりホールド信号５４を
入力されたクロック・カウンタ１７はサンプリング・ク
ロック２の計数を開始し、マイクロプロセッサ３１によ
り前もって定められた数値Ｎ（図２７ではＮ＝４）に達
すると、タイムベース１５に（ｄ）のカウント・エンド
５５を時点ｔ８において出力する。
入力されたクロック・カウンタ１７はサンプリング・ク
ロック２の計数を開始し、マイクロプロセッサ３１によ
り前もって定められた数値Ｎ（図２７ではＮ＝４）に達
すると、タイムベース１５に（ｄ）のカウント・エンド
５５を時点ｔ８において出力する。
【００８９】数値Ｎは、 Ｔ1 ＝Ｎ×ＴC ＝ＴC ×Ceiling［（Ｔm2＋ＴK ）／Ｔ
C ］ を満足する整数であり、Ｔm2は、アクイジション・メモ
リ１３の有効データを波形メモリ３２に転送するに要す
る時間である。転送はプロセッサ・クロック周期ＴK で
行われる。このカウント・エンド５５は、図９のデータ
・トランスファの期間Ｔm2におけるマイクロプロセッサ
が発するデータ転送終了信号に相当するが、図２７にお
いてはサンプリング・クロック２に同期し、ホールド信
号５４の発生から一定時間（Ｔ1 ）経過して発生する点
で異なる。
C ］ を満足する整数であり、Ｔm2は、アクイジション・メモ
リ１３の有効データを波形メモリ３２に転送するに要す
る時間である。転送はプロセッサ・クロック周期ＴK で
行われる。このカウント・エンド５５は、図９のデータ
・トランスファの期間Ｔm2におけるマイクロプロセッサ
が発するデータ転送終了信号に相当するが、図２７にお
いてはサンプリング・クロック２に同期し、ホールド信
号５４の発生から一定時間（Ｔ1 ）経過して発生する点
で異なる。
【００９０】タイムベース１５よりデータ収録の終了信
号を受信したマイクロプロセッサ３１は、データ・トラ
ンスファの期間（図２７のＴm2）において、アクイジシ
ョン・メモリ１３に蓄えられたＹ軸情報を、時間差ＴS
ｎ−１の情報と、更にメモリ番地とサンプリング・クロ
ック２の周期ＴC から割り出される時間情報をＸ軸とし
て組み合わせ、波形メモリ３２にＸＹデータとして転送
する。
号を受信したマイクロプロセッサ３１は、データ・トラ
ンスファの期間（図２７のＴm2）において、アクイジシ
ョン・メモリ１３に蓄えられたＹ軸情報を、時間差ＴS
ｎ−１の情報と、更にメモリ番地とサンプリング・クロ
ック２の周期ＴC から割り出される時間情報をＸ軸とし
て組み合わせ、波形メモリ３２にＸＹデータとして転送
する。
【００９１】期間Ｔ1 内のデータ・トランスファの期間
Ｔm2の位置は、（ｂ）のサンプリング・クロック２と
（ｃ）のプロセッサ・クロック４が同期関係に無い場合
には特定することはできないが、（ｅ）のホールド信号
５４の発生（時点ｔ４）とその直後のプロセッサ・クロ
ック４との時間差がプロセッサ・クロック周期ＴK 内の
如何なる値であろうとも、データ・トランスファの期間
Ｔm2はＴ1 ＝Ｎ×ＴC の間に終了する。
Ｔm2の位置は、（ｂ）のサンプリング・クロック２と
（ｃ）のプロセッサ・クロック４が同期関係に無い場合
には特定することはできないが、（ｅ）のホールド信号
５４の発生（時点ｔ４）とその直後のプロセッサ・クロ
ック４との時間差がプロセッサ・クロック周期ＴK 内の
如何なる値であろうとも、データ・トランスファの期間
Ｔm2はＴ1 ＝Ｎ×ＴC の間に終了する。
【００９２】なお、図２７は、マイクロプロセッサ３１
がサンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させてもよ
い。
がサンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させてもよ
い。
【００９３】カウント・エンド５５を受けたタイムベー
ス１５は、（ｂ）の時点ｔ８で直ちにアクイジション・
メモリ１３に再び書き込み信号５３を出力し、（ａ）の
時点ｔre２に印加されるトリガ３よりも前のデータを収
録するプリトリガ・アクイジション・プロセスに入る。
このプリトリガ・アクイジション・プロセスにおいて、
カウント開始の時点ｔ９からカウント数×ＴC （図２７
ではカウント数＝１）を越えて所定の期間Ｔm3が経過す
ると、時点ｔre２のプリトリガで測定すべき期間を越え
て、プリトリガによるデータの収録数が確保される。
ス１５は、（ｂ）の時点ｔ８で直ちにアクイジション・
メモリ１３に再び書き込み信号５３を出力し、（ａ）の
時点ｔre２に印加されるトリガ３よりも前のデータを収
録するプリトリガ・アクイジション・プロセスに入る。
このプリトリガ・アクイジション・プロセスにおいて、
カウント開始の時点ｔ９からカウント数×ＴC （図２７
ではカウント数＝１）を越えて所定の期間Ｔm3が経過す
ると、時点ｔre２のプリトリガで測定すべき期間を越え
て、プリトリガによるデータの収録数が確保される。
【００９４】そこでタイムベース１５はホールド信号５
４の出力を停止し、若干の遅延時間Ｔd を経過して
（ｉ）のホールドオフ状態ＨＯＦ２へ移行する。タイム
ベース１５からアクイジション・メモリ１３への（ｈ）
の書き込み信号５３の出力は継続され、データの収録は
ホールドオフ状態ＨＯＦ２へ移行した後も継続される。
すなわち、（ｈ）の書き込み信号５３が“Ｈ”となる時
点ｔ８以後は（ｂ）のサンプリング・クロック２によっ
てアクイジション・メモリ１３へのデータの収録は続け
られる。
４の出力を停止し、若干の遅延時間Ｔd を経過して
（ｉ）のホールドオフ状態ＨＯＦ２へ移行する。タイム
ベース１５からアクイジション・メモリ１３への（ｈ）
の書き込み信号５３の出力は継続され、データの収録は
ホールドオフ状態ＨＯＦ２へ移行した後も継続される。
すなわち、（ｈ）の書き込み信号５３が“Ｈ”となる時
点ｔ８以後は（ｂ）のサンプリング・クロック２によっ
てアクイジション・メモリ１３へのデータの収録は続け
られる。
【００９５】（ｅ）のホールド信号５４が“Ｈ”から
“Ｌ”になったときそれを受けた時間加算器２０は、マ
イクロプロセッサ３１から送られる時間差ＴS ｎ−１の
情報を基に、サンプリング・クロック周期ＴC と測定し
た時間差ＴS ｎ−１の差分に比例する時間Ｔd 後に
（ｆ）のホールド信号５１の出力を停止し時点ｔho２に
おいてホールド信号５１が“Ｈ”から“Ｌ”に移行す
る。ここに、 Ｔd ＝ＴC −ＴS ｎ−１＋Ｔco （１２）
“Ｌ”になったときそれを受けた時間加算器２０は、マ
イクロプロセッサ３１から送られる時間差ＴS ｎ−１の
情報を基に、サンプリング・クロック周期ＴC と測定し
た時間差ＴS ｎ−１の差分に比例する時間Ｔd 後に
（ｆ）のホールド信号５１の出力を停止し時点ｔho２に
おいてホールド信号５１が“Ｈ”から“Ｌ”に移行す
る。ここに、 Ｔd ＝ＴC −ＴS ｎ−１＋Ｔco （１２）
【００９６】時点ｔre１のトリガ３の発生時刻とホール
ド信号５１の発生時刻の時間差Ｔ2を求めると、 Ｔ2＝ＴS ｎ−１＋Ｔm1＋Ｔ1 ＋Ｔm3＋Ｔd （１３） すなわち、 Ｔ2＝Ｔm1＋Ｔ1 ＋Ｔm3＋ＴC ＋Ｔco （１４） となり、ＴS ｎ−１の値に拘らずリファレンス・トリガ
の発生時点ｔre１から一定の期間Ｔ2 を経て時点ｔho２
においてホールドオフ状態ＨＯＦ２へ移行する。この移
転が、図２６（ｂ）の太い垂線のホールドポジションＨ
２である。すなわち、Ｔ2 は、時間差ＴS の影響を受け
ないから、一定の期間となる。
ド信号５１の発生時刻の時間差Ｔ2を求めると、 Ｔ2＝ＴS ｎ−１＋Ｔm1＋Ｔ1 ＋Ｔm3＋Ｔd （１３） すなわち、 Ｔ2＝Ｔm1＋Ｔ1 ＋Ｔm3＋ＴC ＋Ｔco （１４） となり、ＴS ｎ−１の値に拘らずリファレンス・トリガ
の発生時点ｔre１から一定の期間Ｔ2 を経て時点ｔho２
においてホールドオフ状態ＨＯＦ２へ移行する。この移
転が、図２６（ｂ）の太い垂線のホールドポジションＨ
２である。すなわち、Ｔ2 は、時間差ＴS の影響を受け
ないから、一定の期間となる。
【００９７】式（１３）から、 Ｔ2 −Ｔd ＝ＴS ｎ−１＋Ｔm1＋Ｔ1 ＋Ｔm3 （１５） であり、（ｅ）のホールド信号５４が、時点ｔre１のト
リガ３から、Ｔ2 −Ｔdの後に“Ｈ”から“Ｌ”に遷移
するのは、次の時点ｔre２のトリガ３を受け入れる準備
をするためである。準備信号となるホールド信号５４に
よって、式（１２）で算出された遅延時間Ｔd を加え
て、時点ｔho２において、次の時点ｔre２のトリガ３を
受け入れるためのホールドオフ状態ＨＯＦ２に入る。こ
の遅延時間Ｔd は、式（１３）および式（１４）の示す
ように、変動要素の時間差ＴS ｎ−１を除去して一定の
ホールド期間Ｔ2 を得るように作用している。
リガ３から、Ｔ2 −Ｔdの後に“Ｈ”から“Ｌ”に遷移
するのは、次の時点ｔre２のトリガ３を受け入れる準備
をするためである。準備信号となるホールド信号５４に
よって、式（１２）で算出された遅延時間Ｔd を加え
て、時点ｔho２において、次の時点ｔre２のトリガ３を
受け入れるためのホールドオフ状態ＨＯＦ２に入る。こ
の遅延時間Ｔd は、式（１３）および式（１４）の示す
ように、変動要素の時間差ＴS ｎ−１を除去して一定の
ホールド期間Ｔ2 を得るように作用している。
【００９８】期間Ｔm3の終了時点から遅延時間Ｔd だけ
遅れて、すなわちホールドオフ状態ＨＯＦ２の前縁であ
る時点ｔho２において、図２７（ｆ）のホールド信号５
１が“Ｈ”から“Ｌ”に変化すると、同期回路１４は、
トリガ３の受け入れ禁止から受け入れ状態となり、ホー
ルドオフ状態ＨＯＦ２の最初に入力する時点ｔre２のト
リガ３を時間差測定のリファレンス用のトリガとし、再
び時間差測定のプロセスに入る。
遅れて、すなわちホールドオフ状態ＨＯＦ２の前縁であ
る時点ｔho２において、図２７（ｆ）のホールド信号５
１が“Ｈ”から“Ｌ”に変化すると、同期回路１４は、
トリガ３の受け入れ禁止から受け入れ状態となり、ホー
ルドオフ状態ＨＯＦ２の最初に入力する時点ｔre２のト
リガ３を時間差測定のリファレンス用のトリガとし、再
び時間差測定のプロセスに入る。
【００９９】一方、時点ｔre２のトリガ３に始まるデー
タ収録のプロセスは、時点ｔre１のトリガ３で述べたの
と同様に継続され、時点ｔ１２のデータがプリトリガ・
アクイジション・プロセスの有効データとして、また時
点ｔ１３以後のデータがポストトリガ・アクイジション
・プロセスの有効データとして収録される。
タ収録のプロセスは、時点ｔre１のトリガ３で述べたの
と同様に継続され、時点ｔ１２のデータがプリトリガ・
アクイジション・プロセスの有効データとして、また時
点ｔ１３以後のデータがポストトリガ・アクイジション
・プロセスの有効データとして収録される。
【０１００】このデータ収録プロセスは、時間分解能と
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
【０１０１】ここで、測定する時間差ＴS ｉ（図２７で
はｉ＝ｎ−１またはｎ）は常にサンプリング・クロック
２の周期ＴC 内の値である。時点ｔre１あるいはｔre２
のトリガ３の時点ｔ１やｔ１３のクロック２の入力直後
以外のサンプリング・クロック２でサンプリングする被
測定信号と時点ｔre１および時点ｔre２のトリガ３との
時間差は、サンプリング・クロック周期ＴC の整数倍を
加算あるいは減算することで得ることができる。
はｉ＝ｎ−１またはｎ）は常にサンプリング・クロック
２の周期ＴC 内の値である。時点ｔre１あるいはｔre２
のトリガ３の時点ｔ１やｔ１３のクロック２の入力直後
以外のサンプリング・クロック２でサンプリングする被
測定信号と時点ｔre１および時点ｔre２のトリガ３との
時間差は、サンプリング・クロック周期ＴC の整数倍を
加算あるいは減算することで得ることができる。
【０１０２】以上、先願発明の構成と動作を説明した。
ここにおいて、プロセッサ・クロック４としてサンプリ
ング・クロック２にが用いられると、データ・トランス
ファの期間Ｔm2はサンプリング・クロック２に同期して
開始され、かつ、サンプリング・クロック２に同期して
終了するので、期間Ｔ2 は一定値に保たれる。この時、
クロック・カウンタ１７は不要である。図２７の（ｂ）
と（ｃ）を同一位置に描けばこのことは明白であり、そ
の場合Ｔ1 ＝Ｔm2＝ＴC となる。
ここにおいて、プロセッサ・クロック４としてサンプリ
ング・クロック２にが用いられると、データ・トランス
ファの期間Ｔm2はサンプリング・クロック２に同期して
開始され、かつ、サンプリング・クロック２に同期して
終了するので、期間Ｔ2 は一定値に保たれる。この時、
クロック・カウンタ１７は不要である。図２７の（ｂ）
と（ｃ）を同一位置に描けばこのことは明白であり、そ
の場合Ｔ1 ＝Ｔm2＝ＴC となる。
【０１０３】図２８および図２９は、時間加算器２０を
アナログ回路で構成した具体例およびその動作を説明す
るタイムチャートである。２０１はＤ／Ａ変換器、２０
２はＥＣＬゲート、２０３は定電流源、２０４はキャパ
シタ、２０５はコンパレータである。Ｄ／Ａ変換器２０
１には測定された時間差ＴS ｉ（ｉ＝ｎ−１，ｎなど）
の補数データ２０９が入力され、その出力端子はコンパ
レータ２０５の逆相端子へ、ＥＣＬゲート２０２の出力
端子はコンパレータ２０５の正相端子へ接続されてお
り、ＥＣＬゲート２０２の出力が“Ｈ”レベルの時、コ
ンパレータ２０５の出力であるホールド信号５１は
“Ｈ”レベルである。
アナログ回路で構成した具体例およびその動作を説明す
るタイムチャートである。２０１はＤ／Ａ変換器、２０
２はＥＣＬゲート、２０３は定電流源、２０４はキャパ
シタ、２０５はコンパレータである。Ｄ／Ａ変換器２０
１には測定された時間差ＴS ｉ（ｉ＝ｎ−１，ｎなど）
の補数データ２０９が入力され、その出力端子はコンパ
レータ２０５の逆相端子へ、ＥＣＬゲート２０２の出力
端子はコンパレータ２０５の正相端子へ接続されてお
り、ＥＣＬゲート２０２の出力が“Ｈ”レベルの時、コ
ンパレータ２０５の出力であるホールド信号５１は
“Ｈ”レベルである。
【０１０４】図２９（ａ）の時点ｔre１のトリガ３が同
期回路１４に入力され、その後（ｂ）のクロック２との
時間差ＴS ｎ−１の測定が終了する。そこで、タイムベ
ース１５は（ｃ）のホールド信号５４を発生させ、同時
にＴS ｎ−１情報をマイクロプロセッサ３１に送る。マ
イクロプロセッサ３１は直ちに（ＴC −ＴS ｎ−１）を
求め、Ｄ／Ａ変換器２０１に補数データ２０９としてロ
ードする。
期回路１４に入力され、その後（ｂ）のクロック２との
時間差ＴS ｎ−１の測定が終了する。そこで、タイムベ
ース１５は（ｃ）のホールド信号５４を発生させ、同時
にＴS ｎ−１情報をマイクロプロセッサ３１に送る。マ
イクロプロセッサ３１は直ちに（ＴC −ＴS ｎ−１）を
求め、Ｄ／Ａ変換器２０１に補数データ２０９としてロ
ードする。
【０１０５】図２９（ｄ）のＤ／Ａ変換器２０１の出力
を示す破線の太い部分の左端は、（ｂ）の時点３３のサ
ンプリング・クロック２によって（ｃ）のホールド信号
５４が“Ｌ”から“Ｈ”になったとき新たに（ＴC −Ｔ
S ｎ−１）のデータが入り、Ｄ／Ａ変換器２０１の出力
が変化したことを示す。Ｄ／Ａ変換器２０１は補数デー
タ２０９の入力が０の時Ｖ３＝−１Ｖを、補数データ２
０９の入力がＴC の時Ｖ４＝−１．６Ｖを発生するよう
設定されていると仮定する。
を示す破線の太い部分の左端は、（ｂ）の時点３３のサ
ンプリング・クロック２によって（ｃ）のホールド信号
５４が“Ｌ”から“Ｈ”になったとき新たに（ＴC −Ｔ
S ｎ−１）のデータが入り、Ｄ／Ａ変換器２０１の出力
が変化したことを示す。Ｄ／Ａ変換器２０１は補数デー
タ２０９の入力が０の時Ｖ３＝−１Ｖを、補数データ２
０９の入力がＴC の時Ｖ４＝−１．６Ｖを発生するよう
設定されていると仮定する。
【０１０６】図２９（ｃ）のホールド信号５４が時点ｔ
３３においてＥＣＬゲート２０２に入力されると、その
出力は“Ｈ”レベルに変化する。この変化に際しＥＣＬ
ゲート２０２のエミッタフォロア出力段は導通状態を維
持するので、キャパシタ２０４は低インピーダンスでド
ライブされ、キャパシタ２０４の端子電圧は直ちにＥＣ
Ｌゲート２０２の出力の“Ｈ”レベルであるＶ１＝−
０．８Ｖにチャージアップされる。キャパシタ２０４の
端子電圧がコンパレータ２０５の正相端子に入力される
とコンパレータ２０５は（ｅ）のホールド信号５１
（“Ｈ”レベル）を時点ｔ３３において出力し、同期回
路１４をホールド状態にするとともに、（ｆ）の同期信
号５２を“Ｈ”から“Ｌ“にする。
３３においてＥＣＬゲート２０２に入力されると、その
出力は“Ｈ”レベルに変化する。この変化に際しＥＣＬ
ゲート２０２のエミッタフォロア出力段は導通状態を維
持するので、キャパシタ２０４は低インピーダンスでド
ライブされ、キャパシタ２０４の端子電圧は直ちにＥＣ
Ｌゲート２０２の出力の“Ｈ”レベルであるＶ１＝−
０．８Ｖにチャージアップされる。キャパシタ２０４の
端子電圧がコンパレータ２０５の正相端子に入力される
とコンパレータ２０５は（ｅ）のホールド信号５１
（“Ｈ”レベル）を時点ｔ３３において出力し、同期回
路１４をホールド状態にするとともに、（ｆ）の同期信
号５２を“Ｈ”から“Ｌ“にする。
【０１０７】その後、波形データのメモリ間転送をし、
クロック・カウンタ１７のカウント・エンドの発生、ブ
リトリガ・アクイジション等の一連のプロセッシングが
時点ｔ３４において終了すると、タイムベース１５は
（ｃ）のホールド信号５４を“Ｌ”レベルとしホールド
オフ状態にする。
クロック・カウンタ１７のカウント・エンドの発生、ブ
リトリガ・アクイジション等の一連のプロセッシングが
時点ｔ３４において終了すると、タイムベース１５は
（ｃ）のホールド信号５４を“Ｌ”レベルとしホールド
オフ状態にする。
【０１０８】この“Ｌ”レベルとなったホールド信号５
４がＥＣＬゲート２０２に入力すると、その出力は
“Ｈ”レベルであるＶ１＝−０．８Ｖから“Ｌ”レベル
であるＶ２＝−１．７Ｖに変化しようとする。しかしゲ
ート２０２の出力端とグランド間に設けられたキャパシ
タ２０４に“Ｈ”レベルに相当する電荷がチャージされ
ているため、ＥＣＬゲート２０２の出力段のエミッタフ
ォロアは逆バイアスされてオフ状態となる。この結果、
キャパシタ２０４に蓄えられた電荷は定電流源２０３に
より一定の電流でディスチャージされて傾斜波を発生す
る。
４がＥＣＬゲート２０２に入力すると、その出力は
“Ｈ”レベルであるＶ１＝−０．８Ｖから“Ｌ”レベル
であるＶ２＝−１．７Ｖに変化しようとする。しかしゲ
ート２０２の出力端とグランド間に設けられたキャパシ
タ２０４に“Ｈ”レベルに相当する電荷がチャージされ
ているため、ＥＣＬゲート２０２の出力段のエミッタフ
ォロアは逆バイアスされてオフ状態となる。この結果、
キャパシタ２０４に蓄えられた電荷は定電流源２０３に
より一定の電流でディスチャージされて傾斜波を発生す
る。
【０１０９】図２９（ｄ）の太線はこの傾斜波を示す。
この傾斜波の傾斜を設定するにあたっては、Ｄ／Ａ変換
器２０１の出力差分Ｖ３−Ｖ４＝０．６Ｖが期間ＴC に
相当するよう、Ｉ×ＴC ／Ｃ＝０．６Ｖを満足するよう
に定電流源２０３の電流Ｉとキャパシタ２０４の容量Ｃ
の比を定めればよい。
この傾斜波の傾斜を設定するにあたっては、Ｄ／Ａ変換
器２０１の出力差分Ｖ３−Ｖ４＝０．６Ｖが期間ＴC に
相当するよう、Ｉ×ＴC ／Ｃ＝０．６Ｖを満足するよう
に定電流源２０３の電流Ｉとキャパシタ２０４の容量Ｃ
の比を定めればよい。
【０１１０】時点ｔ３４の（ｃ）のホールド信号５４の
“Ｈ”から“Ｌ”への遷移に伴い傾斜波がスタートし、
コンパレータ２０５の逆相端子入力レベルを時点ｔho２
においてよぎると、コンパレータ２０５は（ｅ）のホー
ルド信号５１を“Ｈ”から“Ｌ”レベルにスイッチし、
ホールドオフ状態を発生する。時点ｔ３４から時点ｔho
２に至る時間Ｔd は、 Ｔd ＝ＴC −ＴS ｎ−１＋ＴC ／３ である。
“Ｈ”から“Ｌ”への遷移に伴い傾斜波がスタートし、
コンパレータ２０５の逆相端子入力レベルを時点ｔho２
においてよぎると、コンパレータ２０５は（ｅ）のホー
ルド信号５１を“Ｈ”から“Ｌ”レベルにスイッチし、
ホールドオフ状態を発生する。時点ｔ３４から時点ｔho
２に至る時間Ｔd は、 Ｔd ＝ＴC −ＴS ｎ−１＋ＴC ／３ である。
【０１１１】ここで、この式の最終項のＴC ／３は、式
（１２）の一定期間Ｔcoであり、式１２を満足してい
る。また、Ｖ１−Ｖ３＝（Ｖ３−Ｖ４）／３であり、Ｖ
３−Ｖ４はサンプリング・クロック周期ＴC に対応して
いるから、Ｖ１−Ｖ３はＴC ／３に対応している。
（１２）の一定期間Ｔcoであり、式１２を満足してい
る。また、Ｖ１−Ｖ３＝（Ｖ３−Ｖ４）／３であり、Ｖ
３−Ｖ４はサンプリング・クロック周期ＴC に対応して
いるから、Ｖ１−Ｖ３はＴC ／３に対応している。
【０１１２】その後、（ｄ）の傾斜波のレベルがＥＣＬ
ゲート２０２Ｑの“Ｌ”レベルＶ２＝−１．７Ｖに達す
ると、ＥＣＬゲート２０２のエミッタフォロアが導通し
て、定電流源２０３の定電流はＥＣＬゲート２０２から
供給されるので、コンパレータ２０５の正相端子入力レ
ベルはＶ２＝−１．７Ｖを保つ。
ゲート２０２Ｑの“Ｌ”レベルＶ２＝−１．７Ｖに達す
ると、ＥＣＬゲート２０２のエミッタフォロアが導通し
て、定電流源２０３の定電流はＥＣＬゲート２０２から
供給されるので、コンパレータ２０５の正相端子入力レ
ベルはＶ２＝−１．７Ｖを保つ。
【０１１３】（ｅ）のホールド信号５１が時点ｔho２に
おいて“Ｈ”から“Ｌ”に転ずると、ホールドオフ状態
ＨＯＦ２に入り、同期回路１４のホールド状態ＨＯＣが
解除されると（図２７（ｉ））、図２９（ａ）の時点ｔ
re２のトリガ３が入力され、再び（ｆ）の同期信号５２
が発生する（“Ｌ”から“Ｈ”になる）。
おいて“Ｈ”から“Ｌ”に転ずると、ホールドオフ状態
ＨＯＦ２に入り、同期回路１４のホールド状態ＨＯＣが
解除されると（図２７（ｉ））、図２９（ａ）の時点ｔ
re２のトリガ３が入力され、再び（ｆ）の同期信号５２
が発生する（“Ｌ”から“Ｈ”になる）。
【０１１４】図３０および図３１には時間加算器２０の
他の実施例の構成およびタイムチャートが示されてい
る。これはデジタル素子で構成されている。クロック２
３０はサンプリング・クロック２より更に周波数の高い
クロックである。 サンプリング・クロック２はクロッ
ク２３０を分周器２３１によりＮ（通常２のべき乗）分
周した出力が用いられる。またサンプリング・クロック
２が源発振器の時には（図示しないが）Ｎ逓倍出力がク
ロック２３０として用いられる。
他の実施例の構成およびタイムチャートが示されてい
る。これはデジタル素子で構成されている。クロック２
３０はサンプリング・クロック２より更に周波数の高い
クロックである。 サンプリング・クロック２はクロッ
ク２３０を分周器２３１によりＮ（通常２のべき乗）分
周した出力が用いられる。またサンプリング・クロック
２が源発振器の時には（図示しないが）Ｎ逓倍出力がク
ロック２３０として用いられる。
【０１１５】カウンタ２３２はプリセッタブル機能を持
ち、クロック２３０をクロック端子ＣＫに受けてカウン
トする高速カウンタである。Ｄフリップフロップ２３３
はホールド信号５４をリセット端子Ｒに受けてリセット
するリセット機能を持つ。図３１に動作を説明するタイ
ムチャートを示す。ここでは図示の都合上、クロック２
３０の周波数がサンプリング・クロック２の６倍（Ｎ＝
６）となっている。
ち、クロック２３０をクロック端子ＣＫに受けてカウン
トする高速カウンタである。Ｄフリップフロップ２３３
はホールド信号５４をリセット端子Ｒに受けてリセット
するリセット機能を持つ。図３１に動作を説明するタイ
ムチャートを示す。ここでは図示の都合上、クロック２
３０の周波数がサンプリング・クロック２の６倍（Ｎ＝
６）となっている。
【０１１６】図３１（ａ）の時点ｔre１のトリガ３が入
力されると、直後に入力する同図（ｂ）のサンプリング
・クロック２との時間差ＴS ｎ−１（図３１では３／６
×ＴC ）が測定される。時点ｔre１のトリガ３をリファ
レンス・トリガとして測定した時間差ＴS ｎ−１の処理
と測定が終了すると、タイムベース１５は（ｂ）の時点
３３のサンプリング・クロック２で（ｆ）のホールド信
号５４を“Ｌ”から“Ｈ”とする。
力されると、直後に入力する同図（ｂ）のサンプリング
・クロック２との時間差ＴS ｎ−１（図３１では３／６
×ＴC ）が測定される。時点ｔre１のトリガ３をリファ
レンス・トリガとして測定した時間差ＴS ｎ−１の処理
と測定が終了すると、タイムベース１５は（ｂ）の時点
３３のサンプリング・クロック２で（ｆ）のホールド信
号５４を“Ｌ”から“Ｈ”とする。
【０１１７】ホールド信号５４がカウンタ２３２のディ
スエイブル端子ＤＩＳに入力されると、カウンタ２３２
は、マイクロプロセッサ３１からの時間差情報ＴS ｎ−
１／ＴC ×Ｎをデータ２３９により取り込んで、値（図
３１ではＰＲ＝３）をプリセットする。ディスエイブル
端子ＤＩＳに“Ｈ”が入力している時点ｔ３３〜ｔ３４
の間、カウンタ２３２のカウント動作は停止している。
スエイブル端子ＤＩＳに入力されると、カウンタ２３２
は、マイクロプロセッサ３１からの時間差情報ＴS ｎ−
１／ＴC ×Ｎをデータ２３９により取り込んで、値（図
３１ではＰＲ＝３）をプリセットする。ディスエイブル
端子ＤＩＳに“Ｈ”が入力している時点ｔ３３〜ｔ３４
の間、カウンタ２３２のカウント動作は停止している。
【０１１８】時点ｔ３３のホールド信号５４の“Ｈ”へ
の変化は、Ｄフリップフロップ２３３のリセット端子Ｒ
にも入力され、Ｄフリップフロップ２３３をリセットす
る。この結果Ｄフリップフロップ２３３のノットＱ出力
であるホールド信号５１は“Ｈ”となって同期回路１４
に出力される。（ｇ）のホールド信号５１を入力された
同期回路１４は、同期信号５２を停止（“Ｈ”から
“Ｌ”に）するとともに、（ｇ）のホールド信号５１が
“Ｈ”となることによりホールド状態ＨＯＣ（図２７
（ｉ））となる。
の変化は、Ｄフリップフロップ２３３のリセット端子Ｒ
にも入力され、Ｄフリップフロップ２３３をリセットす
る。この結果Ｄフリップフロップ２３３のノットＱ出力
であるホールド信号５１は“Ｈ”となって同期回路１４
に出力される。（ｇ）のホールド信号５１を入力された
同期回路１４は、同期信号５２を停止（“Ｈ”から
“Ｌ”に）するとともに、（ｇ）のホールド信号５１が
“Ｈ”となることによりホールド状態ＨＯＣ（図２７
（ｉ））となる。
【０１１９】マイクロプロセッサ３１を介してのアクイ
ジション・メモリ１３と波形メモリ２３間のデータ転
送、更にプリトリガ・アクイジションが時点３４に終了
すると、ホールド信号５４は“Ｌ”に変化し、カウンタ
２３２は図３１（ｃ）のクロック２３０のカウントをプ
リセット値ＰＲ＝３から開始する。またＤフリップフロ
ップ２３３はリセット状態を解除される。
ジション・メモリ１３と波形メモリ２３間のデータ転
送、更にプリトリガ・アクイジションが時点３４に終了
すると、ホールド信号５４は“Ｌ”に変化し、カウンタ
２３２は図３１（ｃ）のクロック２３０のカウントをプ
リセット値ＰＲ＝３から開始する。またＤフリップフロ
ップ２３３はリセット状態を解除される。
【０１２０】カウンタ２３２のカウント値がＮ（図３１
（ｃ）では６）になると、カウンタ２３２はキャリィ信
号ＣＲＹを発し、次のクロック２３０の入力で計数を１
とする。以降、カウンタ２３２はクロック２３０をＮ個
数える度に（ｅ）のキャリィ信号ＣＲＹを発する。
（ｃ）では６）になると、カウンタ２３２はキャリィ信
号ＣＲＹを発し、次のクロック２３０の入力で計数を１
とする。以降、カウンタ２３２はクロック２３０をＮ個
数える度に（ｅ）のキャリィ信号ＣＲＹを発する。
【０１２１】Ｄフリップフロップ２３３は、そのクロッ
ク端子ＣＫに入力される時点３４の後の最初のキャリィ
信号で、時点ｔho２において、その反転出力であるノッ
トＱを“Ｈ”から“Ｌ”に変化させ、その後のキャリィ
信号入力では出力状態を変化させない。この結果Ｄフリ
ップフロップ２３３のノットＱ出力であるホールド信号
５１は、時点ｔ３４の後ＴC −ＴS ｎ−１（図３１では
６−３＝３）の時点ｔho２に“Ｈ”から“Ｌ”に変化し
てホールドオフ状態ＨＯＦ２（図２７（ｉ））に転換す
るので、式（１２）を満たす。
ク端子ＣＫに入力される時点３４の後の最初のキャリィ
信号で、時点ｔho２において、その反転出力であるノッ
トＱを“Ｈ”から“Ｌ”に変化させ、その後のキャリィ
信号入力では出力状態を変化させない。この結果Ｄフリ
ップフロップ２３３のノットＱ出力であるホールド信号
５１は、時点ｔ３４の後ＴC −ＴS ｎ−１（図３１では
６−３＝３）の時点ｔho２に“Ｈ”から“Ｌ”に変化し
てホールドオフ状態ＨＯＦ２（図２７（ｉ））に転換す
るので、式（１２）を満たす。
【０１２２】以上アナログ型（図２８，図２９）とデジ
タル型（図３０，図３１）の時間加算器２０の構成例を
述べた。ランダム・サンプリングの時間分解能を１０ｐ
ｓとした時、デジタル型の時間加算器２０のみで構成す
るには１００ＧＨｚで動作するカウンタ２３２が必要と
なる。一方サンプリング・クロック２を１００ＭＨｚと
し、先に述べたＥＣＬゲート２０２を用いたアナログ型
の時間加算器２０のみで構成すると、６００ｍＶ間を１
０００分割した０．６ｍＶの分解能が要求される。
タル型（図３０，図３１）の時間加算器２０の構成例を
述べた。ランダム・サンプリングの時間分解能を１０ｐ
ｓとした時、デジタル型の時間加算器２０のみで構成す
るには１００ＧＨｚで動作するカウンタ２３２が必要と
なる。一方サンプリング・クロック２を１００ＭＨｚと
し、先に述べたＥＣＬゲート２０２を用いたアナログ型
の時間加算器２０のみで構成すると、６００ｍＶ間を１
０００分割した０．６ｍＶの分解能が要求される。
【０１２３】現在の技術では、デジタル型の高速カウン
タの実現、あるいはアナログ型の分解能（ジッタとなっ
て現れる）の実現は難しいから、カウント周波数および
分解能に応じて使い分けるように、２つの構成を組み合
わせることが必要である。
タの実現、あるいはアナログ型の分解能（ジッタとなっ
て現れる）の実現は難しいから、カウント周波数および
分解能に応じて使い分けるように、２つの構成を組み合
わせることが必要である。
【０１２４】図３２には、図２０および図２１に対応す
る図２５の先願発明によるランダム・サンプリングのコ
ンスタント・ホールドオフ型の数値計算結果が示されて
いる。図２０と計算条件は同じである。すなわち、ＴK
＝ＴC であり、横軸はＴT を、縦軸には各ビンを満たす
時間差データを得るのに必要なデータ収録回数／ＴCの
等分数＝Ｎd として表わしている。
る図２５の先願発明によるランダム・サンプリングのコ
ンスタント・ホールドオフ型の数値計算結果が示されて
いる。図２０と計算条件は同じである。すなわち、ＴK
＝ＴC であり、横軸はＴT を、縦軸には各ビンを満たす
時間差データを得るのに必要なデータ収録回数／ＴCの
等分数＝Ｎd として表わしている。
【０１２５】図３２では、Ｎd の平均値を平均収録回数
ＡＮd とし、ＭＴの平均値を平均収録時間ＡＭＴとする
と、ＡＮd ＝2.56791、ＡＭＴ＝19.2559を得ている。図
２１ではディザーがかかっている以外は図３２，図２０
と同じ計算条件であるから、これらの数値を対比する。 図２０ ＡＮd ＝4.66863 ＡＭＴ＝30.1088 図２１ ＡＮd ＝3.72989 ＡＭＴ＝26.6299 図３２ ＡＮd ＝2.56791 ＡＭＴ＝19.2559
ＡＮd とし、ＭＴの平均値を平均収録時間ＡＭＴとする
と、ＡＮd ＝2.56791、ＡＭＴ＝19.2559を得ている。図
２１ではディザーがかかっている以外は図３２，図２０
と同じ計算条件であるから、これらの数値を対比する。 図２０ ＡＮd ＝4.66863 ＡＭＴ＝30.1088 図２１ ＡＮd ＝3.72989 ＡＭＴ＝26.6299 図３２ ＡＮd ＝2.56791 ＡＭＴ＝19.2559
【０１２６】この結果から明らかなように、ＡＮd およ
びＡＭＴの値は、先願発明による図３２の場合が小さ
く、優れていることがわかる。なお、図２０の場合はＮ
d の値が１０を越えるトリガ周期ＴT が大きな範囲で存
在する。この状態はＴT の値は僅かに（たとえば、１
％）変化させても変わらず、また、計算を打切る回数
（図２０の場合のＮd ＝１０）を更に大きくしても、Ｎ
d の値が１０を越える範囲は縮小されないので、波形抜
けの現象が生じている。図３２および図２１の場合にも
Ｎd の値が１０程度あるいは１０を越える場合がある
が、ＴT の値を僅かに変化させれば、Ｎd は１０以下の
値に変化し、コヒーレント・サンプリング（ＴKとＴC
が特定の関係になる）に近い状態となってＮd の値が増
加していることがわかる。
びＡＭＴの値は、先願発明による図３２の場合が小さ
く、優れていることがわかる。なお、図２０の場合はＮ
d の値が１０を越えるトリガ周期ＴT が大きな範囲で存
在する。この状態はＴT の値は僅かに（たとえば、１
％）変化させても変わらず、また、計算を打切る回数
（図２０の場合のＮd ＝１０）を更に大きくしても、Ｎ
d の値が１０を越える範囲は縮小されないので、波形抜
けの現象が生じている。図３２および図２１の場合にも
Ｎd の値が１０程度あるいは１０を越える場合がある
が、ＴT の値を僅かに変化させれば、Ｎd は１０以下の
値に変化し、コヒーレント・サンプリング（ＴKとＴC
が特定の関係になる）に近い状態となってＮd の値が増
加していることがわかる。
【０１２７】図３２を図２０と比較すると、５．３＜Ｔ
T ＜１０の範囲で、図３２を図２１と比較すると、６．
３＜ＴT ＜１０の範囲で大略同程度のＮd を示してい
る。これは、トリガ周期ＴT が図２７の周期Ｔ2 および
図９のＴ17よりも大きくなり、Ｎd はホールドオフ型式
の差異には依存せずに、トリガ周期ＴT とサンプリング
・クロック周期ＴC で定まるようになっていることがわ
かる。
T ＜１０の範囲で、図３２を図２１と比較すると、６．
３＜ＴT ＜１０の範囲で大略同程度のＮd を示してい
る。これは、トリガ周期ＴT が図２７の周期Ｔ2 および
図９のＴ17よりも大きくなり、Ｎd はホールドオフ型式
の差異には依存せずに、トリガ周期ＴT とサンプリング
・クロック周期ＴC で定まるようになっていることがわ
かる。
【０１２８】図３３には、図２２，図２３および図２４
に対応する図２５の先願発明によるランダム・サンプリ
ングのコンスタント・ホールドオフ型の数値計算結果が
示されている。図２２〜図２４と計算条件は同じであ
る。すなわち、ＴK ＝１．２２３×ＴC であり、横軸は
ＴT を、縦軸には各ビンを満たす時間差データを得るの
に必要なデータ収録時間／ＴC の等分数＝ＭＴとして表
わしている。
に対応する図２５の先願発明によるランダム・サンプリ
ングのコンスタント・ホールドオフ型の数値計算結果が
示されている。図２２〜図２４と計算条件は同じであ
る。すなわち、ＴK ＝１．２２３×ＴC であり、横軸は
ＴT を、縦軸には各ビンを満たす時間差データを得るの
に必要なデータ収録時間／ＴC の等分数＝ＭＴとして表
わしている。
【０１２９】図３３ではＡＮd ＝2.47386 、ＡＭＴ＝2
3.263 を得ている。図２２〜図２４ではディザーがかか
っている以外は図３３と同じ計算条件であるからこれら
の数値を対比する。 図２２ ＡＮd ＝4.0854 ＡＭＴ＝35.0861 図２３ ＡＮd ＝3.90114 ＡＭＴ＝38.018 図２４ ＡＮd ＝4.09127 ＡＭＴ＝53.8534 図３３ ＡＮd ＝2.47386 ＡＭＴ＝23.263
3.263 を得ている。図２２〜図２４ではディザーがかか
っている以外は図３３と同じ計算条件であるからこれら
の数値を対比する。 図２２ ＡＮd ＝4.0854 ＡＭＴ＝35.0861 図２３ ＡＮd ＝3.90114 ＡＭＴ＝38.018 図２４ ＡＮd ＝4.09127 ＡＭＴ＝53.8534 図３３ ＡＮd ＝2.47386 ＡＭＴ＝23.263
【０１３０】この結果から明らかなように、ＡＮd およ
びＡＭＴの値は、図３３の場合が小さく、優れているこ
とがわかる。
びＡＭＴの値は、図３３の場合が小さく、優れているこ
とがわかる。
【０１３１】ランダム・サンプリングで重要となるの
は、データ収録をＴC ／時間分解能（＝ビン数）以上の
回数実施し、時間差データが全てのビンを満たした時
に、各ビンの時間差データ数の小さいことである。ラン
ダム・サンプリングのランダム・ホールドオフ（公知例
４）は、ホールドオフがランダム化され時間差測定間隔
がデータ収録毎に変化するため、捉える時間差データも
ランダム化される。この結果各ビンの持つデータ数がば
らつき、データ収録回数の分散が大きくなるので収録回
数が増加し、収録時間も増加する。
は、データ収録をＴC ／時間分解能（＝ビン数）以上の
回数実施し、時間差データが全てのビンを満たした時
に、各ビンの時間差データ数の小さいことである。ラン
ダム・サンプリングのランダム・ホールドオフ（公知例
４）は、ホールドオフがランダム化され時間差測定間隔
がデータ収録毎に変化するため、捉える時間差データも
ランダム化される。この結果各ビンの持つデータ数がば
らつき、データ収録回数の分散が大きくなるので収録回
数が増加し、収録時間も増加する。
【０１３２】一方、先願発明によるコンスタント・ホー
ルドオフは、トリガに対し常に一定の割合のづれで時間
差データを収録する。この結果全ての時間差データを採
り終えた時に持つ各ビンの時間差データ数は平均化され
ており、データ収録回数の分散は小さい。この結果、収
録回数は少なくて済み、収録時間も短い。
ルドオフは、トリガに対し常に一定の割合のづれで時間
差データを収録する。この結果全ての時間差データを採
り終えた時に持つ各ビンの時間差データ数は平均化され
ており、データ収録回数の分散は小さい。この結果、収
録回数は少なくて済み、収録時間も短い。
【０１３３】図３４にはプリトリガ・アクイジション・
プロセスとポストトリガ・アクイジション・プロセスの
動作を示している。同図（ａ）の被測定信号１は、
（ｃ）のサンプリング・クロック２によって時点ｔ９，
ｔ１０，…，ｔ１４においてサンプルされ、データＤ
１，Ｄ２，…，Ｄ６がＡ／Ｄ変換器１２の出力として得
られる。図中の記号は、図９に対応するものについては
同じ記号を用いている。
プロセスとポストトリガ・アクイジション・プロセスの
動作を示している。同図（ａ）の被測定信号１は、
（ｃ）のサンプリング・クロック２によって時点ｔ９，
ｔ１０，…，ｔ１４においてサンプルされ、データＤ
１，Ｄ２，…，Ｄ６がＡ／Ｄ変換器１２の出力として得
られる。図中の記号は、図９に対応するものについては
同じ記号を用いている。
【０１３４】（ｂ）のトリガ３を受け入れない（ｄ）の
ホールド状態ＨＯにおいても、時点ｔ９においてサンプ
ルして得られたデータＤ１は、図示の都合上３ワードで
表示したＦＩＦＯ（先入れ先出し）メモリである（ｅ）
のアクイジション・メモリ１３に収納される。
ホールド状態ＨＯにおいても、時点ｔ９においてサンプ
ルして得られたデータＤ１は、図示の都合上３ワードで
表示したＦＩＦＯ（先入れ先出し）メモリである（ｅ）
のアクイジション・メモリ１３に収納される。
【０１３５】時点ｔ１０においてサンプルして得られた
データＤ２は（ｅ）のアクイジション・メモリ１３に収
納されるから、３ワードのメモリは、Ｄ２，Ｄ１，空き
となる。そこで（ｄ）のホールド信号ＨＯが時点ｔho２
においてトリガ３を受け入れないホールド状態から、ト
リガを受け入れるホールドオフ状態ＨＯＦ２に移行す
る。
データＤ２は（ｅ）のアクイジション・メモリ１３に収
納されるから、３ワードのメモリは、Ｄ２，Ｄ１，空き
となる。そこで（ｄ）のホールド信号ＨＯが時点ｔho２
においてトリガ３を受け入れないホールド状態から、ト
リガを受け入れるホールドオフ状態ＨＯＦ２に移行す
る。
【０１３６】この状態においても、まだトリガ３の印加
がないから、時点ｔ１２の（ｃ）のサンプリング・クロ
ック２で（ａ）の被測定信号１をサンプルして、データ
Ｄ４を得て、（ｅ）のアクイジション・メモリ１３に収
録する。そのとき、３ワードのアクイジション・メモリ
１３の容量はすでに満杯であるから、最古のデータＤ１
が廃棄され、データＤ４，Ｄ３，Ｄ２が収容される。
がないから、時点ｔ１２の（ｃ）のサンプリング・クロ
ック２で（ａ）の被測定信号１をサンプルして、データ
Ｄ４を得て、（ｅ）のアクイジション・メモリ１３に収
録する。そのとき、３ワードのアクイジション・メモリ
１３の容量はすでに満杯であるから、最古のデータＤ１
が廃棄され、データＤ４，Ｄ３，Ｄ２が収容される。
【０１３７】時点ｔre２において、（ａ）の被測定信号
１に同期した（ｂ）のトリガ３が印加され、その後のト
リガ３を受け入れない（ｄ）のホールド状態ＨＯに移行
する。時点ｔ１３の（ｃ）のサンプリング・クロック２
で（ａ）の被測定信号１をサンプルしてデータＤ５を得
て、（ｅ）のアクイジション・メモリ１３に収録する。
そこでは、古いデータＤ２は廃棄されて、データＤ５，
Ｄ４，Ｄ３が収容される。同様にして、時点ｔ１４にお
いてはデータＤ６，Ｄ５，Ｄ４が収容される。
１に同期した（ｂ）のトリガ３が印加され、その後のト
リガ３を受け入れない（ｄ）のホールド状態ＨＯに移行
する。時点ｔ１３の（ｃ）のサンプリング・クロック２
で（ａ）の被測定信号１をサンプルしてデータＤ５を得
て、（ｅ）のアクイジション・メモリ１３に収録する。
そこでは、古いデータＤ２は廃棄されて、データＤ５，
Ｄ４，Ｄ３が収容される。同様にして、時点ｔ１４にお
いてはデータＤ６，Ｄ５，Ｄ４が収容される。
【０１３８】アクイジション・メモリ１３の容量３ワー
ドのうち、１ワードを時点ｔre２のトリガ３以前のデー
タ収集（プリトリガ・アクイジション・プロセス）に割
り当て、残り２ワードを時点ｔre２のトリガ３以後のデ
ータ収集（ポストトリガ・アクイジション・プロセス）
に割り当てるように、測定に先立って設定がなされてい
る場合には、時点ｔre２以後のデータＤ５およびＤ６の
２ワードのデータが収録されると、そこでデータの収録
は停止される。
ドのうち、１ワードを時点ｔre２のトリガ３以前のデー
タ収集（プリトリガ・アクイジション・プロセス）に割
り当て、残り２ワードを時点ｔre２のトリガ３以後のデ
ータ収集（ポストトリガ・アクイジション・プロセス）
に割り当てるように、測定に先立って設定がなされてい
る場合には、時点ｔre２以後のデータＤ５およびＤ６の
２ワードのデータが収録されると、そこでデータの収録
は停止される。
【０１３９】図３４（ｆ）には、時間分解能をサンプリ
ング・クロック周期ＴC の５分の１にした場合の３ワー
ド分の波形メモリ３２の内容（ビンの数は３×５＝１
５）が示されている。時点ｔre２とその直後のサンプリ
ング・クロック２の時点ｔ１３との時間差ＴS ｎに対応
する位置に時点ｔ１４に収録されたデータＤ６，Ｄ５，
Ｄ４を先入れ先出しして、（ｆ）のように収容する。デ
ータＤ４はデータＤ５に対してＴC だけ前に、データＤ
６はデータＤ５に対してＴC だけ後に位置して収容され
る。
ング・クロック周期ＴC の５分の１にした場合の３ワー
ド分の波形メモリ３２の内容（ビンの数は３×５＝１
５）が示されている。時点ｔre２とその直後のサンプリ
ング・クロック２の時点ｔ１３との時間差ＴS ｎに対応
する位置に時点ｔ１４に収録されたデータＤ６，Ｄ５，
Ｄ４を先入れ先出しして、（ｆ）のように収容する。デ
ータＤ４はデータＤ５に対してＴC だけ前に、データＤ
６はデータＤ５に対してＴC だけ後に位置して収容され
る。
【０１４０】図３４（ｇ）のタイム・ウィンドウに示さ
れているように、時点ｔre２以前、すなわち、時点ｔ９
〜ｔre２のプリトリガ・アクイジション・プロセスによ
って得た５個のビンのデータ（同図ではＤ４のみが表示
されている）と時点ｔre２以後、すなわち、時点ｔre２
〜ｔ１４のポストトリガ・アクイジション・プロセスに
よって得た１０個のビンのデータ（同図ではＤ５とＤ６
のみが表示されている）とが得られる。
れているように、時点ｔre２以前、すなわち、時点ｔ９
〜ｔre２のプリトリガ・アクイジション・プロセスによ
って得た５個のビンのデータ（同図ではＤ４のみが表示
されている）と時点ｔre２以後、すなわち、時点ｔre２
〜ｔ１４のポストトリガ・アクイジション・プロセスに
よって得た１０個のビンのデータ（同図ではＤ５とＤ６
のみが表示されている）とが得られる。
【０１４１】したがって、図示されてはいない次のトリ
ガ３のプリトリガ・アクイジション・プロセスおよびポ
ストトリガ・アクイジション・プロセスにおいて、図３
４（ａ）のＤ１〜Ｄ６からずれた点がサンプルされると
（ｆ）の波形メモリ３２のサンプル点に対応したビンに
得られたデータが書き込まれる。この動作が所定回数く
り返されて、１５個のビンのデータがディスプレイ３３
に表示される。１５個のビンのすべてにデータが満たさ
れていれば波形抜けは無い。
ガ３のプリトリガ・アクイジション・プロセスおよびポ
ストトリガ・アクイジション・プロセスにおいて、図３
４（ａ）のＤ１〜Ｄ６からずれた点がサンプルされると
（ｆ）の波形メモリ３２のサンプル点に対応したビンに
得られたデータが書き込まれる。この動作が所定回数く
り返されて、１５個のビンのデータがディスプレイ３３
に表示される。１５個のビンのすべてにデータが満たさ
れていれば波形抜けは無い。
【０１４２】
【発明が解決しようとする課題】トリガ周期ＴT とサン
プリング・クロック周期ＴC とが、ＴT ＞ＴC で発生す
る波形抜けの現象は、Ｔ11（図９）を一定とした時、Ｔ
T が式（１０）を満たす条件下で発生する。公知例４に
記載されたランダム・ホールドオフの技術は、図９の期
間Ｔm3をランダム化して期間Ｔ11を変化させている。
プリング・クロック周期ＴC とが、ＴT ＞ＴC で発生す
る波形抜けの現象は、Ｔ11（図９）を一定とした時、Ｔ
T が式（１０）を満たす条件下で発生する。公知例４に
記載されたランダム・ホールドオフの技術は、図９の期
間Ｔm3をランダム化して期間Ｔ11を変化させている。
【０１４３】しかし、このような構成を実現するために
はランダム信号源（あるいは基準となるサンプリング・
クロック２の信号源とは極力コヒーレントにならない別
信号源）を別途に備える必要がある。このため１つのシ
ステムの中に複数の信号源が存在することになり、ＩＭ
（Inter-Modulation：信号源の相互変調）によりジッタ
およびノイズが増加するのは周知である。
はランダム信号源（あるいは基準となるサンプリング・
クロック２の信号源とは極力コヒーレントにならない別
信号源）を別途に備える必要がある。このため１つのシ
ステムの中に複数の信号源が存在することになり、ＩＭ
（Inter-Modulation：信号源の相互変調）によりジッタ
およびノイズが増加するのは周知である。
【０１４４】ランダム・サンプリングはリアルタイム・
サンプリングの時間分解能を高めるために用いられる方
式であり、対象とする被測定信号は高速、高帯域かつ低
レベル信号であることが多く、縦（Ｙ）および時間
（Ｘ）軸の分解能を劣化させるノイズ源を内包してしま
う構成は避けなければならないという解決されるべき課
題があった。
サンプリングの時間分解能を高めるために用いられる方
式であり、対象とする被測定信号は高速、高帯域かつ低
レベル信号であることが多く、縦（Ｙ）および時間
（Ｘ）軸の分解能を劣化させるノイズ源を内包してしま
う構成は避けなければならないという解決されるべき課
題があった。
【０１４５】またホールドオフのランダム化（公知例
４）は、ＴS ｎ−ＴS ｎ−１づつずれながら被測定信号
波形の各部を一様に捉えようとするサンプリング動作を
ランダム化させる。この結果、同一波形部を何度も捉え
る確率が高くなり、多くの入力トリガ周波数領域で時間
分解能を満たすのに必要とするサンプリング回数が増加
してしまうという未解決の課題が残されていた。
４）は、ＴS ｎ−ＴS ｎ−１づつずれながら被測定信号
波形の各部を一様に捉えようとするサンプリング動作を
ランダム化させる。この結果、同一波形部を何度も捉え
る確率が高くなり、多くの入力トリガ周波数領域で時間
分解能を満たすのに必要とするサンプリング回数が増加
してしまうという未解決の課題が残されていた。
【０１４６】したがって、本発明の目的は、ホールドオ
フ・タイミングをランダム化させる擬似ランダム源を用
いずに波形抜けの現象を回避し、同時により少ないデー
タ収録回数、即ち、より短い収録期間で波形を捉えるこ
とのできるランダム・サンプリングにおけるトリガ・ホ
ールドオフ方法と回路を提供することにある。
フ・タイミングをランダム化させる擬似ランダム源を用
いずに波形抜けの現象を回避し、同時により少ないデー
タ収録回数、即ち、より短い収録期間で波形を捉えるこ
とのできるランダム・サンプリングにおけるトリガ・ホ
ールドオフ方法と回路を提供することにある。
【０１４７】さらに、先願発明においては、波形抜けの
現象を回避することについては成功してはいるものの、
アナログ型とデジタル型の時間加算器２０を構成し、高
性能を得るには、高速カウンタを必要とするデジタル型
あるいは高分解能のアナログ型は技術的に実現がかなり
困難であり、コスト高になるという問題点があった。し
たがって、本発明では、簡単な回路構成で、この問題点
についても解決したものである。
現象を回避することについては成功してはいるものの、
アナログ型とデジタル型の時間加算器２０を構成し、高
性能を得るには、高速カウンタを必要とするデジタル型
あるいは高分解能のアナログ型は技術的に実現がかなり
困難であり、コスト高になるという問題点があった。し
たがって、本発明では、簡単な回路構成で、この問題点
についても解決したものである。
【０１４８】
【課題を解決するための手段】波形抜け現象は、ホール
ドオフ・ポジションＨ１の発生がある範囲（図１５の太
線）にわたって生じ得ることにあり、この範囲にトリガ
３が印加されたときに波形抜け現象が生ずる。したがっ
て、このホールドオフポジションＨ１の発生し得る範囲
を時間差ＴS の影響を排除して実質的にゼロにすること
により、波形抜け現象を回避するように構成した。
ドオフ・ポジションＨ１の発生がある範囲（図１５の太
線）にわたって生じ得ることにあり、この範囲にトリガ
３が印加されたときに波形抜け現象が生ずる。したがっ
て、このホールドオフポジションＨ１の発生し得る範囲
を時間差ＴS の影響を排除して実質的にゼロにすること
により、波形抜け現象を回避するように構成した。
【０１４９】そこで、トリガ時点ｔre１にトリガを受け
ると、ただちにホールド状態となり、トリガを受け付
ず、トリガ時点ｔre１にワンショット回路を動作せしめ
て、時間差測定および処理に必要なホールド期間を作成
し、そのホールド期間の経過後にトリガを受け入れるこ
とのできるホールドオフ（ホールド期間の終了）にして
次のトリガ時点ｔre２のトリガを受け入れるようにし
た。
ると、ただちにホールド状態となり、トリガを受け付
ず、トリガ時点ｔre１にワンショット回路を動作せしめ
て、時間差測定および処理に必要なホールド期間を作成
し、そのホールド期間の経過後にトリガを受け入れるこ
とのできるホールドオフ（ホールド期間の終了）にして
次のトリガ時点ｔre２のトリガを受け入れるようにし
た。
【０１５０】このホールドオフの発生は、先願発明の場
合と同様に、時間差ＴS の影響を排除したために前回の
トリガ時点ｔre１からホールド期間後の実質的に瞬時で
あり、従来のホールドオフ・ポジションＨ１のようにト
リガに対して発生し得る範囲を有してはいないから、簡
単な回路で波形抜け現象は実質的に回避可能となった。
合と同様に、時間差ＴS の影響を排除したために前回の
トリガ時点ｔre１からホールド期間後の実質的に瞬時で
あり、従来のホールドオフ・ポジションＨ１のようにト
リガに対して発生し得る範囲を有してはいないから、簡
単な回路で波形抜け現象は実質的に回避可能となった。
【０１５１】ランダム・サンプリングのランダム・ホー
ルドオフ（公知例４）において使用するランダム・ノイ
ズ源も必要としないから、これを原因とするジッターや
ノイズも発生せず、高精度のサンプリングが可能となっ
た。
ルドオフ（公知例４）において使用するランダム・ノイ
ズ源も必要としないから、これを原因とするジッターや
ノイズも発生せず、高精度のサンプリングが可能となっ
た。
【０１５２】
【発明の実施の形態】図１に本発明の実施の形態の回路
構成を示している。ここで図８に示した従来例の構成要
素に同じものには同じ記号を付した。
構成を示している。ここで図８に示した従来例の構成要
素に同じものには同じ記号を付した。
【０１５３】ここで、１は被測定信号、２はサンプリン
グ・クロック、３はトリガ、４はプロセッサ・クロッ
ク、１１はサンプラ、１２はＡ／Ｄ変換器、１３はアク
イジション・メモリ、１４は同期回路、１５はタイムベ
ース、３１はマイクロプロセッサ、３２は波形メモリ、
３３はディスプレイである。ここで、プロセッサ・クロ
ック４はマイクロプロセッサ３１を動作させるクロック
であり、ディスプレイ３３には一般に表示用メモリが含
まれている。
グ・クロック、３はトリガ、４はプロセッサ・クロッ
ク、１１はサンプラ、１２はＡ／Ｄ変換器、１３はアク
イジション・メモリ、１４は同期回路、１５はタイムベ
ース、３１はマイクロプロセッサ、３２は波形メモリ、
３３はディスプレイである。ここで、プロセッサ・クロ
ック４はマイクロプロセッサ３１を動作させるクロック
であり、ディスプレイ３３には一般に表示用メモリが含
まれている。
【０１５４】ここで図８と異なるのは、ワンショット回
路２５が付加されたことである。また、先願発明の図２
５と異なるのはクロック・カウンタ１７と時間加算器２
０がなく、それに代えて、ワンショット回路２５が付加
されていることである。
路２５が付加されたことである。また、先願発明の図２
５と異なるのはクロック・カウンタ１７と時間加算器２
０がなく、それに代えて、ワンショット回路２５が付加
されていることである。
【０１５５】図２には図１の構成要素のうちの同期回路
１４とワンショット回路２５の回路図が示されている。
１４とワンショット回路２５の回路図が示されている。
【０１５６】同期回路１４はＤフリツプフロップ１０
３，１０４を２段縦続に接続し、ホールド信号５１が
“Ｈ”から“Ｌ”に変化した（ホールドオフを示した）
とき、それをインバータ１０２を介してＤフリツプフロ
ップ１０３のデータ端子Ｄに受けて、その後にクロック
端子ＣＫに印加されたトリガ３によりＱ出力を得て、そ
れがＤフリツプフロップ１０４のデータ端子Ｄに印加さ
れる。Ｄフリツプフロップ１０４のクロック端子ＣＫに
は遅延素子１０１を介してトリガ３が印加される。それ
によって同期信号５２が出力される。
３，１０４を２段縦続に接続し、ホールド信号５１が
“Ｈ”から“Ｌ”に変化した（ホールドオフを示した）
とき、それをインバータ１０２を介してＤフリツプフロ
ップ１０３のデータ端子Ｄに受けて、その後にクロック
端子ＣＫに印加されたトリガ３によりＱ出力を得て、そ
れがＤフリツプフロップ１０４のデータ端子Ｄに印加さ
れる。Ｄフリツプフロップ１０４のクロック端子ＣＫに
は遅延素子１０１を介してトリガ３が印加される。それ
によって同期信号５２が出力される。
【０１５７】この遅延素子１０１の遅延時間は、Ｄフリ
ップフロップ１０４のデータ端子ＤにＤフリップフロッ
プ１０３のＱ出力（“Ｌ”から“Ｈ”）が印加された直
後にＤフリップフロップ１０４のクロック端子ＣＫに遅
延されたトリガ３が印加されるようになっている。この
回路はジッタ・フリー回路として公知である。
ップフロップ１０４のデータ端子ＤにＤフリップフロッ
プ１０３のＱ出力（“Ｌ”から“Ｈ”）が印加された直
後にＤフリップフロップ１０４のクロック端子ＣＫに遅
延されたトリガ３が印加されるようになっている。この
回路はジッタ・フリー回路として公知である。
【０１５８】ワンショット回路２５では、単安定マルチ
バイブレータ１２１と１２２が２段縦続に接続されてい
る。１段目の単安定マルチバイブレータ１２１は同期信
号５２の“Ｌ”から“Ｈ”への変換点で動作して、キャ
バシタ１３１と抵抗１３５で定まる時定数の幅のパルス
をノットＱ出力に得る。
バイブレータ１２１と１２２が２段縦続に接続されてい
る。１段目の単安定マルチバイブレータ１２１は同期信
号５２の“Ｌ”から“Ｈ”への変換点で動作して、キャ
バシタ１３１と抵抗１３５で定まる時定数の幅のパルス
をノットＱ出力に得る。
【０１５９】単安定マルチバイブレータ１２１のノット
Ｑ出力の“Ｌ”から“Ｈ”への変換点で、単安定パルス
の後縁部を受けた単安定マルチバイブレータ１２２は、
キャパシタ１３２，１３３および可変抵抗１３６の時定
数で定まる幅のパルスをホールド信号５１として出力す
る。
Ｑ出力の“Ｌ”から“Ｈ”への変換点で、単安定パルス
の後縁部を受けた単安定マルチバイブレータ１２２は、
キャパシタ１３２，１３３および可変抵抗１３６の時定
数で定まる幅のパルスをホールド信号５１として出力す
る。
【０１６０】ポストトリガ・アクイジション・からプリ
トリガ・アクイジションのデータ数確保までのデータ収
録期間が長いときには、長い期間のホールド信号５１を
得るために時定数を大とするように、マイクロプロセッ
サ３１からの切替信号１３９の指示でスイッチ１３７を
オンにし、可変抵抗１３６の抵抗値を大にする。データ
収録期間が短いときには短い期間のホールド信号５１を
得るために切替信号１３９の指示でスイッチ１３７をオ
フにし、可変抵抗１３６の抵抗値を小にして時定数を小
にする。
トリガ・アクイジションのデータ数確保までのデータ収
録期間が長いときには、長い期間のホールド信号５１を
得るために時定数を大とするように、マイクロプロセッ
サ３１からの切替信号１３９の指示でスイッチ１３７を
オンにし、可変抵抗１３６の抵抗値を大にする。データ
収録期間が短いときには短い期間のホールド信号５１を
得るために切替信号１３９の指示でスイッチ１３７をオ
フにし、可変抵抗１３６の抵抗値を小にして時定数を小
にする。
【０１６１】単安定マルチバイブレータ１２１，１２２
の２段構成にしたのは、回路動作を安定化するためであ
る。１段構成の場合、ホールド信号５１である単安定パ
ルスの出力停止直後にトリガ３が入力しＤフリップフロ
ップ１０４が同期信号５２を出力すると、単安定マルチ
バイブレータ１２２は直ちにホールド信号５１を出力す
るので、単安定パルスは１に極めて近いデューティ比の
（“Ｈ”の期間が極めて長く、“Ｌ”の期間が短い）パ
ルスとなる。この状況になるとマルチバイブレータを構
成するキャパシタの充放電に必要な時間の確保ができな
くなり、単安定パルスの出力周期は変動する。
の２段構成にしたのは、回路動作を安定化するためであ
る。１段構成の場合、ホールド信号５１である単安定パ
ルスの出力停止直後にトリガ３が入力しＤフリップフロ
ップ１０４が同期信号５２を出力すると、単安定マルチ
バイブレータ１２２は直ちにホールド信号５１を出力す
るので、単安定パルスは１に極めて近いデューティ比の
（“Ｈ”の期間が極めて長く、“Ｌ”の期間が短い）パ
ルスとなる。この状況になるとマルチバイブレータを構
成するキャパシタの充放電に必要な時間の確保ができな
くなり、単安定パルスの出力周期は変動する。
【０１６２】図３は、従来例を示す図９および先願発明
を示す図２７に対応し、図１に示した構成における波形
データ収録のプロセスを示しており、これを用いて説明
する。
を示す図２７に対応し、図１に示した構成における波形
データ収録のプロセスを示しており、これを用いて説明
する。
【０１６３】被測定信号１がサンプラ１１に入力される
と、サンプラ１１は図３（ｂ）のサンプリング・クロッ
ク２で被測定信号の瞬時値をサンプルし、その値に比例
したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／Ｄ
変換器１２は、サンプラ１１のサンプリングによりホー
ルドされたアナログ値をサンプリング・クロック２のエ
ッジ入力に応じて、定められた分解能のデジタル・デー
タに変換し、アクイジション・メモリ１３に出力する。
と、サンプラ１１は図３（ｂ）のサンプリング・クロッ
ク２で被測定信号の瞬時値をサンプルし、その値に比例
したホールド値をＡ／Ｄ変換器１２に出力する。Ａ／Ｄ
変換器１２は、サンプラ１１のサンプリングによりホー
ルドされたアナログ値をサンプリング・クロック２のエ
ッジ入力に応じて、定められた分解能のデジタル・デー
タに変換し、アクイジション・メモリ１３に出力する。
【０１６４】デジタル・データを入力されたアクイジシ
ョン・メモリ１３は、タイムベース１５が図３（ｇ）の
書き込み信号５３を出力している期間は、サンプリング
・クロック２のエッジ入力に応じてメモリの初番地にデ
ータを書き込む。同時にアクイジション・メモリ１３は
以前のデータを次の番地に移し、最終番地にあるデータ
は廃棄する。すなわち、図３（ｂ）の時点ｔ３〜ｔ６の
アクイジション・メモリ１３に入力されるサンプリング
・クロック２は（ｇ）の書き込み信号５３の停止期間に
入力されていることを示している。
ョン・メモリ１３は、タイムベース１５が図３（ｇ）の
書き込み信号５３を出力している期間は、サンプリング
・クロック２のエッジ入力に応じてメモリの初番地にデ
ータを書き込む。同時にアクイジション・メモリ１３は
以前のデータを次の番地に移し、最終番地にあるデータ
は廃棄する。すなわち、図３（ｂ）の時点ｔ３〜ｔ６の
アクイジション・メモリ１３に入力されるサンプリング
・クロック２は（ｇ）の書き込み信号５３の停止期間に
入力されていることを示している。
【０１６５】一方、同期回路１４には、被測定信号１に
同期したトリガ３が入力されている。同期回路１４は、
ワンショット回路２５が図３（ｅ）のホールド信号５１
の出力を停止した時点ｔho１の後の最初の時点ｔre１に
印加される（ａ）のトリガ３を受け付け、Ｄフリップフ
ロップ１０３，１０４の２段を用いて構成されるジッタ
・フリーの同期回路１４をラッチさせて（“Ｌ”から
“Ｈ”にして）、同図（ｆ）の同期信号５２をタイムベ
ース１５に出力する。
同期したトリガ３が入力されている。同期回路１４は、
ワンショット回路２５が図３（ｅ）のホールド信号５１
の出力を停止した時点ｔho１の後の最初の時点ｔre１に
印加される（ａ）のトリガ３を受け付け、Ｄフリップフ
ロップ１０３，１０４の２段を用いて構成されるジッタ
・フリーの同期回路１４をラッチさせて（“Ｌ”から
“Ｈ”にして）、同図（ｆ）の同期信号５２をタイムベ
ース１５に出力する。
【０１６６】図３（ｈ）のＨＯは同期回路１４のホール
ド状態を表しており、（ｅ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した時点ｔho１でホールド状態
ＨＯＣからホールドオフ状態ＨＯＦ１に移行している。
このホールドオフ状態ＨＯＦ１にあるときに時点ｔre１
の（ａ）のトリガ３が印加されると、同期回路１４は動
作して同図（ｆ）の同期信号５２を出力（“Ｌ”から
“Ｈ”に）する。
ド状態を表しており、（ｅ）のホールド信号５１が
“Ｈ”から“Ｌ”に遷移した時点ｔho１でホールド状態
ＨＯＣからホールドオフ状態ＨＯＦ１に移行している。
このホールドオフ状態ＨＯＦ１にあるときに時点ｔre１
の（ａ）のトリガ３が印加されると、同期回路１４は動
作して同図（ｆ）の同期信号５２を出力（“Ｌ”から
“Ｈ”に）する。
【０１６７】（ｆ）の同期信号５２の出力により、単安
定マルチバイブレータ１２１のノットＱ出力である
（ｄ）の第１ワンショット信号５６を出力（“Ｈ”から
“Ｌ”に）する。この第１ワンショット信号５６のパル
ス幅の期間Ｔh1後に単安定マルチバイブレータ１２２が
動作してパルス幅Ｔh2の（ｅ）のホールド信号５１を出
力する。
定マルチバイブレータ１２１のノットＱ出力である
（ｄ）の第１ワンショット信号５６を出力（“Ｈ”から
“Ｌ”に）する。この第１ワンショット信号５６のパル
ス幅の期間Ｔh1後に単安定マルチバイブレータ１２２が
動作してパルス幅Ｔh2の（ｅ）のホールド信号５１を出
力する。
【０１６８】同期回路１４は同期信号５２を出力
（“Ｈ”に）するとラッチ状態となり、その後のトリガ
３を受け付けなくなり、（ｅ）のホールド信号５１が
“Ｌ”であっても同期信号５２が“Ｈ”である間は
（ｈ）のホールド状態ＨＯＬを維持している。このホー
ルド状態ＨＯＬは、期間Ｔh1の間持続する。
（“Ｈ”に）するとラッチ状態となり、その後のトリガ
３を受け付けなくなり、（ｅ）のホールド信号５１が
“Ｌ”であっても同期信号５２が“Ｈ”である間は
（ｈ）のホールド状態ＨＯＬを維持している。このホー
ルド状態ＨＯＬは、期間Ｔh1の間持続する。
【０１６９】また図３（ｄ）の第１ワンショット信号５
６の出力が終了し、第２ワンショット信号、即ち、同図
（ｅ）のホールド信号５１が出力されると、同期回路１
４はラッチ状態をリセットして（ｆ）の同期信号５２の
出力を停止する。一方でホールド信号５１を受けて同期
回路１４の第１ＤフリップフロップのＤ端子は“Ｌ”と
なるので、トリガ３を受けつけない（ｈ）のホールド状
態ＨＯＣを、期間Ｔh2の間維持する。
６の出力が終了し、第２ワンショット信号、即ち、同図
（ｅ）のホールド信号５１が出力されると、同期回路１
４はラッチ状態をリセットして（ｆ）の同期信号５２の
出力を停止する。一方でホールド信号５１を受けて同期
回路１４の第１ＤフリップフロップのＤ端子は“Ｌ”と
なるので、トリガ３を受けつけない（ｈ）のホールド状
態ＨＯＣを、期間Ｔh2の間維持する。
【０１７０】図３（ｆ）の同期信号５２を入力されたタ
イムベース１５は、たとえば、公知例５〜７に開示され
た方法により、時点ｔre１のトリガ３とその直後の時点
ｔ１に入力されるサンプリング・クロック２との時間差
ＴS ｎ−１の測定を開始し、時点ｔre１から時点ｔ４ま
での期間、すなわち、時点ｔre１以降のサンプリング・
クロック２の４周期を経て時間差ＴS ｎ−１の値を確定
する。
イムベース１５は、たとえば、公知例５〜７に開示され
た方法により、時点ｔre１のトリガ３とその直後の時点
ｔ１に入力されるサンプリング・クロック２との時間差
ＴS ｎ−１の測定を開始し、時点ｔre１から時点ｔ４ま
での期間、すなわち、時点ｔre１以降のサンプリング・
クロック２の４周期を経て時間差ＴS ｎ−１の値を確定
する。
【０１７１】アクイジション・メモリ１３への書き込み
信号５３を、測定条件で定まる期間継続する。この期間
は、（ｆ）の同期信号５２の入力された時点ｔre１の
後、期間Ｔmaの終了する（ｂ）の時点ｔ３迄続く。時点
ｔ３において（ｇ）の書き込み信号５３の出力を停止
し、アクイジション・メモリ１３への縦軸データ書き込
みを禁止し、読み出し可能状態とする。
信号５３を、測定条件で定まる期間継続する。この期間
は、（ｆ）の同期信号５２の入力された時点ｔre１の
後、期間Ｔmaの終了する（ｂ）の時点ｔ３迄続く。時点
ｔ３において（ｇ）の書き込み信号５３の出力を停止
し、アクイジション・メモリ１３への縦軸データ書き込
みを禁止し、読み出し可能状態とする。
【０１７２】ポストトリガ・アクイジション期間である
Ｔmaおよび時点ｔre１のトリガ３と時点ｔ１のサンプリ
ング・クロック２の時間差データＴS ｎ−１が確定する
期間Ｔmbのうちの何れか長い方の期間終了時点（図３で
は時点ｔ４）において、タイムベース１５はマイクロプ
ロセッサ３１にデータ収録の終了を指示する。
Ｔmaおよび時点ｔre１のトリガ３と時点ｔ１のサンプリ
ング・クロック２の時間差データＴS ｎ−１が確定する
期間Ｔmbのうちの何れか長い方の期間終了時点（図３で
は時点ｔ４）において、タイムベース１５はマイクロプ
ロセッサ３１にデータ収録の終了を指示する。
【０１７３】タイムベース１５よりデータ収録の終了信
号を受信したマイクロプロセッサ３１は、時点ｔ４以降
のプロセッサ・クロック４でデータ・トランスファを開
始し、測定条件から定まる期間（図３のＴm2）におい
て、アクイジション・メモリ１３に蓄えられたＹ軸情報
を、時間差ＴS ｎ−１の情報と、更にメモリ番地とサン
プリング・クロック２の周期ＴC から割り出される時間
情報をＸ軸として組み合わせ、波形メモリ３２にＸＹデ
ータとして転送する。
号を受信したマイクロプロセッサ３１は、時点ｔ４以降
のプロセッサ・クロック４でデータ・トランスファを開
始し、測定条件から定まる期間（図３のＴm2）におい
て、アクイジション・メモリ１３に蓄えられたＹ軸情報
を、時間差ＴS ｎ−１の情報と、更にメモリ番地とサン
プリング・クロック２の周期ＴC から割り出される時間
情報をＸ軸として組み合わせ、波形メモリ３２にＸＹデ
ータとして転送する。
【０１７４】なお、図３は、マイクロプロセッサ３１が
サンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させてもよ
い。データ・トランスファの期間Ｔm2において、データ
の転送が終了すると、マイクロプロセッサ３１はタイム
ベース１５にデータ転送終了信号を出力する。
サンプリング・クロック２（周期ＴC ）とは独立した
（ｃ）のプロセッサ・クロック４（周期ＴK ）で動作す
る場合を示している。この２つのメモリ間の転送を速く
するために、専属のＤＳＰ（デジタル・シグナル・プロ
セッサ）をサンプリング・クロック２で動作させてもよ
い。データ・トランスファの期間Ｔm2において、データ
の転送が終了すると、マイクロプロセッサ３１はタイム
ベース１５にデータ転送終了信号を出力する。
【０１７５】データ転送終了信号を受けたタイムベース
１５は、データ・トランスファの期間Ｔm2の終了後最初
に発生する（ｂ）の時点ｔ７のクロック２によってアク
イジション・メモリ１３に再び（ｇ）の書き込み信号５
３を出力し、プリトリガ・アクイジション・プロセスに
入る。このプリトリガ・アクイジション・プロセスにお
いて、時点ｔ８からカウント数×ＴC （図３ではカウン
ト数＝１）を越えて所定の期間Ｔm3が経過すると、時点
ｔre２のプリトリガで測定すべき期間を越えて、プリト
リガによるデータの収録数が確保される。
１５は、データ・トランスファの期間Ｔm2の終了後最初
に発生する（ｂ）の時点ｔ７のクロック２によってアク
イジション・メモリ１３に再び（ｇ）の書き込み信号５
３を出力し、プリトリガ・アクイジション・プロセスに
入る。このプリトリガ・アクイジション・プロセスにお
いて、時点ｔ８からカウント数×ＴC （図３ではカウン
ト数＝１）を越えて所定の期間Ｔm3が経過すると、時点
ｔre２のプリトリガで測定すべき期間を越えて、プリト
リガによるデータの収録数が確保される。
【０１７６】サンプリング・クロック２とプロセッサ・
クロック４が同一信号であれば、期間Ｔm1終了後の時点
ｔ４のクロック２から直ちにデータ転送を開始し、時点
ｔ５でデータ転送を終了せしめ、同時に時点ｔ５からプ
リトリガ・アクイジションに入ればよい。この場合は、 Ｔ1 ＝Ｔm2′ となる。
クロック４が同一信号であれば、期間Ｔm1終了後の時点
ｔ４のクロック２から直ちにデータ転送を開始し、時点
ｔ５でデータ転送を終了せしめ、同時に時点ｔ５からプ
リトリガ・アクイジションに入ればよい。この場合は、 Ｔ1 ＝Ｔm2′ となる。
【０１７７】図３においては、サンプリング・クロック
２とプロセッサ・クロック４とが異なる信号源を示して
いるが、この場合には、ＴmaとＴmbのデータ収録の長い
方の期間の終了時点、すなわち時点ｔ４と、その直後の
プロセッサ・クロック４の発生までの期間は不定で、プ
ロセッサ・クロック４の期間ＴK の範囲で揺らぐ。また
期間Ｔm2の終了と、プリトリガ・アクイジションの開始
となる、期間Ｔm2終了直後のサンプリング・クロック２
の発生までの期間も不定で、サンプリング・クロック２
の周期ＴC の範囲で揺らぐ。更に時間差ＴS ｎ−１は、
サンプリング・クロック周期ＴC の範囲で揺らぐ。
２とプロセッサ・クロック４とが異なる信号源を示して
いるが、この場合には、ＴmaとＴmbのデータ収録の長い
方の期間の終了時点、すなわち時点ｔ４と、その直後の
プロセッサ・クロック４の発生までの期間は不定で、プ
ロセッサ・クロック４の期間ＴK の範囲で揺らぐ。また
期間Ｔm2の終了と、プリトリガ・アクイジションの開始
となる、期間Ｔm2終了直後のサンプリング・クロック２
の発生までの期間も不定で、サンプリング・クロック２
の周期ＴC の範囲で揺らぐ。更に時間差ＴS ｎ−１は、
サンプリング・クロック周期ＴC の範囲で揺らぐ。
【０１７８】この揺らぎを吸収し、ホールド期間Ｔhoを
一定にするには、ホールド信号５１のパルス幅の期間Ｔ
h2を以下のように定めればよい。 Ｔh2＝ＴC ＋Ｔm1＋Ｔ1 ＋Ｔm3−Ｔh1 ここに、右辺初項のＴC は、Max ［ＴS ｎ−１］であ
り、第２項のＴm1はＴmaとＴmbの大なる方の値であり、
Ｔ1 は、 Ｔ1 ＝ＴC ×Ceiling［（Ｔm2＋ＴK ）／ＴC ］ であり、Ｔh1は単安定マルチバイブレータ１２１の固定
された出力期間であるので、回路測定条件が与えられれ
ば各期間Ｔm1，Ｔm2，Ｔm3は一義的に定まるので、マイ
クロプロセッサ３１は期間Ｔh2を測定条件情報から決定
することができる。
一定にするには、ホールド信号５１のパルス幅の期間Ｔ
h2を以下のように定めればよい。 Ｔh2＝ＴC ＋Ｔm1＋Ｔ1 ＋Ｔm3−Ｔh1 ここに、右辺初項のＴC は、Max ［ＴS ｎ−１］であ
り、第２項のＴm1はＴmaとＴmbの大なる方の値であり、
Ｔ1 は、 Ｔ1 ＝ＴC ×Ceiling［（Ｔm2＋ＴK ）／ＴC ］ であり、Ｔh1は単安定マルチバイブレータ１２１の固定
された出力期間であるので、回路測定条件が与えられれ
ば各期間Ｔm1，Ｔm2，Ｔm3は一義的に定まるので、マイ
クロプロセッサ３１は期間Ｔh2を測定条件情報から決定
することができる。
【０１７９】そこで若干の余裕をとるために遅延時間Ｔ
d の後にホールド期間Ｔhoを終了せしめるようにしてい
る。ここで、 Ｔho＝Ｔh1＋Ｔh2≧Ｔm ＋ＴC ただし、Ｔm ＝Ｔm1＋Ｔ1 ＋Ｔm3であれば、図１５で述
べたホールドオフ・ポジションＨ１の発生する可能性の
ある範囲を越える。このホールド期間Ｔhoはマイクロプ
ロセッサ３１において設定して、ホールド期間Ｔhoを決
定するワンショット回路２５に切替信号１３９により指
示している。
d の後にホールド期間Ｔhoを終了せしめるようにしてい
る。ここで、 Ｔho＝Ｔh1＋Ｔh2≧Ｔm ＋ＴC ただし、Ｔm ＝Ｔm1＋Ｔ1 ＋Ｔm3であれば、図１５で述
べたホールドオフ・ポジションＨ１の発生する可能性の
ある範囲を越える。このホールド期間Ｔhoはマイクロプ
ロセッサ３１において設定して、ホールド期間Ｔhoを決
定するワンショット回路２５に切替信号１３９により指
示している。
【０１８０】ワンショット回路２５より時点ｔho２にお
いてホールド信号５１の終端を受けた同期回路１４は
（ｆ）の同期信号５２の出力を停止（“Ｈ”から“Ｌ”
に）して、ホールド期間Ｔho中のトリガ３の受け付けを
しないホールド状態ＨＯＣからトリガ３を受付け可能な
ホールドオフ状態ＨＯＦ２にはいる。
いてホールド信号５１の終端を受けた同期回路１４は
（ｆ）の同期信号５２の出力を停止（“Ｈ”から“Ｌ”
に）して、ホールド期間Ｔho中のトリガ３の受け付けを
しないホールド状態ＨＯＣからトリガ３を受付け可能な
ホールドオフ状態ＨＯＦ２にはいる。
【０１８１】ホールドオフ状態ＨＯＦ２の前縁である時
点ｔho２において、図３（ｅ）のホールド信号５１が
“Ｈ”から“Ｌ”に変化すると、同期回路１４は、トリ
ガ３の受け入れ禁止から受け入れ状態となり、ホールド
オフ状態ＨＯＦ２の最初に入力する時点ｔre２のトリガ
３を時間差測定のリファレンス用のトリガとし、再び時
間差測定のプロセスに入る。一方、時点ｔre２のトリガ
３に始まるデータ収録のプロセスは、時点ｔre１のトリ
ガ３で述べたのと同様に継続され、時点ｔ１３以後のデ
ータが有効データとして収録される。
点ｔho２において、図３（ｅ）のホールド信号５１が
“Ｈ”から“Ｌ”に変化すると、同期回路１４は、トリ
ガ３の受け入れ禁止から受け入れ状態となり、ホールド
オフ状態ＨＯＦ２の最初に入力する時点ｔre２のトリガ
３を時間差測定のリファレンス用のトリガとし、再び時
間差測定のプロセスに入る。一方、時点ｔre２のトリガ
３に始まるデータ収録のプロセスは、時点ｔre１のトリ
ガ３で述べたのと同様に継続され、時点ｔ１３以後のデ
ータが有効データとして収録される。
【０１８２】このデータ収録プロセスは、時間分解能と
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
測定タイム・ウインドウ（測定時間の範囲）から定まる
波形メモリ３２の全アドレスに波形データが蓄えられる
まで繰り返される。全アドレスにデータが書き込まれる
と、マイクロプロセッサ３１は割り込み処理を行い、波
形メモリ３２の波形データをそのまま、あるいは各種演
算を施してディスプレイ３３に出力し、所望する波形あ
るいはデータを表示する。
【０１８３】ここで、測定する時間差ＴS ｉ（図３では
ｉ＝ｎ−１またはｎ）は常にサンプリング・クロック２
の周期ＴC 内の値である。時点ｔre１あるいはｔre２の
トリガ３の時点ｔ１やｔ１３のクロック２の入力直後以
外のサンプリング・クロック２でサンプリングする被測
定信号と時点ｔre１および時点ｔre２のトリガ３との時
間差は、サンプリング・クロック周期ＴC の整数倍を加
算あるいは減算することで得ることができる。
ｉ＝ｎ−１またはｎ）は常にサンプリング・クロック２
の周期ＴC 内の値である。時点ｔre１あるいはｔre２の
トリガ３の時点ｔ１やｔ１３のクロック２の入力直後以
外のサンプリング・クロック２でサンプリングする被測
定信号と時点ｔre１および時点ｔre２のトリガ３との時
間差は、サンプリング・クロック周期ＴC の整数倍を加
算あるいは減算することで得ることができる。
【０１８４】ここに、時点ｔre１からｔre２までの期間
Ｔ12は数式化すると、式（１）および（８）にそれぞれ
対応する次の２つの式を得る。 Ｔ12ｎ＝ＴT ×Ceiling［Ｔho／ＴT ］ Ｔho＝ＴC ＋Ｔm1＋Ｔ1 ＋Ｔm3＋Ｔd と表される。前述したごとく、 Ｔ1 ＝ＴC ×Ceiling［Ｔm2＋ＴK ／ＴC ］ Ｔm1はＴmaとＴmbの大なる方の値である。
Ｔ12は数式化すると、式（１）および（８）にそれぞれ
対応する次の２つの式を得る。 Ｔ12ｎ＝ＴT ×Ceiling［Ｔho／ＴT ］ Ｔho＝ＴC ＋Ｔm1＋Ｔ1 ＋Ｔm3＋Ｔd と表される。前述したごとく、 Ｔ1 ＝ＴC ×Ceiling［Ｔm2＋ＴK ／ＴC ］ Ｔm1はＴmaとＴmbの大なる方の値である。
【０１８５】図４には、図２０，２１および図３２に対
応する図１の本発明によるランダム・サンプリングの数
値計算結果が示されている。図２０と計算条件は同じで
ある。すなわち、ＴK ＝ＴC であり、横軸はＴT を、縦
軸には各ビンを満たす時間差データを得るのに必要なデ
ータ収録回数／ＴC の等分数＝Ｎd とし、Ｔho＝５．３
×ＴC として表わしている。
応する図１の本発明によるランダム・サンプリングの数
値計算結果が示されている。図２０と計算条件は同じで
ある。すなわち、ＴK ＝ＴC であり、横軸はＴT を、縦
軸には各ビンを満たす時間差データを得るのに必要なデ
ータ収録回数／ＴC の等分数＝Ｎd とし、Ｔho＝５．３
×ＴC として表わしている。
【０１８６】図４では、ＡＮd ＝2.46612、ＡＭＴ＝18.
3732 を得ている。図２１ではディザーがかかっている
以外は図４，図２０と同じ計算条件であるから、これら
の数値を対比する。 図４ ＡＮd ＝2.46612 ＡＭＴ＝18.3732 図２０ ＡＮd ＝4.66863 ＡＭＴ＝30.1088 図２１ ＡＮd ＝3.72989 ＡＭＴ＝26.6299 図３２ ＡＮd ＝2.56791 ＡＭＴ＝19.2559
3732 を得ている。図２１ではディザーがかかっている
以外は図４，図２０と同じ計算条件であるから、これら
の数値を対比する。 図４ ＡＮd ＝2.46612 ＡＭＴ＝18.3732 図２０ ＡＮd ＝4.66863 ＡＭＴ＝30.1088 図２１ ＡＮd ＝3.72989 ＡＭＴ＝26.6299 図３２ ＡＮd ＝2.56791 ＡＭＴ＝19.2559
【０１８７】この結果から明らかなように、ＡＮd およ
びＡＭＴの値は、本発明による図４および先願発明の図
３２の場合が小さく、優れていることがわかる。なお、
図２０の場合はＮd の値が１０を越えるトリガ周期ＴT
が大きな範囲で存在する。この状態はＴT の値を僅かに
（たとえば、１％）変化させても変わらず、また、計算
を打切る回数（図２０の場合のＮd ＝１０）を更に大き
くしても、Ｎd の値が１０を越える範囲は縮小されない
ので、波形抜けの現象が生じている。図４，図２１およ
び図３２の場合にもＮd の値が１０程度あるいは１０を
越える場合があるが、ＴT の値を僅かに変化させれば、
Ｎd は１０以下の値に変化し、コヒーレント・サンプリ
ング（ＴK とＴC が特定の関係になる）に近い状態とな
ってＮdの値が増加していることがわかる。
びＡＭＴの値は、本発明による図４および先願発明の図
３２の場合が小さく、優れていることがわかる。なお、
図２０の場合はＮd の値が１０を越えるトリガ周期ＴT
が大きな範囲で存在する。この状態はＴT の値を僅かに
（たとえば、１％）変化させても変わらず、また、計算
を打切る回数（図２０の場合のＮd ＝１０）を更に大き
くしても、Ｎd の値が１０を越える範囲は縮小されない
ので、波形抜けの現象が生じている。図４，図２１およ
び図３２の場合にもＮd の値が１０程度あるいは１０を
越える場合があるが、ＴT の値を僅かに変化させれば、
Ｎd は１０以下の値に変化し、コヒーレント・サンプリ
ング（ＴK とＴC が特定の関係になる）に近い状態とな
ってＮdの値が増加していることがわかる。
【０１８８】図４，図３２を図２０と比較すると、５．
３＜ＴT ＜１０の範囲で、図４，図３２を図２０と比較
すると、６．３＜ＴT ＜１０の範囲で大略同程度のＮd
を示している。これは、トリガ周期ＴT が図２７の周期
Ｔ2 および図９のＴ17よりも大きくなり、Ｎd はホール
ドオフ型式の差異には依存せずに、トリガ周期ＴT とサ
ンプリング・クロック周期ＴC で定まるようになってい
ることがわかる。
３＜ＴT ＜１０の範囲で、図４，図３２を図２０と比較
すると、６．３＜ＴT ＜１０の範囲で大略同程度のＮd
を示している。これは、トリガ周期ＴT が図２７の周期
Ｔ2 および図９のＴ17よりも大きくなり、Ｎd はホール
ドオフ型式の差異には依存せずに、トリガ周期ＴT とサ
ンプリング・クロック周期ＴC で定まるようになってい
ることがわかる。
【０１８９】本発明による図４と先願発明による図３２
とを比較すると、図示された折れ線グラフは近似してお
り、その差も時間分解能の範囲でホールドオフとなるタ
イミングｔho２が揺らぐことに起因するものであり、Ａ
Ｎd およびＡＭＴの値も近似しているから、本発明にお
いては、回路が簡略化されたにもかかわらず、その性能
は先願発明と実質的に変わってはいないことがわかる。
とを比較すると、図示された折れ線グラフは近似してお
り、その差も時間分解能の範囲でホールドオフとなるタ
イミングｔho２が揺らぐことに起因するものであり、Ａ
Ｎd およびＡＭＴの値も近似しているから、本発明にお
いては、回路が簡略化されたにもかかわらず、その性能
は先願発明と実質的に変わってはいないことがわかる。
【０１９０】図５および図６はプロセッサ・クロック周
期ＴK を変化せしめて、測定する波形の位置を変化させ
た時の平均収録時間ＡＭＴ（ＭＴの平均）と平均収録回
数ＡＮd （Ｎd の平均）を、ランダム・ホールドオフ型
（公知例４）および本願発明のトリガ・ホールドオフ方
式について求めたグラフである。
期ＴK を変化せしめて、測定する波形の位置を変化させ
た時の平均収録時間ＡＭＴ（ＭＴの平均）と平均収録回
数ＡＮd （Ｎd の平均）を、ランダム・ホールドオフ型
（公知例４）および本願発明のトリガ・ホールドオフ方
式について求めたグラフである。
【０１９１】図５は図３および図９においてＴma＝２，
Ｔm2＝ＴK ，Ｔm3＝１．３とし、プロセッサ・クロック
周期をＴK ＝１，１．２２３および１２．２３と変化さ
せた場合のＡＭＴとＡＮd をプロットしたグラフであ
る。ここで、ＲＨＤ１，ＲＨＤ３，ＲＨＤ９はランダム
・ホールドオフ型（公知例４）におけるディザー量を
１，３，９にしたことを示している。
Ｔm2＝ＴK ，Ｔm3＝１．３とし、プロセッサ・クロック
周期をＴK ＝１，１．２２３および１２．２３と変化さ
せた場合のＡＭＴとＡＮd をプロットしたグラフであ
る。ここで、ＲＨＤ１，ＲＨＤ３，ＲＨＤ９はランダム
・ホールドオフ型（公知例４）におけるディザー量を
１，３，９にしたことを示している。
【０１９２】図６は図３および図９においてＴma＝２０
０，Ｔm2＝ＴK ，Ｔm3＝１．３とし、プロセッサ・クロ
ック周期をＴK ＝１，１．２２３および１２．２３と変
化させた場合のＡＭＴとＡＮd をプロットしたグラフで
ある。ここで、ＲＨＤ１，ＲＨＤ３，ＲＨＤ９はランダ
ム・ホールドオフ型（公知例４）におけるディザー量を
１，３，９にしたことを示している。
０，Ｔm2＝ＴK ，Ｔm3＝１．３とし、プロセッサ・クロ
ック周期をＴK ＝１，１．２２３および１２．２３と変
化させた場合のＡＭＴとＡＮd をプロットしたグラフで
ある。ここで、ＲＨＤ１，ＲＨＤ３，ＲＨＤ９はランダ
ム・ホールドオフ型（公知例４）におけるディザー量を
１，３，９にしたことを示している。
【０１９３】図５のＴma＝２はポスト・アクイジション
期間が短い場合、図６のＴma＝２００はポスト・アクイ
ジション期間が長い場合を、またＴm2＝ＴK はアクイジ
ション・メモリ１３から波形メモリ３２への転送時間が
短い、すなわち、転送データ数が少ない場合を意味す
る。具体的には前者は高速掃引時の狭いタイム・ウイン
ドウでトリガ・ポイント付近、後者は高速掃引でトリガ
・ポイントより２００クロック周期分遅れたポイント付
近の波形をサンプリングする場合である。
期間が短い場合、図６のＴma＝２００はポスト・アクイ
ジション期間が長い場合を、またＴm2＝ＴK はアクイジ
ション・メモリ１３から波形メモリ３２への転送時間が
短い、すなわち、転送データ数が少ない場合を意味す
る。具体的には前者は高速掃引時の狭いタイム・ウイン
ドウでトリガ・ポイント付近、後者は高速掃引でトリガ
・ポイントより２００クロック周期分遅れたポイント付
近の波形をサンプリングする場合である。
【０１９４】図５および図６より本発明のトリガ・ホー
ルドオフ方式は、先願発明のコンスタント・ホールドオ
フ型と同じ特性を示し、ランダム・ホールドオフ型（公
知例４）より波形データ収録のスループットが高いこと
が次のａ），ｂ）の理由から結論づけられる。
ルドオフ方式は、先願発明のコンスタント・ホールドオ
フ型と同じ特性を示し、ランダム・ホールドオフ型（公
知例４）より波形データ収録のスループットが高いこと
が次のａ），ｂ）の理由から結論づけられる。
【０１９５】ａ） 波形測定ポイントやシステム構成に
拘らず本発明のトリガ・ホールドオフ方式は、先願発明
のコンスタント・ホールドオフ型（図示せず）に同じ
く、ランダム・ホールドオフ型より少ないデータ収録回
数で波形を捉えることができ、平均収録回数ＡＮd はＴ
K あるいはＴm1に依らずほぼ一定である。
拘らず本発明のトリガ・ホールドオフ方式は、先願発明
のコンスタント・ホールドオフ型（図示せず）に同じ
く、ランダム・ホールドオフ型より少ないデータ収録回
数で波形を捉えることができ、平均収録回数ＡＮd はＴ
K あるいはＴm1に依らずほぼ一定である。
【０１９６】ｂ） 平均収録時間ＡＭＴも本発明のトリ
ガ・ホールドオフ方式は先願発明のコンスタント・ホー
ルドオフ型（図示せず）に同じく、ランダム・ホールド
オフ型より少なく、ランダム・ホールドオフ型とトリガ
・ホールドオフ型の平均収録時間ＡＭＴの比は平均収録
回数ＡＮd の比にほぼ等しい。
ガ・ホールドオフ方式は先願発明のコンスタント・ホー
ルドオフ型（図示せず）に同じく、ランダム・ホールド
オフ型より少なく、ランダム・ホールドオフ型とトリガ
・ホールドオフ型の平均収録時間ＡＭＴの比は平均収録
回数ＡＮd の比にほぼ等しい。
【０１９７】図７はＴma＝２，Ｔm2＝ＴK ，Ｔm3＝１．
３でＴK ＝１，１．２２３，１２．２３および１２２．
３と変化させた時の本発明のトリガ・ホールドオフ方式
（太線）の収録プロセスに要する平均時間Ｔcp（平均収
録時間／平均収録回数＝ＡＭＴ／ＡＮd ）と、ランダム
・ホールドオフとの比較（破線）を示すグラフである。
ここで３種の破線のうち、ＲＨＤ１，ＲＨＤ３およびＲ
ＨＤ９は、それぞれ、ランダム・ホールドオフのディザ
ー量を１，３および９にした場合の収録プロセスに要す
る時間Ｔcpをトリガ・ホールドオフ方式のＴcpで割った
値を示している。ここでも本発明と先願発明（図示せ
ず）とは実質的に同じ特性を示す。
３でＴK ＝１，１．２２３，１２．２３および１２２．
３と変化させた時の本発明のトリガ・ホールドオフ方式
（太線）の収録プロセスに要する平均時間Ｔcp（平均収
録時間／平均収録回数＝ＡＭＴ／ＡＮd ）と、ランダム
・ホールドオフとの比較（破線）を示すグラフである。
ここで３種の破線のうち、ＲＨＤ１，ＲＨＤ３およびＲ
ＨＤ９は、それぞれ、ランダム・ホールドオフのディザ
ー量を１，３および９にした場合の収録プロセスに要す
る時間Ｔcpをトリガ・ホールドオフ方式のＴcpで割った
値を示している。ここでも本発明と先願発明（図示せ
ず）とは実質的に同じ特性を示す。
【０１９８】図７のグラフより、ＴK が大きくなれば本
発明の１収録プロセスに要する時間Ｔcpは増加すること
がわかる。また１収録プロセスに要する平均時間の両方
式間の比ＴＲは、ＴK が大なるとき１以下、すなわち、
ランダム・ホールドオフがコンスタント・ホールドオフ
より短時間で１収録プロセスを終了する。しかし、その
比であるＴＲは１に極めて近く、波形測定スループット
への影響は同等であることがわかる。
発明の１収録プロセスに要する時間Ｔcpは増加すること
がわかる。また１収録プロセスに要する平均時間の両方
式間の比ＴＲは、ＴK が大なるとき１以下、すなわち、
ランダム・ホールドオフがコンスタント・ホールドオフ
より短時間で１収録プロセスを終了する。しかし、その
比であるＴＲは１に極めて近く、波形測定スループット
への影響は同等であることがわかる。
【０１９９】
【発明の効果】本発明によるトリガ・ホールドオフ方式
は、サンプリング・クロック信号源のみでハードウェア
を構成できる特徴を持つ。１信号源構成では、クロスト
ークが発生しても多くの場合サンプリング・システムの
オフセット変化にとどまり、調整可能である。これに対
しサンプリング・クロック信号源と、この信号源とは、
独立したランダム信号源を必要とする従来のランダム・
ホールドオフは、２つの信号の干渉でインターモジュレ
ーション雑音（歪）を発生し、直ちにシステムのノイズ
やジッタを悪化させる。本発明の１信号源の場合には、
一定のオフセットが存在するのみである。それに対して
従来例では、２つの信号源の位相差が時間的に変化する
ことにより、オフセット変化を呈し雑音となる。
は、サンプリング・クロック信号源のみでハードウェア
を構成できる特徴を持つ。１信号源構成では、クロスト
ークが発生しても多くの場合サンプリング・システムの
オフセット変化にとどまり、調整可能である。これに対
しサンプリング・クロック信号源と、この信号源とは、
独立したランダム信号源を必要とする従来のランダム・
ホールドオフは、２つの信号の干渉でインターモジュレ
ーション雑音（歪）を発生し、直ちにシステムのノイズ
やジッタを悪化させる。本発明の１信号源の場合には、
一定のオフセットが存在するのみである。それに対して
従来例では、２つの信号源の位相差が時間的に変化する
ことにより、オフセット変化を呈し雑音となる。
【０２００】とくに、高速、広帯域（たとえば、サンプ
ル・レートが数１００ＭＨｚ、帯域が数１０ＧＨｚ）の
ランダム・サンプリングでは、ハードウェア構成を高速
ＩＣで行わざるを得ず、シールドを含むクロストーク対
策は困難なため、１つの信号源ですむ本発明によるシス
テム構成は多大の効果を生む。
ル・レートが数１００ＭＨｚ、帯域が数１０ＧＨｚ）の
ランダム・サンプリングでは、ハードウェア構成を高速
ＩＣで行わざるを得ず、シールドを含むクロストーク対
策は困難なため、１つの信号源ですむ本発明によるシス
テム構成は多大の効果を生む。
【０２０１】従来のダイレクト・ホールドオフ（公知例
１〜３）は、波形抜け現象の発生が顕著であるから、そ
の発生の無い本発明との対比はあまり意味がない。従来
のランダム・ホールドオフ（公知例４）は波形抜け現象
を十分に小さくしようとするとディザー量が小さい場合
（図２１）には、まだ波形抜けが若干生じている。それ
を無くするにはディザー量を大きくしなければならな
い。もし、ディザー量を小さくして０に近づけるなら
ば、ダイレクト・ホールドオフに近づくのであるから当
然のことと言えよう。
１〜３）は、波形抜け現象の発生が顕著であるから、そ
の発生の無い本発明との対比はあまり意味がない。従来
のランダム・ホールドオフ（公知例４）は波形抜け現象
を十分に小さくしようとするとディザー量が小さい場合
（図２１）には、まだ波形抜けが若干生じている。それ
を無くするにはディザー量を大きくしなければならな
い。もし、ディザー量を小さくして０に近づけるなら
ば、ダイレクト・ホールドオフに近づくのであるから当
然のことと言えよう。
【０２０２】しかし、ランダム・ホールドオフにおい
て、波形抜けを防止しようとすると、ディザー量を大き
くしなければならず、必然的にクロストークの発生が問
題となる。本発明はクロストークの問題は無く、短時間
に少ないサンプル数で（図５，図６）測定することが可
能である。
て、波形抜けを防止しようとすると、ディザー量を大き
くしなければならず、必然的にクロストークの発生が問
題となる。本発明はクロストークの問題は無く、短時間
に少ないサンプル数で（図５，図６）測定することが可
能である。
【０２０３】さらに、先願発明において高性能を発揮す
るには、デジタル型およびアナログ型の時間加算器やク
ロック・カウンタの併用が必要となり、現在の技術では
費用がかかるのに対して、本発明においては、これらを
不要とし、簡単な回路で先願発明の達し得る機能を容易
に果たすことができる。
るには、デジタル型およびアナログ型の時間加算器やク
ロック・カウンタの併用が必要となり、現在の技術では
費用がかかるのに対して、本発明においては、これらを
不要とし、簡単な回路で先願発明の達し得る機能を容易
に果たすことができる。
【０２０４】したがって、本発明の効果は極めて大き
い。
い。
【図１】本発明の実施の形態を示す回路構成図である。
【図２】図１の構成要素である同期回路とワンショット
回路の回路図である。
回路の回路図である。
【図３】図１および図２の動作を示すタイムチャートで
ある。
ある。
【図４】図１および図２の構成により信号波形を収録す
るために必要なサンプル測定回数のトリガ周期に対する
変化を示す測定回数図である。
るために必要なサンプル測定回数のトリガ周期に対する
変化を示す測定回数図である。
【図５】信号波形を収録するために必要なサンプル測定
時間の平均値とサンプル測定回数の平均値のマイクロプ
ロセッサ・クロック周期に対する変化の本発明と従来例
との対比を示す対比図である。
時間の平均値とサンプル測定回数の平均値のマイクロプ
ロセッサ・クロック周期に対する変化の本発明と従来例
との対比を示す対比図である。
【図６】信号波形を収録するために必要なサンプル測定
時間の平均値とサンプル測定回数の平均値のマイクロプ
ロセッサ・クロック周期に対する変化の他の条件による
本発明と従来例との対比を示す対比図である。
時間の平均値とサンプル測定回数の平均値のマイクロプ
ロセッサ・クロック周期に対する変化の他の条件による
本発明と従来例との対比を示す対比図である。
【図７】本発明により信号波形を収録するのに要する平
均収録プロセス時間のマイクロプロセッサ・クロック周
期に対する変化と、従来例との比較を示す収録プロセス
時間対比図である。
均収録プロセス時間のマイクロプロセッサ・クロック周
期に対する変化と、従来例との比較を示す収録プロセス
時間対比図である。
【図８】ダイレクト・ホールドオフによるデジタル・オ
シロスコープの回路構成図である。
シロスコープの回路構成図である。
【図９】図８の構成による波形データ収録のプロセスを
示すタイム・チャートである。
示すタイム・チャートである。
【図１０】従来例を説明するための入力信号波形図であ
る。
る。
【図１１】従来のダイレクト・ホールドオフによるオシ
ロスコープの図１０の入力信号波形に対する出力信号波
形図である。
ロスコープの図１０の入力信号波形に対する出力信号波
形図である。
【図１２】従来のダイレクト・ホールドオフによるオシ
ロスコープの異なる動作条件による図１０の入力信号波
形に対する出力信号波形図である。
ロスコープの異なる動作条件による図１０の入力信号波
形に対する出力信号波形図である。
【図１３】従来のランダム・ホールドオフによるオシロ
スコープの図１０の入力信号波形に対する出力信号波形
図である。
スコープの図１０の入力信号波形に対する出力信号波形
図である。
【図１４】ダイレクト・ホールドオフによるオシロスコ
ープの波形抜け現象を説明するためのタイム・チャート
である。
ープの波形抜け現象を説明するためのタイム・チャート
である。
【図１５】ダイレクト・ホールドオフによるオシロスコ
ープの波形抜け現象において、全く測定されない領域が
発生する原因を説明するためのタイム・チャートであ
る。
ープの波形抜け現象において、全く測定されない領域が
発生する原因を説明するためのタイム・チャートであ
る。
【図１６】従来例による全く測定されない領域の発生を
示すための入力信号波形図である。
示すための入力信号波形図である。
【図１７】図１６の入力信号に対する全く測定されない
領域を発生した出力信号波形図である。
領域を発生した出力信号波形図である。
【図１８】従来例による全く測定されない領域の発生を
示すための他の入力信号波形図である。
示すための他の入力信号波形図である。
【図１９】図１８の入力信号に対する全く測定されない
領域を発生した出力信号波形図である。
領域を発生した出力信号波形図である。
【図２０】従来のダイレクト・ホールドオフによるオシ
ロスコープの測定回数図である。
ロスコープの測定回数図である。
【図２１】従来のランダム・ホールドオフによるオシロ
スコープの測定回数図である。
スコープの測定回数図である。
【図２２】従来のランダム・ホールドオフによるオシロ
スコープの測定時間図である。
スコープの測定時間図である。
【図２３】従来のランダム・ホールドオフによるオシロ
スコープのディザー量を大きくした場合の測定時間図で
ある。
スコープのディザー量を大きくした場合の測定時間図で
ある。
【図２４】従来のランダム・ホールドオフによるオシロ
スコープのディザー量をさらに大きくした場合の測定時
間図である。
スコープのディザー量をさらに大きくした場合の測定時
間図である。
【図２５】先願発明の実施例を示す回路構成図である。
【図２６】図２５の構成の動作原理を説明するためのタ
イム・チャートである。
イム・チャートである。
【図２７】図２５の構成における波形データ収録のプロ
セスを説明するタイム・チャートである。
セスを説明するタイム・チャートである。
【図２８】図２５の構成要素である時間加算器をアナロ
グ回路で形成した場合の回路図である。
グ回路で形成した場合の回路図である。
【図２９】図２８の回路の動作を説明するためのタイム
・チャートである。
・チャートである。
【図３０】図２５の構成要素である時間加算器をデジタ
ル回路で形成した場合の回路図である。
ル回路で形成した場合の回路図である。
【図３１】図３０の回路の動作を説明するためのタイム
・チャートである。
・チャートである。
【図３２】図２５の構成により信号波形を収録するため
に必要なサンプル測定時間のトリガ周期に対する変化を
示す測定回数図である。
に必要なサンプル測定時間のトリガ周期に対する変化を
示す測定回数図である。
【図３３】図２５の構成により信号波形を収録するため
に必要なサンプル測定時間のトリガ周期に対する変化を
示す測定時間図である。
に必要なサンプル測定時間のトリガ周期に対する変化を
示す測定時間図である。
【図３４】プリトリガ・アクイジション・プロセスとポ
ストトリガ・アクイジション・プロセスの動作を示すタ
イム・チャートである。
ストトリガ・アクイジション・プロセスの動作を示すタ
イム・チャートである。
１ 被測定信号 ２ サンプリング・クロック ３ トリガ ４ プロセッサ・クロック １１ サンプラ １２ Ａ／Ｄ変換器 １３ アクイジション・メモリ １４ 同期回路 １５，１５Ｂ タイムベース １７ クロック計数回路 ２０ 時間加算器 ２５ ワン・ショット回路 ３１ マイクロプロセッサ ３２ 波形メモリ ３３ ディスプレイ ５１ ホールド信号 ５２ 同期信号 ５３ 書き込み信号 ５４ ホールド信号 ５５ カウント・エンド ５６ 第１ワンショット信号 １０１ 遅延素子 １０２ インバータ １０３，１０４ Ｄフリップフロップ １２１，１２２ 単安定マルチバイブレータ １３１〜１３３ キャパシタ １３５ 抵抗 １３６ 可変抵抗 １３７ スイッチ １３９ 切替信号 ２０１ Ｄ／Ａ変換器 ２０２ ＥＣＬゲート ２０３ 定電流源 ２０４ キャパシタ ２０５ コンパータ ２０９ 補数データ ２３０ クロック ２３１ 分周器 ２３２ カウンタ ２３３ Ｄフリップフロップ ２３９ データ Ａ１ 振幅 ＡＭＴ 平均収録時間 ＡＮd 平均収録回数 Ｄ１〜Ｄ６ データ Ｈ１ ホールドオフ・ポジション ＨＯ，ＨＯＣ，ＨＯＨ，ＨＯＬ ホールド状態 ＨＯＦ ホールドオフ状態 Ｌ レベル ＭＴ 測定データを得るために要した時間／ＴC の等分
数 Ｎd データ収録回数／ＴC の等分数 ＰＲ プリセット値 Ｒ 測定領域 ＳＷ のこぎり波 Ｔ1 〜Ｔ21 期間 ＴC サンプリング・ クロック周期 Ｔco 一定期間 Ｔcp 収録プロセスに要する平均時間 Ｔd 遅延時間 Ｔho ホールド期間 Ｔh1 第１ワンショット信号５６のパルス幅の期間 Ｔh2 ホールド信号５１のパルス幅の期間 ＴK プロセッサ・クロック周期 Ｔm データ収録期間 Ｔm2 データ・トランスファの期間 Ｔm3 期間 ＴS 時間差 ＴSI 被測定信号周期 ＴT トリガ周期 ＴＲ 収録プロセスに要する平均時間のランダム・ホー
ルドオフと本発明の比 ｔ１〜ｔ３７，ｔho，ｔre 時点
数 Ｎd データ収録回数／ＴC の等分数 ＰＲ プリセット値 Ｒ 測定領域 ＳＷ のこぎり波 Ｔ1 〜Ｔ21 期間 ＴC サンプリング・ クロック周期 Ｔco 一定期間 Ｔcp 収録プロセスに要する平均時間 Ｔd 遅延時間 Ｔho ホールド期間 Ｔh1 第１ワンショット信号５６のパルス幅の期間 Ｔh2 ホールド信号５１のパルス幅の期間 ＴK プロセッサ・クロック周期 Ｔm データ収録期間 Ｔm2 データ・トランスファの期間 Ｔm3 期間 ＴS 時間差 ＴSI 被測定信号周期 ＴT トリガ周期 ＴＲ 収録プロセスに要する平均時間のランダム・ホー
ルドオフと本発明の比 ｔ１〜ｔ３７，ｔho，ｔre 時点
Claims (6)
- 【請求項１】 サンプリング・クロック（２）で入力信
号の瞬時値をサンプリングして所定の収録期間にわたり
蓄積して出力するためのサンプリング処理（１１，１
２，１３，３２）をし、 トリガ（３）を受けた時点を示す同期信号（５２）を受
けて（ｔre１）、前記同期信号（５２）の開始（ｔ
re１）とその直後（ｔ１）の前記サンプリング・クロッ
ク（２）との時間差（ＴS ）を測定するタイムベース処
理（１５）をし、 前記同期信号（５２）の開始（ｔre１）から前記所定の
収録期間にわたり行われる前記サンプリング処理（１
１，１２，１３，３２）と前記時間差（ＴS ）の測定デ
ータを処理するために必要な期間より僅かに（Ｔd ）長
い前記ホールド期間（Ｔho）の終端（ｔho２）を示すホ
ールド信号（５１）を得るためのワン・ショット処理
（２５）をし、 前記ホールド信号（５１）の終了（ｔho２）を受けてホ
ールドオフ状態に（ＨＯＦ）入った直後（ｔre２）に印
加された前記トリガ（３）により前記同期信号（５２）
を出力する同期処理（１４）をするランダム・サンプリ
ングのトリガ・ホールドオフ方法。 - 【請求項２】 前記ワン・ショット処理（２５）におい
て、 前記同期信号（５２）を受けて、その開始時点（ｔ
re１）から第１のホールド期間（Ｔh1）を示す第１のパ
ルス（５６）を得るための第１の単安定マルチバイブレ
ータ処理（１２１）をし、 前記第１のパルスの終端を受けて、第２のホールド期間
（Ｔh2）を示す第２のパルスを前記ホールド信号（５
１）として得るための第２の単安定マルチバイブレータ
処理（１２２）をする請求項１のランダム・サンプリン
グのトリガ・ホールドオフ方法。 - 【請求項３】 前記サンプリング処理（１１，１２，１
３，３２）が、 前記入力信号の瞬時値を前記所定の収録期間にわたり第
１のメモリ（１３）に収録蓄積し、前記時間差（ＴS ）
にもとづく収納すべきアドレスに前記第１メモリ（１
３）の内容を転送して前記入力信号をサンプルした波形
を第２のメモリ（３２）に蓄積するようにした請求項１
のランダム・サンプリングのトリガ・ホールドオフ方
法。 - 【請求項４】 サンプリング・クロック（２）で入力信
号の瞬時値をサンプリングして所定の収録期間にわたり
蓄積して出力するためのサンプリング手段（１１，１
２，１３，３２）と、 トリガ（３）を受けた時点を示す同期信号（５２）を受
けて（ｔre１）、前記同期信号（５２）の開始（ｔ
re１）とその直後（ｔ１）の前記サンプリング・クロッ
ク（２）との時間差（ＴS ）を測定するタイムベース手
段（１５）と、 前記同期信号（５２）の開始（ｔre１）から前記所定の
収録期間にわたり行われる前記サンプリング処理（１
１，１２，１３，３２）と前記時間差（ＴS ）の測定デ
ータを処理するために必要な期間より僅かに（Ｔd ）長
い前記ホールド期間（Ｔho）の終端（ｔho２）を示すホ
ールド信号（５１）を得るためのワン・ショット手段
（２５）と、 前記ホールド信号（５１）の終了（ｔho２）を受けてホ
ールドオフ状態に（ＨＯＦ）入った直後（ｔre２）に印
加された前記トリガ（３）により前記同期信号（５２）
を出力する同期手段（１４）とを含むランダム・サンプ
リングのトリガ・ホールドオフ回路。 - 【請求項５】 前記ワン・ショット手段（２５）が、 前記同期信号（５２）を受けて、その開始時点（ｔ
re１）から第１のホールド期間（Ｔh1）を示す第１のパ
ルス（５６）を得るための第１の単安定マルチバイブレ
ータ手段（１２１）と、 前記第１のパルスの終端を受けて、第２のホールド期間
（Ｔh2）を示す第２のパルスを前記ホールド信号（５
１）として得るための第２の単安定マルチバイブレータ
手段（１２２）とを含んでいる請求項４のランダム・サ
ンプリングのトリガ・ホールドオフ回路。 - 【請求項６】 前記サンプリング手段（１１，１２，１
３，３２）が、 前記入力信号の瞬時値を前記所定の収録期間にわたり収
録蓄積する第１のメモリ手段（１３）と、 前記時間差（ＴS ）にもとづく収納すべきアドレスに前
記第１メモリ手段（１３）の内容を転送して前記入力信
号をサンプルした波形を蓄積するための第２のメモリ手
段（３２）とを含んでいる請求項４のランダム・サンプ
リングのトリガ・ホールドオフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15582197A JPH10336030A (ja) | 1997-05-29 | 1997-05-29 | ランダム・サンプリングのトリガ・ホールドオフ方法と回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15582197A JPH10336030A (ja) | 1997-05-29 | 1997-05-29 | ランダム・サンプリングのトリガ・ホールドオフ方法と回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336030A true JPH10336030A (ja) | 1998-12-18 |
Family
ID=15614232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15582197A Pending JPH10336030A (ja) | 1997-05-29 | 1997-05-29 | ランダム・サンプリングのトリガ・ホールドオフ方法と回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336030A (ja) |
-
1997
- 1997-05-29 JP JP15582197A patent/JPH10336030A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438404A (en) | Signal sampling system | |
| JP2001027652A (ja) | コヒーレント・サンプリング方法と装置 | |
| JPH0785089B2 (ja) | デ−タ集録装置 | |
| JPS60198466A (ja) | デジタル波形記憶装置 | |
| JPS6219704B2 (ja) | ||
| US5180971A (en) | Method and apparatus for increasing throughput in random repetitive digitizing systems | |
| CN101719768A (zh) | 一种多adc并行高速数据采集系统中触发点精确定位的方法 | |
| JPH01199168A (ja) | 信号観測装置 | |
| US5438531A (en) | Zero dead time acquisition for a digital storage oscilloscope | |
| JPH075203A (ja) | 信号の擬似ランダム反復サンプリング | |
| US5706203A (en) | Waveform measuring apparatus for easily providing pretrigger function by using FIFO memory | |
| US4631697A (en) | Signal controlled waveform recorder | |
| JPS61144577A (ja) | 波形メモリ装置 | |
| JPH10293140A (ja) | ランダム・サンプリングのホールドオフ方法と回路 | |
| US4529930A (en) | Programmable delay for digitizer circuits | |
| Hickman | Digital storage oscilloscopes | |
| EP1783505B1 (en) | Compressed logic sample storage | |
| JP3050931B2 (ja) | ランダム反復ディジタル化システムのスループット増大回路 | |
| JPH037909B2 (ja) | ||
| US3969705A (en) | Spectrum analyzer having means for transient signal analysis | |
| US5268851A (en) | Detection of metastability in triggers | |
| JP3084753B2 (ja) | ディジタルオシロスコープの自動掃引機構 | |
| US4862073A (en) | Repetitive wave sampler | |
| JPS6346848Y2 (ja) | ||
| JPH0119545B2 (ja) |