JPH1040075A - ソート処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路の信号ピンの数の限定により、複数
の比較処理部をひとつの集積回路に集積させることが困
難であった。 【解決手段】 所定の数のソートデータが入力され、第
一のアクセス信号、及び入力されたソートデータの中の
第一の所定数のソートデータを所定の順番で出力する第
一の比較部と、第一の比較部に接続され、第一の比較部
から出力されたソートデータが入力され、第二のアクセ
ス信号、及び第一の所定数より大きい第二の所定数のソ
ートデータを所定の順番で出力する第二の比較部と、第
一及び第二の比較部に共通接続され、第一及び第二の比
較部から出力される第一及び第二のアクセス信号が入力
され、入力された第一及び第二のアクセス信号に基づく
処理信号を出力するインタフェース部と、インタフェー
ス部から出力された処理信号に基づく記録または読み出
し動作が行われる記憶部と、を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、大量のソートデ
ータを指定した順序に並べ替えるソート処理を行なうソ
ート処理装置に関するものである。

【０００２】

【従来の技術】ソート処理装置の従来例としては、特開
平５−２７４１１７に示されたソート処理装置があり、
これを図８に示す。図８において、１−１〜１−ｎは比
較処理部（ＳＥ）であり、入力された２つのソートデー
タの値の大小を比較する。なお、比較処理部１−１は第
一の比較部に相当し、比較処理部１−２は第二の比較部
に相当する。

【０００３】また、ソートデータとは、比較処理部１−
１〜１−ｎでの比較処理の対象となるデータのことを示
す。比較処理部１−１〜１−ｎには、複数のソートデー
タから構成されるデータ群が入力され、入力されたデー
タ群の中の２つのソートデータに対して、比較処理を施
し、データ群を構成するソートデータの順番を変更す
る。

【０００４】２−１〜２−ｎは記憶部であり、記憶部２
−１と比較処理部１−１、記憶部２−２と比較処理部１
−２とが接続されるように各記憶部２−１〜２−ｎと各
比較処理部１−１〜１−ｎとが接続される。

【０００５】４−１〜４−ｎは内部記憶部であり、比較
処理部１−１が内部記憶部４−１を、比較処理部１−２
が内部記憶部４−２を有するように、各比較処理部１−
１〜１−ｎは各内部記憶部４−１〜４−ｎを有する。３
−１〜３−ｎはソート処理基本部であり、比較処理部１
−１〜１−ｎ、記憶部２−１〜２−ｎ、及び内部記憶部
４−１〜４−ｎから構成される。５はソート処理装置で
あり、複数のソート処理基本部３−１〜３−ｎから構成
される。

【０００６】次に、図８に示すソート処理装置５の動作
であるソート処理について図９を用いて説明する。な
お、ソート処理とは、入力されたデータ群を構成するソ
ートデータを、所要の順序に、ソート処理装置５が、並
べかえる処理動作のことを示す。複数のソートデータか
ら構成されるデータ群が、ソート処理装置５に入力され
る。データ群を構成する複数のソートデータは、順番
に、まずソート処理装置５を構成するソート処理基本部
３−１に入力される。

【０００７】ソート処理装置３−１に入力されたデータ
群を構成する複数のソートデータは、ソート処理基本部
３−１から順番にソート処理基本部３−ｎへと送られる
間に、各ソート処理基本部３−１〜３−ｎが有する各比
較処理部１−１〜１−ｎにより、データ群内でその順序
が変更される。そして、入力されたデータ群を構成する
ソートデータは各ソート処理基本部３−１〜３−ｎを経
ることにより、所定の順序に並べかえられる。

【０００８】図９では、ソート処理装置５に入力された
データ群を構成するソートデータが、複数の比較処理部
１−１〜１−ｎを経ることにより、所定の順序である例
えば降順に並べかえられていく様子を示している。

【０００９】例えばここで、ソート処理装置５に入力さ
れるデータ群は、１４、９、１０、７、３、２、６、１
１、１、１３、４、９、１２、５、１５、８の各ソート
データから構成されるものとする。そして、これらのソ
ートデータは、表記されている順番にソート処理装置５
内の比較処理部１−１に入力される。なお、降順とは、
数が大から小に進む順序のことである。

【００１０】ソート処理装置５はソート処理基本部３−
１〜３−ｎを有しており、そのソート処理装置５内のソ
ート処理基本部３−１が有する比較処理部１−１に、ま
ずデータ群（１４、９、１０、７、３、２、６、１１、
１、１３、４、９、１２、５、１５、８）が入力され
る。これが、図９の比較処理部１−１の部分である。

【００１１】比較処理部１−１にデータ群が入力される
と、比較処理部１−１は、データ群を構成するソートデ
ータを入力された順に２つずつまとめて２個組データを
作成する。そして、比較処理部１−１は、各２個組デー
タに対して、２個組データを構成する２つのソートデー
タの大小比較を行い、その比較処理の結果に基づき、各
ソートデータを比較処理部１−２へ出力する。

【００１２】データ群を構成するソートデータが比較処
理部１−１に入力されてから出力されるまでの処理動作
について更に説明を加えると、比較処理部１−１に、ま
ずソートデータ「１４」が入力される。そして、比較処
理部１−１に入力されたソートデータ「１４」は、比較
処理部１−１に接続された記憶部２−１に記録される。

【００１３】次に、ソートデータ「９」が、比較処理部
１−１に、入力される。記憶部２−１に記録されたソー
トデータ「１４」と、ソートデータ「１４」の次に比較
処理部１−１へ入力されたソートデータ「９」とは、比
較処理部１−１で、その値の大小が比較される比較処理
が行われる。

【００１４】比較処理部１−１でソートデータ「１４」
とソートデータ「９」との比較処理が行われた結果、２
つのソートデータの内、より大きな値を持つソートデー
タ「１４」がまず比較処理部１−１から比較処理部１−
２へ出力される。一方、比較処理部１−１には、続いて
ソートデータ「１０」が入力される。比較処理部１−１
に新しく入力されたソートデータ「１０」は、記憶部２
−１に記録される。

【００１５】また、ソートデータ「１４」に続いてソー
トデータ「９」が比較処理部１−１から出力される。こ
の時、比較処理部１−１にはソートデータ「７」が入力
される。比較処理部１−１に入力されたソートデータ
「７」は、記憶部２−１に記録されているソートデータ
「１０」と比較処理部１−１で比較される。そして、比
較処理部１−１は、比較処理部１−１での比較処理の結
果に基づき、ソートデータ「１０」、「７」を、表記さ
れた順に、比較処理部１−２へ出力する。

【００１６】このような比較処理がデータ群を構成する
各２個組データ毎に繰り返されると、比較処理部１−１
からは、２個組データを構成する２つのソートデータの
間で降順にソートされた降順２個組データ（１４、
９）、（１０、７）、（３、２）、（１１、６）、（１
３、１）、（９、４）、（１２、５）、（１５、８）
が、表記された順に、比較処理部１−２へ、出力され
る。これが、図９の比較処理部１−２の部分である。

【００１７】比較処理部１−１に接続され、比較処理部
１−１から出力された降順２個組データが入力される比
較処理部１−２は、入力される降順２個組データ２組に
対して、更に比較処理を行ない、４つのソートデータを
降順に並べて一組にまとめた降順４個組データを作成し
て、比較処理部１−３へ出力する。

【００１８】以下に、比較処理部１−２が降順２個組デ
ータ２組を降順４個組データ１組にする動作について説
明する。まず、比較処理部１−２は、入力された第一の
降順２個組データ（１４、９）を、順番に、比較処理部
１−２に接続された記憶部２−２に記録する。続いて、
比較処理部１−２には、第二の降順２個組データ（１
０、７）が、順番に、入力される。

【００１９】そこで、比較処理部１−２では、記憶部２
−２に記録された第一の降順２個組データの内で値の大
きい先頭のデータであるソートデータ「１４」と、第二
の降順２個組データ（１０、７）の先頭のソートデータ
「１０」とが比較される。比較処理部１−２での第一の
降順２個組データの先頭のソートデータ「１４」と、第
二の降順２個組データの先頭のソートデータ「１０」と
の比較処理の結果、比較処理部１−２は、ソートデータ
「１４」を出力する。

【００２０】続いて、比較処理部１−２では、第一の降
順２個組データの残りのデータであるソートデータ
「９」と、第二の降順２個組データの先頭のデータであ
るソートデータ「１０」との比較処理が行われる。ソー
トデータ「９」とソートデータ「１０」との比較処理の
結果、比較処理部１−２はソートデータ「１０」を比較
処理部１−３へ出力する。

【００２１】ソートデータ「１０」が比較処理部１−２
から出力される時、第三の降順２個組データの残りのデ
ータであるソートデータ「２」が比較処理部１−２に入
力される。そして、比較処理部１−２に入力されたソー
トデータ「２」は、比較処理部１−２に接続された記憶
部２−２に記録される。

【００２２】さらに続いて、比較処理部１−２では、第
一の降順２個組データの残りのデータであるソートデー
タ「９」と、第二の降順２個組データの残りのデータで
あるソートデータ「７」との比較処理が行われる。

【００２３】ソートデータ「９」とソートデータ「７」
との比較処理の結果、比較処理部１−２は、ソートデー
タ「９」、「７」を、表記された順番に出力する。比較
処理部１−２からソートデータ「７」が出力される時、
比較処理部１−２には第四の降順２個組データの先頭の
ソートデータ「１１」が入力される。比較処理部１−２
に入力されたソートデータ「１１」は、比較処理部１−
２に接続された記憶部２−２に記録される。

【００２４】このように、ソート処理装置５に入力され
たデータ群は、比較処理部１−２から出力される時点
で、４つの降順４個組データ（１４、１０、９、７）、
（１１、６、３、２）、（１３、９、４、１）、（１
５、１２、８、５）のように並べかえられ、表記された
順に、比較処理部１−３へ出力される。これが、図９の
比較処理部１−３の部分である。

【００２５】各比較処理部１−３〜１−ｎでは、これま
で説明してきた比較処理部１−１〜１−２と同様の比較
処理が行われ、比較処理部１−ｎのｎの値が１大きくな
るに従い、比較処理部１−ｎから出力される降順ｎ個組
データを構成するソートデータの数は、比較処理部１−
（ｎ−１）から出力される降順（ｎ−１）個組を構成す
るソートデータの数の２倍になる。つまり、比較処理部
１−ｎは、降順２ⁿ個組データを出力する。このため、
ソート処理装置５に入力されるデータ群を構成するソー
トデータの数が２ⁿ以下の時には、所定の降順ソート処
理が実現される。

【００２６】しかし、ソート処理装置５に入力されるデ
ータ群を構成するソートデータの数が、２ⁿよりも多い
時には、ソート処理装置５が有する比較処理部１−１〜
１−ｎの数を増加させる必要がある。なお、比較処理部
１−１〜１−ｎの数を増加させる時、新たに設けられた
比較処理部には、新たな記憶部が接続される。

【００２７】比較処理部１−ｎで、ｎの値が大きくなる
に従い、比較処理部１−ｎから出力される降順２ⁿ個組
データを構成するソートデータの数が増加する。各比較
処理部に入力される全てのソートデータは接続されてい
る各記憶部に記録されるため、比較処理部１−ｎに接続
されている記憶部２−ｎの記憶容量も増加させる必要が
ある。第ｎ番目の比較処理部１−ｎは、２ⁿ個のソート
データから構成される降順２ⁿ個組データを出力する。
この時、各ソートデータの容量をＬとする。

【００２８】これらより、第ｎ番目の比較処理部１−ｎ
に接続された記憶部２−ｎが有するべき記憶容量は、２
ⁿ×Ｌ以上となる。比較処理部１−ｎで、そのｎの値が
１大きくなるに従い、比較処理部１−ｎから出力される
降順２ⁿ個組データを構成するソートデータの数が２倍
になるため、記憶部２−ｎは、そのｎの値が１大きくな
るに従い、その記憶容量を２倍以上にする必要がある。

【００２９】図８では、記憶部２−１〜２−ｎで、その
ｎの値が１大きくなるに従い、記憶部２−１〜２−ｎが
有する記憶容量が２倍ずつ大きくなっている様子を示し
ている。図８に示すように、ソート処理装置５は内部記
憶部４−１〜４−ｎを有しているが、この内部記憶部４
−１〜４−ｎには、記憶部２−１〜２−ｎに記録された
ソートデータが記録される。そして、比較処理部１−１
〜１−ｎは、内部記憶部４−１〜４−ｎに記録された所
定の範囲のソートデータを対象にして、比較処理を行な
う。なお、内部記憶部４−１〜４−ｎは、記憶部２−１
〜２−ｎに比べ、ソートデータを記憶できる記憶容量が
小さい。

【００３０】しかし、内部記憶部４−１〜４−ｎは、記
憶部２−１〜２−ｎに比べ、書き込みや読み出しの処理
速度が速い。なお、ここまでの説明では、ソート処理の
対象となるソートデータが、簡単な整数「１４」、
「９」等である場合を用いたが、実際のソート処理の対
象となるソートデータは、例えば人事データのように、
姓名、住所、年齢、その他の内容を示す容量のかなり大
きなものである場合が多い。

【００３１】そして、実際にソート処理の対象となるソ
ートデータが複数集まり構成されるデータ群が必要とす
る記憶容量は、数百バイトから数十Ｍバイトとなる場合
がある。ソート処理の対象となるソートデータの記憶容
量が大きい場合、比較処理部１−１〜１−ｎが行なう比
較処理は、記憶部２−１〜２−ｎに記録されたソートデ
ータを複数の範囲に区切り、各範囲を順に内部記憶部４
−１〜４−ｎに読み込み、この内部記憶部４−１〜４−
ｎに記録されたソートデータの所定の範囲に対して比較
処理を行なう。そして、比較処理をした結果、違いが見
られなかった場合には、区切られた次ぎなる所定の範囲
を、記憶部２−１〜２−ｎから内部記憶部４−１〜４−
ｎへ読み出し、次ぎなる比較処理が行われる。

【００３２】

【発明が解決しようとする課題】従来のソート処理装置
５の比較処理部１−１〜１−ｎでは、入力されたソート
データの比較処理、入力されたソートデータの一時保
存、及び比較処理に基づく比較結果の出力等の単純な処
理が行われる。そこで、これら単純な処理が行われる比
較処理部１−１〜１−ｎを１つの集積回路に集積させ、
ソート処理装置５の小型化を目指したいと考えられてき
た。

【００３３】しかし、従来のソート処理装置５では、比
較処理部１−１と記憶部２−１や、比較処理部１−２と
記憶部２−２のように複数の比較処理部１−１〜１−ｎ
それぞれに対して、記憶部２−１〜２−ｎそれぞれがひ
とつずつ接続されていた。これら記憶部２−１〜２−ｎ
は、企業の人事データや銀行の口座データ等の比較的大
容量のソートデータを記録することが多いため、記憶部
２−１〜２−ｎの記憶容量も大容量となり、比較処理部
１−１〜１−ｎと一緒に、同一の集積回路に集積させる
ことは困難であった。

【００３４】そこで、比較処理部１−１〜１−ｎのみを
１つの集積回路に集積させ、記憶部２−１〜２−ｎは別
に設けることが考えられた。この場合、集積回路に集積
させる比較処理部１−１〜１−ｎの数だけ、各比較処理
部１−１〜１−ｎと各記憶部２−１〜２−ｎとの間を接
続するための外部信号線が必要となり、この信号線に接
続される集積回路のピンを各比較処理部の数に対応させ
て設ける必要がある。

【００３５】しかし、ひとつの集積回路において、信号
線のために用いられるピンの数は限定されており、比較
処理部１−１〜１−ｎを多数有するものをひとつの集積
回路に集積させることは困難であった。同時に、ソート
処理装置５の小型化も困難であった。

【００３６】また、従来のソート処理装置５の各比較処
理部１−１〜１−ｎに接続される各記憶部２−１〜２−
ｎが有する記憶容量は、記憶部２−ｎのｎの値が大きく
なるに従い、大きくする必要がある。しかし、記憶部２
−１〜２−ｎが有する記憶容量は、所定の単位の記憶容
量の整数倍となることが多く、自由に記憶容量を設定す
ることが困難である。このため、記憶部２−ｎのｎの値
が小さい程、無駄に記憶容量を持つことが多く、記憶部
２−１〜２−ｎの使用効率の低下の原因となっていた。

【００３７】また、従来のソート処理装置５は、複数の
記憶部２−１〜２−ｎ毎にその記憶容量が異なるため、
ソート処理とは異なる他の処理を行なう装置の記憶部と
して、複数の処理装置の記憶部として兼用させようとし
ても、記憶部２−ｎのｎの値が大きい、記憶容量の大き
な記憶部、例えば記憶部２−ｎのみしか利用し難かっ
た。このため、ソート処理装置以外では利用できない記
憶部を、数多く備えるため、装置の複合化によるソート
処理装置の小型化を実現させ難かった。この発明は、こ
れらの問題点を鑑みなされたものであり、多数の比較処
理部１−１〜１−ｎを同一の集積回路に容易に集積させ
ることができるソート処理装置５を得ることを目的とす
る。

【００３８】また、この発明は、多数の比較処理部１−
１〜１−ｎを同一の集積回路に集積させることにより、
ソート処理装置５の小型化を実現することを目的とす
る。さらに、この発明は、その記憶部に余分な記憶容量
を持たせること無く、記憶部を効率的に使用できるソー
ト処理装置５を得ることを目的とする。

【００３９】

【課題を解決するための手段】この発明にかかるソート
処理装置は、所定の数のソートされるソートデータが入
力され、第一のアクセス信号、及び入力された所定の数
のソートデータの中の第一の所定数のソートデータを所
定の順番で出力する第一の比較部と、第一の比較部に接
続され、第一の比較部から出力された所定の順番のソー
トデータが入力され、第二のアクセス信号、及び入力さ
れたソートデータの中の第一の所定数より大きい第二の
所定数のソートデータを所定の順番で出力する第二の比
較部と、第一及び第二の比較部に共通接続され、第一及
び第二の比較部から出力される第一及び第二のアクセス
信号が入力され、入力された第一及び第二のアクセス信
号に基づく処理信号を出力するインタフェース部と、イ
ンタフェース部に接続され、インタフェース部から出力
された処理信号に基づく記録または読み出し動作が行わ
れる記憶部と、を備えるものである。

【００４０】また、この発明にかかるソート処理装置
は、第二の比較部は、入力されたソートデータの中の第
一の所定数の２倍の第二の所定数のソートデータを所定
の順番で出力するものである。

【００４１】さらに、この発明にかかるソート処理装置
のインタフェース部は、第一の比較部から出力された第
一のアクセス信号に基づき、第一の比較部に入力された
ソートデータを記憶部に記録、または記憶部に記録され
ているソートデータを第一の比較部に読み出し、第二の
比較部から出力された第二のアクセス信号に基づき、第
二の比較部に入力されたソートデータを記録部に記録、
または記憶部に記録されているソートデータを第二の比
較部に読み出すものである。

【００４２】また、この発明にかかるソート処理装置
は、第一及び第二の比較部に入力されたソートデータ
を、第一の比較部または第二の比較部に対応させて、記
憶部の異なるアドレスに記録させるものである。

【００４３】さらに、この発明にかかるソート処理装置
のインタフェース部は、第一及び第二の比較部から出力
された第一及び第二のアクセス信号に基づき、第一及び
第二の比較部に入力されたソートデータが記録され、記
憶部より記録及び読み込み処理の速度が速い第二の記憶
部を有するものである。

【００４４】

【発明の実施の形態】

発明の実施の形態１．本発明によるソート処理装置の一
実施形態を図１に示す。図１において、２は記憶部であ
る。６はインタフェース部であるメモリアクセスインタ
フェース部であり、記憶部２に接続される。

【００４５】また、メモリアクセスインタフェース部６
は、各比較処理部１−１〜１−ｎに共通接続され、各比
較処理部１−１〜１−ｎから出力されるアクセス信号に
従って、記憶部２へソートデータの書込み又は読み出し
を行う処理信号を出力する。

【００４６】なお、従来のソート処理装置５では、各比
較処理部１−１〜１−ｎ個々が、インタフェース装置
（図示せず）を有し、各比較処理部１−１〜１−ｎは、
インタフェース装置（図示せず）を介して、各比較処理
部１−１〜１−ｎに接続されている記憶部２−１〜２−
ｎに、ソートデータの書き込みや読み出しといった処理
動作であるアクセスを行なう。

【００４７】また、各比較処理部１−１〜１−ｎから出
力されるアクセス信号は、アクセス信号を出力した比較
処理部１−１〜１−ｎを識別する番号、書き込みや読み
出しといった各比較処理部１−１〜１−ｎの処理目的で
あるアクセス内容、処理するソートデータの所在を示す
アクセス元、処理するソートデータの記録先を示すアク
セス先、及びソートデータのデータ長を示すアクセスの
サイズ等のデータから構成される。

【００４８】この実施形態１の比較処理部１−１〜１−
ｎそれぞれは、比較処理部１−１が内部記憶部４−１
を、比較処理部１−２が内部記憶部４−２を有するよう
に、内部記憶部４−１〜４−ｎそれぞれを有する。ま
た、この実施形態１のソート処理基本部３−１〜３−ｎ
は、比較処理部１−１〜１−ｎ及び内部記憶部４−１〜
４−ｎを有する。

【００４９】さらに、この実施形態１のソート処理装置
５は、記憶部２、メモリアクセスインタフェース部６、
及びソート処理基本部３−１〜３−ｎから構成される。
記憶部２は、比較処理部１−１〜１−ｎに入力されたソ
ートデータが、入力された比較処理部１−１〜１−ｎか
ら出力されるメモリアクセス信号に基づき、異なるアド
レスに記録される。

【００５０】この実施形態１の記憶部２は、従来例の記
憶部２−１〜２−ｎそれぞれが合わさったものに相当
し、このことを示したものが図２である。図２に示すよ
うに、記憶部２の内部は、比較処理部１−１〜１−ｎが
必要とする記憶容量に応じて、アドレスで７−１〜７−
ｎの領域に分割される。

【００５１】各比較処理部１−１〜１−ｎは、ソートデ
ータが入力されると、アクセス信号を出力し、入力され
たソートデータを、メモリアクセスインタフェース部６
を介して、各比較処理部１−１〜１−ｎに対応して割り
付けられた領域７−１〜７−ｎに記録する。

【００５２】つまり、記憶部２でアドレスによって分割
された記憶領域７−１〜７−ｎは、記憶領域７−１と記
憶部２−１、及び記憶領域７−２と記憶部２−２のよう
に従来例の記憶部２−１〜２−ｎに対応するものであ
る。

【００５３】記憶部２が有する記憶容量は、従来例の記
憶部２−１〜２−ｎ各々が有すべき記憶容量を合計した
もの以上が必要である。なお、図１において、図８に示
した従来例と同一又は相当部分には、同一符号を付して
その説明を省略し、図８と相違する部分について説明し
た。

【００５４】次に、図１に示した実施形態１の動作につ
いて、図３及び図４を用いて説明する。本発明のソート
処理装置５は、メモリアクセスインタフェース部６を設
けることにより、各比較処理部１−１〜１−ｎが出力す
るアクセス信号に基づく記憶部２へのアクセスを制御し
ている。

【００５５】なお、比較処理部１−１から出力されたア
クセス信号は第一のアクセス信号に相当し、比較処理部
１−２から出力されたアクセス信号は第二のアクセス信
号に相当する。

【００５６】まず、図４における時間ｆにおいて、比較
処理部１−３からメモリアクセスインタフェース部６へ
出力されるアクセス信号には、［比較処理部１−３、書
き込み、内部記憶部４−３のアドレスＡ、記憶部２のア
ドレスＡ’、データ長］や［比較処理部１−３、読み出
し、記憶部２のアドレスＢ、内部記憶部４−３のアドレ
スＢ’、データ長］がある。

【００５７】メモリアクセスインタフェース部６には、
各比較処理部１−１〜１−ｎから出力されたアクセス信
号が入力される。また、アクセス信号が入力されたメモ
リアクセスインタフェース部６は、入力されたアクセス
信号に基づき、各比較処理部１−１〜１−ｎや記憶部２
に対して、ソートデータの読み出しや書き込みといった
処理を行なう。

【００５８】図３は、比較処理部１−１〜１−３が記憶
部２に対して行なう処理動作、及びその処理動作のタイ
ミングである時間を記したものである。比較処理部１−
１〜１−３の処理動作とは、比較処理部１−１〜１−３
がメモリアクセスインタフェース部６を介して記憶部２
に対して行なうソートデータの書き込みや読み出しの動
作を示す。なお、図中、「Ｗ」は記憶装置２への書込み
を示し、「Ｒ」は記憶装置からの読出しを示す。

【００５９】図４は、図３に示した比較処理部１−１〜
１−３の処理動作の内から、特に比較処理部１−２の処
理動作を示したものである。比較処理部１−２の処理動
作を示す図４には、比較処理部１−２に入力されるソー
トデータ、記憶部２に記録されているソートデータ、及
び比較処理部１−２がメモリアクセスインタフェース部
６を介して記憶部２に行なう処理動作が示されている。

【００６０】また図４には、比較処理部１−２で比較処
理される２つのソートデータ、及び比較処理部１−２か
ら出力されるソートデータが示されている。さらに、こ
れらのことは、時間ｃ〜ｕ毎に示されている。

【００６１】比較処理部１−２は、比較処理部１−１か
ら出力された降順２個組データが入力され、入力された
降順２個組データ２組より降順４個組データ１組が作成
される。この比較処理部１−２で作成された降順４個組
データは、比較処理部１−３へ出力される。

【００６２】図４の各時間において、２つの降順２個組
データから１つの降順４個組データが作成されるまで
の、比較処理部１−２の動作処理について説明する。時
間ｃにおいて、比較処理部１−２には、第一の降順２個
組データの先頭のデータであるソートデータ「１４」が
入力される。そして、比較処理部１−２に入力されたソ
ートデータ「１４」は、メモリアクセスインタフェース
部６を介して記憶部２に記録される。

【００６３】時間ｄにおいて、比較処理部１−２には、
第一の降順２個組データの２番目のデータであるソート
データ「９」が入力される。そして、この入力されたソ
ートデータ「９」も、メモリアクセスインタフェース部
６を介して記憶部２に記録される。

【００６４】時間ｅにおいて、比較処理部１−２には、
第二の降順２個組データの先頭のデータであるソートデ
ータ「１０」が入力される。そして、この入力されたソ
ートデータ「１０」は、メモリアクセスインタフェース
部６を介して記憶部２に記録される。

【００６５】また、比較処理部１−２に第二の降順２個
組データの先頭のデータであるソートデータ「１０」が
入力されると、比較処理部１−２は、記憶部２からメモ
リアクセスインタフェース部６を介して第一の降順２個
組データの先頭のデータであるソートデータ「１４」を
読み出す。

【００６６】そして、比較処理部１−２に入力されたソ
ートデータ「１０」およびソートデータ「１４」は、比
較処理部１−２で、その数値の大小が比較される。な
お、図４における時間ｅの記憶部の動作の欄に、「ソー
トデータ‘１０’の書込み」と一緒に「ソートデータ
‘１０’の読出し」という記載があるのは、ソートデー
タのデータ容量が大きい場合の処理動作である。

【００６７】時間ｆにおいて、比較処理部１−２は、時
間ｅで行われた比較処理の結果に基づき、ソートデータ
「１４」を出力する。また、比較処理部１−２は、第一
の降順２個組データの残りのデータであるソートデータ
「９」を、記憶部２からメモリアクセスインタフェース
部６を介して比較処理部１−３に読み出す。

【００６８】そして、比較処理部１−２では、ソートデ
ータ「９」およびソートデータ「１０」の比較処理が行
われる。またこの時、比較処理部１−２には、第二の降
順２個組データの先頭のデータであるソートデータ「１
０」に続いて、第二の降順２個組データの残りのデータ
であるソートデータ「７」が、入力される。

【００６９】入力されたソートデータ「７」は、メモリ
アクセスインタフェース部６を介して記憶部２に記録さ
れる。時間ｇにおいて、比較処理部１−２は、時間ｆで
行われた比較処理の結果に基づき、ソートデータ「１
０」を出力する。

【００７０】また、比較処理部１−２は、第二の降順２
個組データの残りのデータであるソートデータ「７」
を、記憶部２からメモリアクセスインタフェース部６を
介して比較処理部１−３に読み出す。そして、比較処理
部１−２では、ソートデータ「７」およびソートデータ
「９」の比較処理が行われる。

【００７１】またこの時、比較処理部１−２には、第三
の降順２個組データの先頭のデータであるソートデータ
「３」が入力される。入力されたソートデータ「３」
は、メモリアクセスインタフェース部６を介して記憶部
２に記録される。

【００７２】時間ｈにおいて、比較処理部１−２は、時
間ｇで行われた比較処理の結果に基づき、ソートデータ
「９」を出力する。またこの時、比較処理部１−２に
は、第三の降順２個組データの先頭のデータであるソー
トデータ「３」に続いて、第三の降順２個組データの残
りのデータであるソートデータ「２」が入力される。入
力されたソートデータ「２」は、メモリアクセスインタ
フェース部６を介して記憶部２に記録される。

【００７３】時間ｉでは、降順４個組データを構成する
第一の降順２個組データ及び第二の降順２個組データの
内で、まだ比較処理部１−２から出力されていないソー
トデータ「７」が出力される。また、比較処理部１−２
には、第四の降順２個組データの先頭のデータであるソ
ートデータ「１１」が入力される。

【００７４】入力されたソートデータ「１１」は、メモ
リアクセスインタフェース部６を介して記憶部２に記録
される。さらに、比較処理部１−２は、記憶部２に記録
されている第三の降順２個組データの先頭のデータであ
るソートデータ「３」を読み出す。そして、比較処理部
１−２では、ソートデータ「３」およびソートデータ
「１１」の比較処理が行われる。

【００７５】比較処理部１−２では、時間ｃ〜時間ｉに
示した処理動作が繰り返され、比較処理部１−３に入力
される２つの降順２個組データからひとつの降順４個組
データが作成される。そして、比較処理部１−２で作成
された降順４個組データは、比較処理部１−４を含むソ
ート処理基本部３−３へ出力される。

【００７６】なお、これまでの説明では、ソートデータ
が単純な整数の場合を説明してきたが、一般に使用され
るソートデータは、企業の人事データや銀行の口座デー
タ等のある程度の容量がある。このある程度の容量があ
るソートデータを対象に、比較処理部１−１〜１−ｎが
比較処理を行なう場合は、対象となるソートデータを複
数に区切り、この区切られた所定の範囲でのソートデー
タに対して比較処理が行われる。

【００７７】そして、この所定の範囲で比較処理を行な
っても差異が現れない場合、比較処理部１−１〜１−ｎ
は、ソートデータに対する次ぎなる所定の範囲を対象と
して、再び比較処理を行なう。

【００７８】比較処理部１−１〜１−ｎが、容量の大き
いソートデータの所定の範囲に対して、比較処理を行な
っても、その比較される２つのソートデータの値に差異
が見られない場合、まず比較処理が行われた所定の範囲
のソートデータは、比較処理部１−１〜１−ｎ内に保存
され、そのソートデータの次ぎなる所定の範囲を、メモ
リアクセスインタフェース部６を介して、記憶部２から
読み出す。

【００７９】そして、新たに読み出された所定の範囲の
ソートデータに対して、再び比較処理が行われる。比較
処理部１−１〜１−ｎによって行われた比較処理の結
果、比較結果に再び差異が現れない場合には、次ぎなる
所定の範囲のソートデータをメモリアクセスインタフェ
ース部６を介して記憶部２から読み出し、同様の比較処
理を行なう。比較結果に差異が現れない場合には、この
一連の処理がくり返し行われる。

【００８０】例えば、比較処理部１−１〜１−ｎが有す
る内部記憶部４−１〜４−ｎの記憶容量よりも大きな記
憶容量を要するソートデータが比較処理の対象である場
合、このソートデータは記録できる範囲内で内部記憶部
４−１〜４−ｎに記録される。この内部記憶部４−１〜
４−ｎに記録された範囲のソートデータに対して、比較
処理部１−１〜１−ｎは、比較処理を行なう。

【００８１】この比較処理が行われても差異が見られな
かった場合、内部記憶部４−１〜４−ｎに記録されてい
ない残りの部分のソートデータに対して比較処理を行な
うため、記憶部２からメモリアクセスインタフェース部
６を介して該当する部分のソートデータが読出される。

【００８２】このように、実施形態１のソート処理装置
５が有するメモリアクセスインタフェース部６は、従来
のソート処理装置５の各比較処理部１−１〜１−ｎが各
記憶部２−１〜２−ｎへアクセスするために備えていた
複数のインタフェース部（図示せず）を、１つに集約し
たものである。

【００８３】実施形態１のソート処理装置５が有する比
較処理部１−１〜１−ｎでは、入力された２つのソート
データに対する比較処理、入力されたソートデータの一
時保存、及び比較処理に基づく比較結果の出力等の単純
な処理が行われる。

【００８４】また、実施形態１のソート処理装置５が有
するメモリアクセスインタフェース部６では、各比較処
理部１−１〜１−ｎから出力されるアクセス信号に基づ
き、メモリアクセスインタフェース部６がアクセスする
記憶部２の宛先であるアクセスアドレスの生成処理、お
よび各比較処理部１−１〜１−ｎと記憶部２との間で行
われるソートデータの転送処理等の単純な処理が行われ
る。

【００８５】このように、比較処理部１−１〜１−ｎ及
びメモリアクセスインタフェース部６は、単純な処理が
行われる部分なので、同一の集積回路に集積させること
が容易である。そして、従来のソート処理装置５では複
数に分割されていた記憶部２−１〜２−ｎを、実施形態
１のソート処理装置５では、ひとつの記憶部２に集約し
た。

【００８６】ひとつに集約された記憶部２では、各比較
処理部１−１〜１−ｎから出力されるソートデータが記
録される時、ソートデータが記録されるアドレスを、各
比較処理部１−１〜１−ｎに応じて変えることにより、
複数の比較処理部１−１〜１−ｎに対応している。

【００８７】このように、実施形態１のソート処理装置
５では、各比較処理部１−１〜１−ｎに対して共用でき
るひとつの記憶部２を備え、従来のソート処理装置５が
備えていた複数の記憶部２−１〜２−ｎをひとつに集約
させ、アドレスにより各記憶部２−１〜２−ｎに対応さ
せた。このため、各記憶部２−１〜２−ｎを構成する記
憶素子各々が有する所定の単位の記憶容量では余分な記
憶容量が備えられていた各記憶部２−１〜２−ｎに適正
な記憶容量を与えることが可能となり、ソート処理装置
が有する記憶部から余分な記憶容量を削減することが可
能となる。

【００８８】また、実施形態１のソート処理装置５で
は、各比較処理部１−１〜１−ｎに対して共用できるひ
とつのメモリアクセスインタフェース部６、及び各比較
処理部１−１〜１−ｎに対して共用できるひとつの記憶
部２を備えることにより、集積回路と記憶部２とを接続
する信号線の数を、従来の比較処理部１−１〜１−ｎの
集積した数だけから１本に集約させることが可能とな
り、集積回路の入出力ピンの数による制約を受けること
なく、複数の比較処理部１−１〜１−ｎをひとつの集積
回路に集積させることが容易になる。

【００８９】さらに、実施形態１のソート処理装置５が
有する複数の比較処理部１−１〜１−ｎを集積させるこ
とが容易になるため、ソート処理装置５の小型化も容易
になる。

【００９０】集積回路の入出力ピンの数による制約で生
じる、従来のソート処理装置５と実施形態１のソート処
理装置５との比較処理部１−１〜１−ｎの集積度の違い
を、具体的に以下に説明する。例えば、従来のソート処
理装置５では、１つの集積回路に２つの比較処理部１−
１〜１−２の集積が可能であるとする。またこの時、各
比較処理部１−１〜１−２と各記憶部２−１〜２−２と
の間に設けられる２本の信号線が集積回路の入出力ピン
に各々割り当てられているものとする。つまり、従来の
ソート処理装置５では、比較処理部１−１〜１−２個々
が入出力ピンを１本ずつ利用していた。

【００９１】しかし、実施形態１のソート処理装置５で
は、各比較処理部１−１〜１−２に共通のメモリアクセ
スインタフェース部６が接続されることにより、比較処
理部１−１〜１−２個々が２本の入出力ピンを共用する
ことができるため、実施形態１のソート処理装置５のデ
ータの転送能力は従来のソート処理装置５の２倍とな
る。また、実施形態１のソート処理装置５が、メモリア
クセスインタフェース部６を設けることにより、実施形
態１のソート処理装置５は、処理能力の高い記憶部２を
備えることができる。

【００９２】仮に、実施形態１のソート処理装置５が備
える記憶部２の処理能力が、従来のソート処理装置５が
備える記憶部２−１〜２−ｎの処理能力の２倍であると
する。すると、実施形態１のソート処理装置５は、メモ
リアクセスインタフェース部６によるデータの転送能力
の向上、及び記憶部２による記憶部２の処理能力の向上
より、従来のソート処理装置５の４倍の比較処理部１−
１〜１−ｎを１つの集積回路に集積させることができ
る。

【００９３】また、実施形態１のソート処理装置５が有
するメモリアクセスインタフェース部６は、従来のソー
ト処理装置５の各比較処理部１−１〜１−ｎが各記憶部
２−１〜２−ｎへアクセスするために備えていた複数の
インタフェース部（図示せず）を、１つに集約したもの
である。つまり、従来のソート処理装置５では、ひとつ
の集積回路中に例えば８つの比較処理部１−１〜１−８
を集積させる場合、小さな容量のインタフェース部（図
示せず）を８つ備える必要があった。

【００９４】そのため、実施形態１のソート処理装置５
が有するメモリアクセスインタフェース部６は、従来の
ソート処理装置５が有するインタフェース部（図示せ
ず）８個分の規模があっても、処理速度等の諸機能が同
等であれば、従来装置のインタフェース部（図示せず）
８個と実施形態１のメモリアクセスインタフェース部６
とは、集積回路内での回路規模に実質的な変化はない。

【００９５】しかし、従来装置のインタフェース部（図
示せず）８個分もの回路規模を有する実施形態１のメモ
リアクセスインタフェース部６には、構造が複雑にはな
るがメモリインタリーブ等の高速のメモリアクセス技術
を用いることができ、従来よりも高速の処理動作を可能
にするものにすることができる。この高速の処理動作を
提供するメモリアクセスインタフェース部６が得られた
ならば、メモリアクセスインタフェース部６に各比較処
理部１−１〜１−ｎから出力されたアクセス信号が集中
しても、ソート処理の処理能力の低下は抑えるられる。

【００９６】実施形態１のソート処理装置が、メモリア
クセスインタフェース部６を設け、従来のソート処理装
置５よりも高速で記憶部２にアクセスが出来るようにな
ると、記憶部２に用いられることの多いＤＲＡＭ素子
を、ＤＲＡＭ素子よりも高速の処理が行われるシンクロ
ナスＤＲＡＭ等に変更させることができる。

【００９７】記憶部２に用いられる記憶素子をＤＲＡＭ
素子からシンクロナスＤＲＡＭ素子に変更することによ
り、メモリである記憶部２にアクセスする間隔であるメ
モリアクセスサイクルが約６０ｎｓから約１０ｎｓに向
上する。このため、実施形態１のソート処理装置は、従
来装置の約６倍のデータ量の転送が可能となる。

【００９８】なお、実施形態１のソート処理装置５が有
するメモリアクセスインタフェース部６が行なう記憶部
２への書き込みや記憶部２からの読み出しといった処理
のデータの単位は、ソートデータ単位でも降順ｎ個組デ
ータ（ｎは整数）単位でもよい。しかし、メモリアクセ
スインタフェース部６にアクセス信号が入力される度
に、メモリアクセスインタフェース部６が記憶部２へ書
き込みや読み出しといったアクセスを行なうことは、ソ
ート処理装置５の処理動作の効率の向上を妨げる。

【００９９】書き込みや読み出しといったアクセス処理
は、単位とするデータのデータ量が大きい程、処理のた
めに必要な時間を短縮させることができる。そこで、メ
モリアクセスインタフェース部６が記憶部２に対してア
クセスするデータサイズを統一するように制御されれ
ば、メモリアクセスインタフェース部６と記憶部２との
間で効率的なデータの転送処理が行われ、ソート処理装
置５のソート処理能力が向上する。

【０１００】また、実施形態１のソート処理装置５に入
力されるソートデータのデータ長が一定である場合、実
施形態１のソート処理装置５が有するメモリアクセスイ
ンタフェース部６に、各比較処理部１−１〜１−ｎから
出力されるアクセス信号のデータサイズに関する情報を
登録しておくことにより、各比較処理部１−１〜１−ｎ
から出力されるアクセス信号からデータサイズに関する
情報を削除することができ、アクセス信号の構成を簡単
にすることができる。

【０１０１】さらに、実施形態１のソート処理装置５に
入力されるソートデータのデータ長が一定である場合、
実施形態１のソート処理装置５が有するメモリアクセス
インタフェース部６に、各比較処理部１−１〜１−ｎか
ら出力されるアクセス信号のデータサイズに関する情報
を登録しておくことにより、記憶部２、第一の記憶部４
−１〜４−ｎ、及び第二の内部記憶部８をメモリアクセ
スインタフェース部６に登録したデータサイズ単位に分
割してソートデータの記録処理を行なうことが出来るた
め、記憶部２、第一の記憶部４−１〜４−ｎ、及び第二
の内部記憶部８を効率的に使用できる。

【０１０２】発明の実施の形態２．本発明によるソート
処理装置５の他の実施形態を図５に示す。図５におい
て、８は第２の内部記憶部であり、メモリアクセスイン
タフェース部６に設けられる。なお、図５において、図
１に示した従来例と同一又は相当部分には、同一符号を
付してその説明を省略し、図１と相違する部分について
説明した。

【０１０３】次に、図５に示したこの発明の実施形態２
の動作について説明する。この第２の内部記憶部８は、
記憶部２よりも読み出しや書き込みに対する処理速度が
速いものとする。また、第２の内部記憶部８は、内部記
憶部４−１〜４−ｎよりもその記憶容量が大きく、内部
記憶部４−１〜４−ｎに記録されるよりも大きなデータ
容量を有するソートデータが記録される。

【０１０４】比較処理部１−１〜１−ｎで比較処理され
るソートデータは、所定の範囲で記憶部２から第二の内
部記憶部８に読み出される。そして、第二の内部記憶部
８に読み出されたソートデータは、第二の内部記憶部８
とはまた別の所定の範囲で各比較処理部１−１〜１−ｎ
が有する内部記憶部４−１〜４−ｎに読み出される。

【０１０５】比較処理部１−１〜１−ｎが入力されたソ
ートデータに対して比較処理を行なう時、その比較処理
は、内部記憶部４−１〜４−ｎに記録されているソート
データに対して行われる。そして、比較対象であるソー
トデータが、その一部分しか内部記憶部４−１〜４−ｎ
に記録されず、その内部記憶部４−１〜４−ｎに記録さ
れている範囲のソートデータに対して比較処理が行われ
たが、その比較処理の結果に差異が現れなかった場合、
比較処理部１−１〜１−ｎは、第２の内部記憶部８に記
録されているソートデータに対して比較処理を行なう。

【０１０６】なお、比較対象であるソートデータが、そ
の一部分しか第二の内部記憶部８に記録されず、その第
二の内部記憶部８に記録されている範囲のソートデータ
に対して比較処理が行われたが、その比較処理の結果に
差異が現れなかった場合、比較処理部１−１〜１−ｎ
は、記憶部２に記録されているソートデータに対して比
較処理を行なう。

【０１０７】このように、実施形態２のソート処理装置
５は、内部記憶部４−１〜４−ｎよりも記憶容量が大き
く、記憶部２よりも高速に書き込みや読み出し等の処理
を行なうことができる第２の内部記憶部８を備えたた
め、ソート処理装置５に入力されるソートデータのデー
タ容量が大きくてもソート処理を高速に行なうことがで
きる。

【０１０８】発明の実施の形態３．本発明によるソート
処理装置の他の実施形態を図６に示す。９−１〜９−ｍ
は内部メモリインタフェース部であり、各内部メモリイ
ンタフェース部９−１〜９−ｍは、比較処理部１−１〜
１−ｎのいずれか、及びメモリアクセスインタフェース
部６に接続される。

【０１０９】８−１〜８−ｍは第２の内部記憶部であ
り、内部メモリインタフェース部９−１が第二の内部記
憶部８−１を有し、内部メモリインタフェース部９−２
が第二の内部記憶部８−２を有するように、各第二の内
部記憶部８−１〜８−ｍは各内部メモリインタフェース
部９−１〜９−ｍに設けられる。なお、図６において、
図１に示した従来例と同一又は相当部分には、同一符号
を付してその説明を省略し、図１と相違する部分につい
て説明した。

【０１１０】次に、図６に示したこの発明の実施形態３
の動作について説明する。比較処理部１−１〜１−ｎが
比較処理を行なう時、比較処理部１−１〜１−ｎは記憶
部２からソートデータを内部記憶部４−１〜４−ｎ及び
第二の内部記憶部８−１〜８−ｍへ読み出す。そして、
比較処理部１−１〜１−ｎは、内部記憶部４−１〜４−
ｎに記録されているソートデータに対して、ソート処理
を行なう。

【０１１１】なお、ソート処理の対象であるソートデー
タが、その一部分しか内部記憶部４−１〜４−ｎに記録
されず、その内部記憶部４−１〜４−ｎに記録されてい
る範囲のソートデータに対して比較処理が行われたが、
その比較処理の結果に差異が現れなかった場合、比較処
理部１−１〜１−ｎは、第二の内部記憶部８−１〜８−
ｍに記録されているソートデータに対して比較処理を行
なう。

【０１１２】また、ソート処理の対象であるソートデー
タが、その一部分しか第二の内部記憶部８に記録され
ず、その第二の内部記憶部８に記録されている範囲のソ
ートデータに対して比較処理が行われたが、その比較処
理の結果に差異が現れなかった場合、比較処理部１−１
〜１−ｎは、記憶部２に記録されているソートデータに
対して比較処理を行なう。

【０１１３】実施形態３のソート処理装置５は、複数の
第二の内部記憶部８−１〜８−ｍを有するため、各比較
処理部１−１〜１−ｎから第二の内部記憶部８−１〜８
−ｍへのアクセスの集中を緩和させることができる。な
お、第二の内部記憶部８−１〜８−ｍには、比較処理部
１−１〜１−ｎの内の幾つかが接続されるため、各比較
処理部１−１〜１−ｎから出力されるメモリアクセス信
号を制御する必要がある。

【０１１４】各第二の内部記憶部８−１〜８−ｍに対す
るメモリアクセス信号の制御を行なう部分が、内部メモ
リインタフェース部９−１〜９−ｍである。なお、各内
部メモリインタフェース９−１〜９−ｍには、複数の比
較処理部１−１〜１−ｎが接続されてもよいので、ｍは
ｎよりも小さい整数となる。

【０１１５】また、第２の内部記憶部８−１〜８−ｍが
有する記憶容量は、各比較処理部１−１〜１−ｎから出
力される降順ｎ個組データのデータ長に合わせて、変化
させたほうが、第２の内部記憶部８−１〜８−ｍを効率
良く利用することができる。

【０１１６】このように実施形態３のソート処理装置５
は、複数の第二の内部記憶部８−１〜８−ｍを備えたた
め、各比較処理部１−１〜１−ｎから出力されるアクセ
ス信号に基づく処理動作を分散させて処理することがで
き、ソート処理装置５の処理能力が向上する。

【０１１７】発明の実施の形態４．本発明によるソート
処理装置の他の実施形態を図７に示す。図７において、
記憶部２は、記憶部２と他の部分とを接続する信号線で
あるアクセスバスを２つ有する。

【０１１８】第一のアクセスバス２０は、記憶部２とメ
モリアクセスインタフェース部６とを接続する信号線で
ある。第二のアクセスバス１０は、記憶部２と他の装置
とを接続する信号線である。なお、図７において、図１
に示した実施形態１と同一又は相当部分には、同一符号
を付してその説明を省略し、図１と相違する部分につい
て説明した。

【０１１９】実施形態４のソート処理装置５が有する記
憶部２は、ソート処理装置５がソート処理を行なってお
らず、記憶部２に対してソートデータの書き込みや読み
出し等の処理を行っていない場合、記憶部２に第二のア
クセスパス１０を介して接続されている他の装置から出
力されたデータが記録される。

【０１２０】なお、図７に示した実施形態４の動作につ
いては、図１に示した実施形態１の動作と同様であり、
実施形態１の動作と相違する部分について説明した。実
施形態４の記憶部２は、ソート処理装置５の記憶部２と
して処理動作する一方、ソート処理装置５の記憶部２と
して処理動作していない時には、第二のアクセスバス１
０を介して接続されている他の装置の記憶部として処理
動作する。

【０１２１】このように、実施形態４が有する記憶部２
は、２つの装置の内の一方の装置が使用していない時に
は、もう一方の装置によって利用できるようになってい
るため、効率よく利用され、ソート処理装置５を含む複
数の装置を有する大型装置の小型化を図ることができ
る。

【０１２２】実施形態４のソート処理装置５は、記憶部
２に対して、アドレスによる記録位置を制御することに
より複数の比較処理部１−１〜１−ｎ個々に対応した複
数の記憶部７−１〜７−ｎとして活用できる。また、実
施形態４のソート処理装置５は、記憶部２に対して、ア
ドレスによる記録位置の制御を行なわないことにより、
１つの大きな記憶容量を有する記憶部として活用でき
る。

【０１２３】

【発明の効果】以上のように、本発明におけるソート処
理装置は、所定の数のソートされるソートデータが入力
され、第一のアクセス信号、及び入力された所定の数の
ソートデータの中の第一の所定数のソートデータを所定
の順番で出力する第一の比較部と、第一の比較部に接続
され、第一の比較部から出力された所定の順番のソート
データが入力され、第二のアクセス信号、及び入力され
たソートデータの中の第一の所定数より大きい第二の所
定数のソートデータを所定の順番で出力する第二の比較
部と、第一及び第二の比較部に共通接続され、第一及び
第二の比較部から出力される第一及び第二のアクセス信
号が入力され、入力された第一及び第二のアクセス信号
に基づく処理信号を出力するインタフェース部と、イン
タフェース部に接続され、インタフェース部から出力さ
れた処理信号に基づく記録または読み出し動作が行われ
る記憶部と、を備えており、複数の比較部各々がインタ
フェース部に共通接続されることにより、１本の信号線
にまとめることができ、この１本の信号線が記憶部に接
続されるための、複数の比較部をひとつの集積回路にま
とめることが容易となり、ソート処理装置の小型化が可
能となる。

【０１２４】また、本発明におけるソート処理装置の第
二の比較部は、入力されたソートデータの中の上記第一
の所定数の２倍の第二の所定数のソートデータを所定の
順番で出力し、複数の比較部各々がインタフェース部に
共通接続されることにより、１本の信号線にまとめるこ
とができ、この１本の信号線が記憶部に接続されるため
の、複数の比較部をひとつの集積回路にまとめることが
容易となり、ソート処理装置の小型化が可能となる。

【０１２５】さらに、本発明におけるソート処理装置の
インタフェース部は、第一の比較部から出力された第一
のアクセス信号に基づき、第一の比較部に入力されたソ
ートデータを記憶部に記録、または記憶部に記録されて
いるソートデータを第一の比較部に読み出し、第二の比
較部から出力された第二のアクセス信号に基づき、第二
の比較部に入力されたソートデータを記録部に記録、ま
たは記憶部に記録されているソートデータを第二の比較
部に読み出し、第一及び第二の比較部から出力される第
一及び第二のアクセス信号に基づくソートデータの記録
及び読み出し処理を、１本の信号線を介して一括して制
御するため、複数の比較部をひとつの集積回路にまとめ
ることが容易となり、ソート処理装置の小型化が可能と
なる。

【０１２６】また、本発明におけるソート処理装置は、
第一及び第二の比較部に入力されたソートデータを、第
一の比較部または第二の比較部に対応させて、ひとつの
記憶部の異なるアドレスに記録させるため、記憶部が余
分な記憶容量を備えることを抑えることができる。

【０１２７】さらに、本発明におけるソート処理装置の
インタフェース部は、第一及び第二の比較部から出力さ
れた第一及び第二のアクセス信号に基づき、第一及び第
二の比較部に入力されたソートデータが記録され、記憶
部より記録及び読み込み処理の速度が速い第二の記憶部
を有し、第二の記憶部は、記憶部に記録されている第一
の比較部または第二の比較部による比較処理に用いられ
るソートデータを記録する。そして、第一の比較部及び
第二の比較部は、記憶部に比べて記録及び読み込みの処
理速度が速い第二の記憶部に記録されたソートデータを
対象に、比較処理を行なうため、高速に記録及び読み込
み処理を行なうことができる。

【図面の簡単な説明】

【図１】 本発明の実施形態１に示すソート処理装置の
ブロック図である。

【図２】 実施形態１のソート処理装置が有する記憶部
の領域が分割されている状況を示す図である。

【図３】 本発明のソート処理装置におけるソート処理
の処理方法を示す図である。

【図４】 本発明のソート処理装置が有する比較処理部
１−３におけるソート処理の処理方法を示す図である。

【図５】 実施形態２のソート処理装置を示すブロック
図である。

【図６】 実施形態３のソート処理装置を示すブロック
図である。

【図７】 実施形態４のソート処理装置を示すブロック
図である。

【図８】 従来のソート処理装置のブロック図である。

【図９】 従来のソート処理装置におけるソート処理の
処理方法を示す図である。

【符号の説明】

１−１〜１−ｎ 比較処理部 ２ 本発明における記憶部 ２−１〜２−ｎ 従来例における記憶部 ３−１〜３−ｎ ソート処理基本部 ４−１〜４−ｎ 内部記憶部 ５ ソート処理装置 ６ メモリインタフェース部 ８ 第２の内部記憶部 ８−１〜８−ｍ 数台の比較処理部毎に設けられた第２
の内部記憶部 ９−１〜９−ｍ 数台の比較処理部毎に設けられた内部
メモリインタフェース部 １０ 記憶部２が有する第２のアクセス経路

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定の数のソートされるソートデータが入
   力され、第一のアクセス信号、及び上記入力された所定
   の数のソートデータの中の第一の所定数のソートデータ
   を所定の順番で出力する第一の比較部と、上記第一の比
   較部に接続され、上記第一の比較部から出力された所定
   の順番のソートデータが入力され、第二のアクセス信
   号、及び上記入力されたソートデータの中の上記第一の
   所定数より大きい第二の所定数のソートデータを所定の
   順番で出力する第二の比較部と、上記第一及び第二の比
   較部に共通接続され、上記第一及び第二の比較部から出
   力される上記第一及び第二のアクセス信号が入力され、
   入力された上記第一及び第二のアクセス信号に基づく処
   理信号を出力するインタフェース部と、上記インタフェ
   ース部に接続され、上記インタフェース部から出力され
   た処理信号に基づく記録または読み出し動作が行われる
   記憶部と、を備えたことを特徴とするソート処理装置。
2. 【請求項２】第二の比較部は、入力されたソートデータ
   の中の上記第一の所定数の２倍の第二の所定数のソート
   データを所定の順番で出力することを特徴とする請求項
   １に記載のソート処理装置。
3. 【請求項３】インタフェース部が、第一の比較部から出
   力された第一のアクセス信号に基づき、上記第一の比較
   部に入力されたソートデータを記憶部に記録、または上
   記記憶部に記録されているソートデータを上記第一の比
   較部に読み出し、第二の比較部から出力された第二のア
   クセス信号に基づき、上記第二の比較部に入力されたソ
   ートデータを上記記録部に記録、または上記記憶部に記
   録されているソートデータを上記第二の比較部に読み出
   すことを特徴とする請求項１または２に記載のソート処
   理装置。
4. 【請求項４】第一及び第二の比較部に入力されたソート
   データを、上記第一の比較部または上記第二の比較部に
   対応させて、記憶部の異なるアドレスに記録させること
   を特徴とする請求項１〜３のいずれかに記載のソート処
   理装置。
5. 【請求項５】インタフェース部は、第一及び第二の比較
   部から出力された第一及び第二のアクセス信号に基づ
   き、上記第一及び第二の比較部に入力されたソートデー
   タが記録され、記憶部より記録及び読み込み処理の速度
   が速い第二の記憶部を有することを特徴とする請求項１
   〜４のいずれかに記載のソート処理装置。