JPH1040121A - 車両用マイクロコンピュータのクロック異常検出装置 - Google Patents
車両用マイクロコンピュータのクロック異常検出装置Info
- Publication number
- JPH1040121A JPH1040121A JP8198141A JP19814196A JPH1040121A JP H1040121 A JPH1040121 A JP H1040121A JP 8198141 A JP8198141 A JP 8198141A JP 19814196 A JP19814196 A JP 19814196A JP H1040121 A JPH1040121 A JP H1040121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference clock
- vehicle
- clock
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 装置構成が単純で、利便性の高い車両用マイ
クロコンピュータのクロック異常検出装置を提供する。 【解決手段】 基準クロック発生手段３、比較手段４、
判定手段５を備えたマイクロコンピュータ２と、信号出
力手段６と、表示手段７とから構成し、基準クロック発
生手段３が発生する基準クロックＣLKと、信号出力手段
６が発生する一定周期のパルス信号ＣLMとの比較によっ
て基準クロックＣLKの異常を判定する。
クロコンピュータのクロック異常検出装置を提供する。 【解決手段】 基準クロック発生手段３、比較手段４、
判定手段５を備えたマイクロコンピュータ２と、信号出
力手段６と、表示手段７とから構成し、基準クロック発
生手段３が発生する基準クロックＣLKと、信号出力手段
６が発生する一定周期のパルス信号ＣLMとの比較によっ
て基準クロックＣLKの異常を判定する。
Description
【０００１】
【発明の属する技術分野】この発明は、車両用制御装置
の車両用マイクロコンピュータのクロック異常を検出す
る車両用マイクロコンピュータのクロック異常検出装置
に関する。
の車両用マイクロコンピュータのクロック異常を検出す
る車両用マイクロコンピュータのクロック異常検出装置
に関する。
【０００２】
【従来の技術】従来のクロック異常検出装置は、例えば
特開平６−８３４７４号公報に開示されているように、
マイクロコンピュータの動作の基準となる基準クロック
発振回路と、別クロックを発生する発振回路を備え、基
準クロックと別クロックとを比較し、比較結果に基づい
て基準クロックの異常を検出するよう構成されている。
特開平６−８３４７４号公報に開示されているように、
マイクロコンピュータの動作の基準となる基準クロック
発振回路と、別クロックを発生する発振回路を備え、基
準クロックと別クロックとを比較し、比較結果に基づい
て基準クロックの異常を検出するよう構成されている。
【０００３】特開平６−８３４７４号公報のクロック異
常検出装置は、基準クロックと別クロックとを比較する
比較回路に、縦続接続された複数のフリップ・フロップ
回路を採用し、基準クロックが正常な場合にはＨレベル
の判定信号を出力し、一方、基準クロックが異常（例え
ば、基準クロックが停止）の場合にはＬレベルの判定信
号を出力するよう構成されている。
常検出装置は、基準クロックと別クロックとを比較する
比較回路に、縦続接続された複数のフリップ・フロップ
回路を採用し、基準クロックが正常な場合にはＨレベル
の判定信号を出力し、一方、基準クロックが異常（例え
ば、基準クロックが停止）の場合にはＬレベルの判定信
号を出力するよう構成されている。
【０００４】
【発明が解決しようとする課題】特開平６−８３４７４
号公報のクロック異常検出装置は、基準クロックの正常
または異常を判定する別クロックを必要とし、この別ク
ロックを発生する発振回路が必要となって構成が複雑と
なり、製品のコストアップを招く課題がある。
号公報のクロック異常検出装置は、基準クロックの正常
または異常を判定する別クロックを必要とし、この別ク
ロックを発生する発振回路が必要となって構成が複雑と
なり、製品のコストアップを招く課題がある。
【０００５】また、別クロックを発生する発振回路が必
要とされるため、基準クロックが正常であっても別クロ
ックを発生する発振回路に異常がある場合には、基準ク
ロックまでも異常と判定されてしまう虞がある。
要とされるため、基準クロックが正常であっても別クロ
ックを発生する発振回路に異常がある場合には、基準ク
ロックまでも異常と判定されてしまう虞がある。
【０００６】この発明はこのような課題を解決するため
なされたもので、その目的は別クロックを発生する発振
回路を必要とせず、従来の車両用制御装置の構成のみで
基準クロックの異常を検出することができる車両用マイ
クロコンピュータのクロック異常検出装置を提供するこ
とにある。
なされたもので、その目的は別クロックを発生する発振
回路を必要とせず、従来の車両用制御装置の構成のみで
基準クロックの異常を検出することができる車両用マイ
クロコンピュータのクロック異常検出装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
この発明に係る車両用マイクロコンピュータのクロック
異常検出装置は、基準クロックを供給する基準クロック
発生手段と、車両用マイクロコンピュータの指令信号に
基づいて一定周期のパルス信号を出力する信号出力手段
と、信号出力手段からのパルス信号と基準クロックを比
較する比較手段と、比較手段が出力する比較信号に基づ
いて基準クロックが正常か否かを判定する判定手段を備
えたことを特徴とする。
この発明に係る車両用マイクロコンピュータのクロック
異常検出装置は、基準クロックを供給する基準クロック
発生手段と、車両用マイクロコンピュータの指令信号に
基づいて一定周期のパルス信号を出力する信号出力手段
と、信号出力手段からのパルス信号と基準クロックを比
較する比較手段と、比較手段が出力する比較信号に基づ
いて基準クロックが正常か否かを判定する判定手段を備
えたことを特徴とする。
【０００８】この発明に係る車両用マイクロコンピュー
タのクロック異常検出装置は、基準クロックを供給する
基準クロック発生手段と、車両用マイクロコンピュータ
の指令信号に基づいて一定周期のパルス信号を出力する
信号出力手段と、信号出力手段からのパルス信号と基準
クロックを比較する比較手段と、比較手段が出力する比
較信号に基づいて基準クロックが正常か否かを判定する
判定手段を備えたので、基準クロックに異常が発生する
と、信号出力手段から出力される一定周期のパルス信号
との比較によって異常を検出できるので、基準クロック
の異常を判定することができる。
タのクロック異常検出装置は、基準クロックを供給する
基準クロック発生手段と、車両用マイクロコンピュータ
の指令信号に基づいて一定周期のパルス信号を出力する
信号出力手段と、信号出力手段からのパルス信号と基準
クロックを比較する比較手段と、比較手段が出力する比
較信号に基づいて基準クロックが正常か否かを判定する
判定手段を備えたので、基準クロックに異常が発生する
と、信号出力手段から出力される一定周期のパルス信号
との比較によって異常を検出できるので、基準クロック
の異常を判定することができる。
【０００９】また、この発明に係る信号出力手段は、不
揮発性メモリで構成したことを特徴とする。
揮発性メモリで構成したことを特徴とする。
【００１０】この発明に係る信号出力手段は、不揮発性
メモリで構成し、車両用マイクロコンピュータの指令信
号に基づいて一定周期のメモリ書込終了信号を発生する
ので、このメモリ書込終了信号を一定周期のパルス信号
として基準クロックの正常または異常を判定することが
できる。
メモリで構成し、車両用マイクロコンピュータの指令信
号に基づいて一定周期のメモリ書込終了信号を発生する
ので、このメモリ書込終了信号を一定周期のパルス信号
として基準クロックの正常または異常を判定することが
できる。
【００１１】さらに、この発明に係る信号出力手段は、
車両の状態を検出してセンサ信号を出力するセンサで構
成したことを特徴とする。
車両の状態を検出してセンサ信号を出力するセンサで構
成したことを特徴とする。
【００１２】この発明に係る信号出力手段は、車両の状
態を検出してセンサ信号を出力するセンサで構成したの
で、センサ信号を一定周期のパルス信号として基準クロ
ックの正常または異常を判定することができる。
態を検出してセンサ信号を出力するセンサで構成したの
で、センサ信号を一定周期のパルス信号として基準クロ
ックの正常または異常を判定することができる。
【００１３】また、この発明に係る基準クロック発生手
段は、発振子の発振周波数を基準クロックとしたことを
特徴とする。
段は、発振子の発振周波数を基準クロックとしたことを
特徴とする。
【００１４】この発明に係る基準クロック発生手段は、
発振子の発振周波数を基準クロックとしたので、精度の
高い周波数の基準クロックを発生することができる。
発振子の発振周波数を基準クロックとしたので、精度の
高い周波数の基準クロックを発生することができる。
【００１５】さらに、この発明に係る車両用マイクロコ
ンピュータは、イグニッションスイッチからのキー情報
に基づいて車両の始動時にのみ指令信号を出力すること
を特徴とする。
ンピュータは、イグニッションスイッチからのキー情報
に基づいて車両の始動時にのみ指令信号を出力すること
を特徴とする。
【００１６】この発明に係る車両用マイクロコンピュー
タは、イグニッションスイッチからのキー情報に基づい
て車両の始動時にのみ指令信号を出力するので、基準ク
ロックの異常判定を車両の始動時にのみに実行すること
ができる。
タは、イグニッションスイッチからのキー情報に基づい
て車両の始動時にのみ指令信号を出力するので、基準ク
ロックの異常判定を車両の始動時にのみに実行すること
ができる。
【００１７】また、この発明に係る車両用マイクロコン
ピュータは、不揮発性メモリを内蔵した１チップマイク
ロコンピュータで構成したことを特徴とする。
ピュータは、不揮発性メモリを内蔵した１チップマイク
ロコンピュータで構成したことを特徴とする。
【００１８】この発明に係る車両用マイクロコンピュー
タは、不揮発性メモリを内蔵した１チップマイクロコン
ピュータで構成したので、別個に部品を追加することな
く基準クロックの異常を判定することができる。
タは、不揮発性メモリを内蔵した１チップマイクロコン
ピュータで構成したので、別個に部品を追加することな
く基準クロックの異常を判定することができる。
【００１９】さらに、この発明に係る車両用マイクロコ
ンピュータのクロック異常検出装置は、信号出力手段を
複数備え、判定手段は、複数の信号出力手段から出力さ
れる一定周期のパルス信号に基づいて異常のある信号出
力手段を特定することを特徴とする。
ンピュータのクロック異常検出装置は、信号出力手段を
複数備え、判定手段は、複数の信号出力手段から出力さ
れる一定周期のパルス信号に基づいて異常のある信号出
力手段を特定することを特徴とする。
【００２０】この発明に係る車両用マイクロコンピュー
タのクロック異常検出装置は、信号出力手段を複数備
え、判定手段は、複数の信号出力手段から出力される一
定周期のパルス信号に基づいて異常のある信号出力手段
を特定するので、基準クロック発生手段の異常および信
号出力手段の異常を判定することができる。
タのクロック異常検出装置は、信号出力手段を複数備
え、判定手段は、複数の信号出力手段から出力される一
定周期のパルス信号に基づいて異常のある信号出力手段
を特定するので、基準クロック発生手段の異常および信
号出力手段の異常を判定することができる。
【００２１】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。なお、本発明は、車両用マ
イクロコンピュータの基準クロックの異常を、基準クロ
ック以外のクロックを発生する発振回路を用いることな
く、車両用制御装置に用いられるている部品の機能を流
用して確実に検出するとともに、経済的に実現するもの
である。
付図面に基づいて説明する。なお、本発明は、車両用マ
イクロコンピュータの基準クロックの異常を、基準クロ
ック以外のクロックを発生する発振回路を用いることな
く、車両用制御装置に用いられるている部品の機能を流
用して確実に検出するとともに、経済的に実現するもの
である。
【００２２】図１はこの発明に係る車両用マイクロコン
ピュータのクロック異常検出装置の要部ブロック構成図
である。図１において、車両用マイクロコンピュータの
クロック異常検出装置１はマイクロコンピュータ２と、
信号出力手段６と、表示手段７とから構成する。
ピュータのクロック異常検出装置の要部ブロック構成図
である。図１において、車両用マイクロコンピュータの
クロック異常検出装置１はマイクロコンピュータ２と、
信号出力手段６と、表示手段７とから構成する。
【００２３】マイクロコンピュータ２は、基準クロック
発生手段３、比較手段４、判定手段５を備える。基準ク
ロック発生手段３は、例えば水晶振動子やセラミック振
動子等の発振子、周波数調整用のコンデンサの外付け部
品を接続し、マイクロコンピュータ２の動作に必要な基
準クロックＣLKを発生してマイクロコンピュータ２の各
機能ブロックに供給（図示せず）するとともに、基準ク
ロックＣLKを比較手段４に提供する。
発生手段３、比較手段４、判定手段５を備える。基準ク
ロック発生手段３は、例えば水晶振動子やセラミック振
動子等の発振子、周波数調整用のコンデンサの外付け部
品を接続し、マイクロコンピュータ２の動作に必要な基
準クロックＣLKを発生してマイクロコンピュータ２の各
機能ブロックに供給（図示せず）するとともに、基準ク
ロックＣLKを比較手段４に提供する。
【００２４】比較手段４は、例えばソフト制御のタイマ
手段、レジスタ等の一時記憶手段、演算手段等を備え、
基準クロック発生手段３から提供される基準クロックＣ
LKの周期ＴLKを計時した後、周期ＴLKが０（ＴLK＝０）
か正（ＴLK＞０）かの情報とともに周期ＴLKを一時記憶
する。
手段、レジスタ等の一時記憶手段、演算手段等を備え、
基準クロック発生手段３から提供される基準クロックＣ
LKの周期ＴLKを計時した後、周期ＴLKが０（ＴLK＝０）
か正（ＴLK＞０）かの情報とともに周期ＴLKを一時記憶
する。
【００２５】同様に、比較手段４は、信号出力手段６か
ら供給される基準クロックＣLKよりも長い一定周期のパ
ルス信号ＣLMの周期ＴLMを計時した後、周期ＴLMが０
（ＴLM＝０）か正（ＴLM＞０）かの情報とともに周期Ｔ
LMを一時記憶する。
ら供給される基準クロックＣLKよりも長い一定周期のパ
ルス信号ＣLMの周期ＴLMを計時した後、周期ＴLMが０
（ＴLM＝０）か正（ＴLM＞０）かの情報とともに周期Ｔ
LMを一時記憶する。
【００２６】レジスタ等の一時記憶手段に一時記憶され
た周期ＴLKおよび周期ＴLMを図示しないサンプリングパ
ルスに基づき、比較手段４は演算機能によって、例えば
周期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または偏差
（＝ＴLM−ＴLK）を演算し、演算した比（＝ＴLK／
ＴLM）または偏差（＝ＴLM−ＴLK）を比較信号ＨOとし
て判定手段５に供給する。
た周期ＴLKおよび周期ＴLMを図示しないサンプリングパ
ルスに基づき、比較手段４は演算機能によって、例えば
周期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または偏差
（＝ＴLM−ＴLK）を演算し、演算した比（＝ＴLK／
ＴLM）または偏差（＝ＴLM−ＴLK）を比較信号ＨOとし
て判定手段５に供給する。
【００２７】図２はこの発明に係る比較手段の一実施例
ブロック構成図を示す。図２において、比較手段４は、
分周手段８、タイマ手段９Ａ、９Ｂ、記憶手段１０Ａ、
１０Ｂ、演算手段１１を備える。
ブロック構成図を示す。図２において、比較手段４は、
分周手段８、タイマ手段９Ａ、９Ｂ、記憶手段１０Ａ、
１０Ｂ、演算手段１１を備える。
【００２８】分周手段８は、カウンタ等の分周器で構成
し、基準クロックＣLKを任意数ｎだけ分周し、分周した
基準クロックＣLOをタイマ手段９Ａに提供する。なお、
分周手段８は、基準クロックＣLKを一定周期のパルス信
号ＣLMの周波数に近い値になるよう分周数を設定し、周
期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または偏差（＝
ＴLM−ＴLK）の演算および処理を容易にするためのもの
で、基準クロックＣLKとパルス信号ＣLMとの周波数が近
い場合には省略してもよい。
し、基準クロックＣLKを任意数ｎだけ分周し、分周した
基準クロックＣLOをタイマ手段９Ａに提供する。なお、
分周手段８は、基準クロックＣLKを一定周期のパルス信
号ＣLMの周波数に近い値になるよう分周数を設定し、周
期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または偏差（＝
ＴLM−ＴLK）の演算および処理を容易にするためのもの
で、基準クロックＣLKとパルス信号ＣLMとの周波数が近
い場合には省略してもよい。
【００２９】タイマ手段９Ａ、９Ｂは、ソフト制御のタ
イマで構成し、それぞれ基準クロックＣLOおよび一定周
期のパルス信号ＣLMの周期ＴLK、ＴLMを計時し、それぞ
れ記憶手段１０Ａ、１０Ｂに提供する。
イマで構成し、それぞれ基準クロックＣLOおよび一定周
期のパルス信号ＣLMの周期ＴLK、ＴLMを計時し、それぞ
れ記憶手段１０Ａ、１０Ｂに提供する。
【００３０】記憶手段１０Ａ、１０Ｂは、レジスタ等の
メモリで構成し、それぞれ基準クロックＣLOの周期
ＴLK、一定周期のパルス信号ＣLMの周期ＴLMを一時的に
記憶し、図示しないタイミングパルスの制御に基づいて
周期ＴLKおよび周期ＴLMを演算手段１１に供給する。
メモリで構成し、それぞれ基準クロックＣLOの周期
ＴLK、一定周期のパルス信号ＣLMの周期ＴLMを一時的に
記憶し、図示しないタイミングパルスの制御に基づいて
周期ＴLKおよび周期ＴLMを演算手段１１に供給する。
【００３１】演算手段１１は、例えばソフト制御の除算
手段または減算手段を備え、記憶手段１０Ａから供給さ
れる周期ＴLKと記憶手段１０Ｂから供給される周期ＴLM
の比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）を演
算し、演算結果（いずれも正の値）の比または偏差を比
較信号ＨOとして判定手段５に提供する。
手段または減算手段を備え、記憶手段１０Ａから供給さ
れる周期ＴLKと記憶手段１０Ｂから供給される周期ＴLM
の比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）を演
算し、演算結果（いずれも正の値）の比または偏差を比
較信号ＨOとして判定手段５に提供する。
【００３２】なお、一時記憶手段に周期ＴLKおよび周期
ＴLMの０値を記憶する理由は、周期ＴLKと周期ＴLMの比
（＝ＴLK／ＴLM）の演算時に周期ＴLMが０となって演算
結果が不能となることを禁止するためである。また、信
号出力手段６から供給されるパルス信号ＣLMは、後述す
るように基準クロックＣLKの周波数（＝１／周期ＴLK）
に関係なく常に一定周期ＴLMとなるよう設定する。
ＴLMの０値を記憶する理由は、周期ＴLKと周期ＴLMの比
（＝ＴLK／ＴLM）の演算時に周期ＴLMが０となって演算
結果が不能となることを禁止するためである。また、信
号出力手段６から供給されるパルス信号ＣLMは、後述す
るように基準クロックＣLKの周波数（＝１／周期ＴLK）
に関係なく常に一定周期ＴLMとなるよう設定する。
【００３３】したがって、基準クロック発生手段３の基
準クロックＣLKの周波数（＝１／周期ＴLK）が設定され
ると、周期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または
偏差（＝ＴLM−ＴLK）の演算結果である比較信号ＨOは
一定の値で検出することができる。
準クロックＣLKの周波数（＝１／周期ＴLK）が設定され
ると、周期ＴLKと周期ＴLMの比（＝ＴLK／ＴLM）または
偏差（＝ＴLM−ＴLK）の演算結果である比較信号ＨOは
一定の値で検出することができる。
【００３４】基準クロックＣLKが出力されなかったり、
なんらかの原因で周波数が大幅に変化する異常がマイク
ロコンピュータ２に発生しても、比較信号ＨOから基準
クロックＣLKの異常を検出することができる。
なんらかの原因で周波数が大幅に変化する異常がマイク
ロコンピュータ２に発生しても、比較信号ＨOから基準
クロックＣLKの異常を検出することができる。
【００３５】判定手段５は、ＲＯＭ等のメモリ、ソフト
制御の比較機能および論理演算機能を備え、比較手段４
から供給される比較信号ＨOを予め設定した比較信号ＨO
の上限および下限の許容値と比較し、比較信号ＨOが許
容値の範囲内の場合には基準クロックＣLKを正常と判定
し、一方、比較信号ＨOが許容値の範囲外の場合には基
準クロックＣLKを異常と判定して判定信号ＤOを表示手
段７に提供する。
制御の比較機能および論理演算機能を備え、比較手段４
から供給される比較信号ＨOを予め設定した比較信号ＨO
の上限および下限の許容値と比較し、比較信号ＨOが許
容値の範囲内の場合には基準クロックＣLKを正常と判定
し、一方、比較信号ＨOが許容値の範囲外の場合には基
準クロックＣLKを異常と判定して判定信号ＤOを表示手
段７に提供する。
【００３６】図３にこの発明に係る判定手段の一実施例
ブロック構成図を示す。図３において、判定手段５は、
上限値比較手段１２、下限値比較手段１３、論理演算手
段１４を備える。
ブロック構成図を示す。図３において、判定手段５は、
上限値比較手段１２、下限値比較手段１３、論理演算手
段１４を備える。
【００３７】上限値比較手段１２は、ソフト制御の比較
機能を備え、予めＲＯＭ等のメモリに周期ＴLKと周期Ｔ
LMの比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）の
許容上限値ＴMAXを設定しておき、比較手段４から比較
信号ＨOが供給されると、比較信号ＨOと許容上限値Ｔ
MAXを比較し、比較信号ＨOが許容上限値ＴMAXを超える
場合にはＨレベル、比較信号ＨOが許容上限値ＴMAX以下
の場合にはＬレベルの上限比較信号ＨUを論理演算手段
１４に供給する。
機能を備え、予めＲＯＭ等のメモリに周期ＴLKと周期Ｔ
LMの比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）の
許容上限値ＴMAXを設定しておき、比較手段４から比較
信号ＨOが供給されると、比較信号ＨOと許容上限値Ｔ
MAXを比較し、比較信号ＨOが許容上限値ＴMAXを超える
場合にはＨレベル、比較信号ＨOが許容上限値ＴMAX以下
の場合にはＬレベルの上限比較信号ＨUを論理演算手段
１４に供給する。
【００３８】下限比較手段１３は、ソフト制御の比較機
能を備え、予めＲＯＭ等のメモリに周期ＴLKと周期ＴLM
の比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）の許
容下限値ＴMINを設定しておき、比較手段４から比較信
号ＨOが供給されると、比較信号ＨOと許容下限値ＴMIN
を比較し、比較信号ＨOが許容下限値ＴMIN以上の場合に
はＨレベル、比較信号ＨOが許容下限値ＴMINを下回る場
合にはＬレベルの下限比較信号ＨDを論理演算手段１４
に供給する。
能を備え、予めＲＯＭ等のメモリに周期ＴLKと周期ＴLM
の比（＝ＴLK／ＴLM）または偏差（＝ＴLM−ＴLK）の許
容下限値ＴMINを設定しておき、比較手段４から比較信
号ＨOが供給されると、比較信号ＨOと許容下限値ＴMIN
を比較し、比較信号ＨOが許容下限値ＴMIN以上の場合に
はＨレベル、比較信号ＨOが許容下限値ＴMINを下回る場
合にはＬレベルの下限比較信号ＨDを論理演算手段１４
に供給する。
【００３９】論理演算手段１４は、排他論理和（Exclus
ive OR）機能を備え、上限値比較手段１２から供給され
る上限比較信号ＨUと、下限値比較手段１３から供給さ
れる下限比較信号ＨDとの排他論理和を演算し、判定信
号ＤOを出力する。
ive OR）機能を備え、上限値比較手段１２から供給され
る上限比較信号ＨUと、下限値比較手段１３から供給さ
れる下限比較信号ＨDとの排他論理和を演算し、判定信
号ＤOを出力する。
【００４０】例えば、比較信号ＨOが許容上限値ＴMAXを
超える（ＨO＞ＴMAX）場合には、上限比較信号ＨUおよ
び下限比較信号ＨDがいずれもＨレベルとなり、排他論
理和の判定信号ＤOはＬレベルとなる。
超える（ＨO＞ＴMAX）場合には、上限比較信号ＨUおよ
び下限比較信号ＨDがいずれもＨレベルとなり、排他論
理和の判定信号ＤOはＬレベルとなる。
【００４１】同様に、比較信号ＨOが許容下限値ＴMINを
下回る（ＨO＜ＴMIN）場合には、上限比較信号ＨUおよ
び下限比較信号ＨDがいずれもＬレベルとなり、排他論
理和の判定信号ＤOはＬレベルとなる。
下回る（ＨO＜ＴMIN）場合には、上限比較信号ＨUおよ
び下限比較信号ＨDがいずれもＬレベルとなり、排他論
理和の判定信号ＤOはＬレベルとなる。
【００４２】一方、比較信号ＨOが許容下限値ＴMIN以上
で、かつ許容上限値ＴMAX以下の場合（ＴMIN≦ＨO≦Ｔ
MAX）には、上限比較信号ＨUはＬレベル、下限比較信号
ＨDはＨレベルとなり、排他論理和の判定信号ＤOはＨレ
ベルとなる。
で、かつ許容上限値ＴMAX以下の場合（ＴMIN≦ＨO≦Ｔ
MAX）には、上限比較信号ＨUはＬレベル、下限比較信号
ＨDはＨレベルとなり、排他論理和の判定信号ＤOはＨレ
ベルとなる。
【００４３】したがって、判定手段５は、基準クロック
ＣLKが正常な場合にはＨレベルの判定信号ＤOを出力
し、異常な場合にはＬレベルの判定信号ＤOを出力して
基準クロックＣLKの正常または異常を判定することがで
きる。
ＣLKが正常な場合にはＨレベルの判定信号ＤOを出力
し、異常な場合にはＬレベルの判定信号ＤOを出力して
基準クロックＣLKの正常または異常を判定することがで
きる。
【００４４】信号出力手段６は、マイクロコンピュータ
２の指令信号ＪSに基づいて一定周期ＴLMのパルス信号
ＣLMを発生するパルス信号発生手段で構成し、一定周期
ＴLMのパルス信号ＣLMは基準クロックＣLKの周波数（＝
１／周期ＴLK）に関係なく常に一定周期となるよう設定
し、パルス信号ＣLMを比較手段４に供給する。
２の指令信号ＪSに基づいて一定周期ＴLMのパルス信号
ＣLMを発生するパルス信号発生手段で構成し、一定周期
ＴLMのパルス信号ＣLMは基準クロックＣLKの周波数（＝
１／周期ＴLK）に関係なく常に一定周期となるよう設定
し、パルス信号ＣLMを比較手段４に供給する。
【００４５】表示手段７は、可視表示器または可聴表示
器で構成し、判定手段５から供給される判定信号ＤOに
基づき、判定信号ＤOがＬレベル（基準クロックＣLKが
異常）の場合にのみ、例えばＬＥＤに可視表示したり、
スピーカから音声を発生して基準クロックＣLKの異常を
表示する。
器で構成し、判定手段５から供給される判定信号ＤOに
基づき、判定信号ＤOがＬレベル（基準クロックＣLKが
異常）の場合にのみ、例えばＬＥＤに可視表示したり、
スピーカから音声を発生して基準クロックＣLKの異常を
表示する。
【００４６】このように、この発明に係る車両用マイク
ロコンピュータのクロック異常検出装置１は、基準クロ
ックＣLKを供給する基準クロック発生手段３と、車両用
マイクロコンピュータ２の指令信号ＪSに基づいて一定
周期のパルス信号ＣLMを出力する信号出力手段６と、信
号出力手段６からのパルス信号ＣLMと基準クロックＣLK
を比較する比較手段４と、比較手段４が出力する比較信
号ＨOに基づいて基準クロックＣLKが正常か否かを判定
する判定手段５を備えたので、基準クロックＣLKに異常
が発生すると、信号出力手段６から出力される一定周期
のパルス信号ＣLMとの比較によって異常を検出できるの
で、基準クロックＣLKの異常を判定することができる。
ロコンピュータのクロック異常検出装置１は、基準クロ
ックＣLKを供給する基準クロック発生手段３と、車両用
マイクロコンピュータ２の指令信号ＪSに基づいて一定
周期のパルス信号ＣLMを出力する信号出力手段６と、信
号出力手段６からのパルス信号ＣLMと基準クロックＣLK
を比較する比較手段４と、比較手段４が出力する比較信
号ＨOに基づいて基準クロックＣLKが正常か否かを判定
する判定手段５を備えたので、基準クロックＣLKに異常
が発生すると、信号出力手段６から出力される一定周期
のパルス信号ＣLMとの比較によって異常を検出できるの
で、基準クロックＣLKの異常を判定することができる。
【００４７】次に、この発明に係る車両用マイクロコン
ピュータのクロック異常検出装置のハードウェア構成に
ついて説明する。図４はこの発明に係る車両用マイクロ
コンピュータのクロック異常検出装置の一実施例構成図
である。図４において、車両用マイクロコンピュータの
クロック異常検出装置は、マイクロコンピュータ２と、
基準クロックＣLKを発生するための外付け部品である発
振子Ｘ、基準クロックＣLKの周波数調整用コンデンサＣ
１、Ｃ２と、図１に示す信号出力手段６を構成する不揮
発性メモリ１５と、表示手段７とから構成する。
ピュータのクロック異常検出装置のハードウェア構成に
ついて説明する。図４はこの発明に係る車両用マイクロ
コンピュータのクロック異常検出装置の一実施例構成図
である。図４において、車両用マイクロコンピュータの
クロック異常検出装置は、マイクロコンピュータ２と、
基準クロックＣLKを発生するための外付け部品である発
振子Ｘ、基準クロックＣLKの周波数調整用コンデンサＣ
１、Ｃ２と、図１に示す信号出力手段６を構成する不揮
発性メモリ１５と、表示手段７とから構成する。
【００４８】マイクロコンピュータ２は、発振子Ｘの基
準周波数（発振周波数）の基準クロックＣLKを発生する
発振回路（図１の基準クロック発生手段３）を内蔵する
とともに、データを読み出すための指令信号ＪSを不揮
発性メモリ１５に供給する。
準周波数（発振周波数）の基準クロックＣLKを発生する
発振回路（図１の基準クロック発生手段３）を内蔵する
とともに、データを読み出すための指令信号ＪSを不揮
発性メモリ１５に供給する。
【００４９】なお、高周波数で精度の高く、安定した基
準周波数の基準クロックＣLKを発生するために、発振子
Ｘを水晶振動子で構成する。
準周波数の基準クロックＣLKを発生するために、発振子
Ｘを水晶振動子で構成する。
【００５０】このように、この発明に係る基準クロック
発生手段３は、発振子Ｘの発振周波数を基準クロックＣ
LKとしたので、精度の高い周波数の基準クロックＣLKを
発生することができる。
発生手段３は、発振子Ｘの発振周波数を基準クロックＣ
LKとしたので、精度の高い周波数の基準クロックＣLKを
発生することができる。
【００５１】不揮発性メモリ１５は、マイクロコンピュ
ータ２から供給される指令信号ＪＳに基づいて予め記憶
されたデータを一定のタイミングで出力するとともに、
データ書き込みが完了毎に、一定周期ＴＬＭ（図２参
照）のパルス信号ＣLM（ＢＵＳＹ信号）をマイクロコン
ピュータ２に供給する。
ータ２から供給される指令信号ＪＳに基づいて予め記憶
されたデータを一定のタイミングで出力するとともに、
データ書き込みが完了毎に、一定周期ＴＬＭ（図２参
照）のパルス信号ＣLM（ＢＵＳＹ信号）をマイクロコン
ピュータ２に供給する。
【００５２】図６に不揮発性メモリの信号波形図を示
す。図６において、信号ＣＳはチップセレクト信号、信
号ＳＫはクロックパルス、信号ＤＩは読み出しデータ、
信号ＣLMは一定周期のパルス信号として用いるデータ書
き込み完了後のＢＵＳＹ信号を示す。
す。図６において、信号ＣＳはチップセレクト信号、信
号ＳＫはクロックパルス、信号ＤＩは読み出しデータ、
信号ＣLMは一定周期のパルス信号として用いるデータ書
き込み完了後のＢＵＳＹ信号を示す。
【００５３】一定周期のパルス信号ＣLMを形成するＢＵ
ＳＹ信号は、チップセレクト信号ＣＳの立下りをトリガ
として一定時間ＴBの信号発生する。
ＳＹ信号は、チップセレクト信号ＣＳの立下りをトリガ
として一定時間ＴBの信号発生する。
【００５４】図７は基準クロック周波数（ＦC）に対す
るビジー（ＢＵＳＹ）時間（ＴB）特性図である。図７
において、ビジー（ＢＵＳＹ）時間ＴB（一定周期
ＴLM）は、基準クロックＣLKの周波数ＦCが変化（８〜
２０ＭＨｚ）しても、ほぼ一定の値（２.３６〜２.４ｍ
ｓ）に保たれる。
るビジー（ＢＵＳＹ）時間（ＴB）特性図である。図７
において、ビジー（ＢＵＳＹ）時間ＴB（一定周期
ＴLM）は、基準クロックＣLKの周波数ＦCが変化（８〜
２０ＭＨｚ）しても、ほぼ一定の値（２.３６〜２.４ｍ
ｓ）に保たれる。
【００５５】一定時間ＴBのＢＵＳＹ信号がパルス信号
ＣLMとしてマイクロコンピュータ２に供給されると、図
１に示すマイクロコンピュータ２に内蔵された比較手段
４、判定手段５によって基準クロックＣLKとパルス信号
ＣLMとの比較がなされ、基準クロックＣLKの正常または
異常が判定され、判定信号ＤOに基づいて表示手段７に
基準クロックＣLKの異常が表示される。
ＣLMとしてマイクロコンピュータ２に供給されると、図
１に示すマイクロコンピュータ２に内蔵された比較手段
４、判定手段５によって基準クロックＣLKとパルス信号
ＣLMとの比較がなされ、基準クロックＣLKの正常または
異常が判定され、判定信号ＤOに基づいて表示手段７に
基準クロックＣLKの異常が表示される。
【００５６】このように、この発明に係る信号出力手段
は、不揮発性メモリ１５で構成し、車両用マイクロコン
ピュータ２の指令信号ＪSに基づいて一定周期ＴBのメモ
リ書込終了信号（ＢＵＳＹ信号）を発生するので、この
メモリ書込終了信号を一定周期ＴLMのパルス信号ＣLMと
して基準クロックＣLKの正常または異常を判定すること
ができる。
は、不揮発性メモリ１５で構成し、車両用マイクロコン
ピュータ２の指令信号ＪSに基づいて一定周期ＴBのメモ
リ書込終了信号（ＢＵＳＹ信号）を発生するので、この
メモリ書込終了信号を一定周期ＴLMのパルス信号ＣLMと
して基準クロックＣLKの正常または異常を判定すること
ができる。
【００５７】図５はこの発明に係る車両用マイクロコン
ピュータのクロック異常検出装置の別実施例構成図であ
る。図５において、不揮発性メモリ１６をマイクロコン
ピュータ２に内蔵して１チップマイクロコンピュータと
した点が図４の構成と異なる。
ピュータのクロック異常検出装置の別実施例構成図であ
る。図５において、不揮発性メモリ１６をマイクロコン
ピュータ２に内蔵して１チップマイクロコンピュータと
した点が図４の構成と異なる。
【００５８】このように、この発明に係る車両用マイク
ロコンピュータ２は、不揮発性メモリ１６を内蔵した１
チップマイクロコンピュータで構成したので、別個に部
品を追加することなく基準クロックＣLKの異常を判定す
ることができる。
ロコンピュータ２は、不揮発性メモリ１６を内蔵した１
チップマイクロコンピュータで構成したので、別個に部
品を追加することなく基準クロックＣLKの異常を判定す
ることができる。
【００５９】図８はこの発明に係る信号出力手段に衝突
センサを用いた一実施例構成図である。図８において、
信号出力手段を構成するエアバッグ１８の衝突センサ１
９は、マイクロコンピュータ２から指令信号ＣL1が供給
されると、図４で示した不揮発性メモリ１５と同様な一
定周期のセンサ信号ＣL2をマイクロコンピュータ２に供
給する。
センサを用いた一実施例構成図である。図８において、
信号出力手段を構成するエアバッグ１８の衝突センサ１
９は、マイクロコンピュータ２から指令信号ＣL1が供給
されると、図４で示した不揮発性メモリ１５と同様な一
定周期のセンサ信号ＣL2をマイクロコンピュータ２に供
給する。
【００６０】衝突センサ１９からセンサＣL2がマイクロ
コンピュータ２に供給されると、図１に示すマイクロコ
ンピュータ２に内蔵された比較手段４、判定手段５によ
って基準クロックＣLKとパルス信号ＣLMとの比較がなさ
れ、基準クロックＣLKの正常または異常が判定され、判
定信号ＤOが出力される。
コンピュータ２に供給されると、図１に示すマイクロコ
ンピュータ２に内蔵された比較手段４、判定手段５によ
って基準クロックＣLKとパルス信号ＣLMとの比較がなさ
れ、基準クロックＣLKの正常または異常が判定され、判
定信号ＤOが出力される。
【００６１】なお、信号出力手段に、車両に設けられて
いるセンサの一例として衝突センサ１９を適用した場合
を示したが、衝突センサ１９に代えてマイクロコンピュ
ータ２の基準クロックＣLKの基準周波数に関係なく一定
周期のセンサ信号ＣL2を出力するタイプのセンサまたは
電気部品を採用することができる。
いるセンサの一例として衝突センサ１９を適用した場合
を示したが、衝突センサ１９に代えてマイクロコンピュ
ータ２の基準クロックＣLKの基準周波数に関係なく一定
周期のセンサ信号ＣL2を出力するタイプのセンサまたは
電気部品を採用することができる。
【００６２】このように、この発明に係る信号出力手段
は、車両の状態を検出してセンサ信号ＣL2を出力するセ
ンサで構成したので、センサ信号ＣL2を一定周期のパル
ス信号ＣLMとして基準クロックＣLKの正常または異常を
判定することができる。
は、車両の状態を検出してセンサ信号ＣL2を出力するセ
ンサで構成したので、センサ信号ＣL2を一定周期のパル
ス信号ＣLMとして基準クロックＣLKの正常または異常を
判定することができる。
【００６３】続いて、車両用マイクロコンピュータのク
ロック異常検出装置の異常検出の時期について説明す
る。図９にこの発明に係る車両用マイクロコンピュータ
のクロック異常検出装置の異常検出の時期説明のための
構成図を示す。なお、図９に示す異常検出の時期は、イ
グニッションスイッチをオン操作して車両の始動時とす
るものである。
ロック異常検出装置の異常検出の時期について説明す
る。図９にこの発明に係る車両用マイクロコンピュータ
のクロック異常検出装置の異常検出の時期説明のための
構成図を示す。なお、図９に示す異常検出の時期は、イ
グニッションスイッチをオン操作して車両の始動時とす
るものである。
【００６４】図９において、イグニッションスイッチ２
０をオン操作し、抵抗器Ｒおよび定電圧素子ＺＤを介し
てバッテリ（ＢＡＴ）の直流電源（キー情報）がモノマ
ルチ回路２１に印加されると、モノマルチ回路２１から
ワンショット（単発）パルスＰMがマイクロコンピュー
タ２に供給される。
０をオン操作し、抵抗器Ｒおよび定電圧素子ＺＤを介し
てバッテリ（ＢＡＴ）の直流電源（キー情報）がモノマ
ルチ回路２１に印加されると、モノマルチ回路２１から
ワンショット（単発）パルスＰMがマイクロコンピュー
タ２に供給される。
【００６５】マイクロコンピュータ２は、ワンショット
（単発）パルスＰMをトリガとして不揮発性メモリ１５
に指令信号ＪSを供給し、不揮発性メモリ１５のデータ
書き込み終了後に出力されるＢＵＳＹ信号を一定周期の
パルス信号ＣLMとして基準クロックＣLKの異常の判定を
実行する。
（単発）パルスＰMをトリガとして不揮発性メモリ１５
に指令信号ＪSを供給し、不揮発性メモリ１５のデータ
書き込み終了後に出力されるＢＵＳＹ信号を一定周期の
パルス信号ＣLMとして基準クロックＣLKの異常の判定を
実行する。
【００６６】このように、この発明に係る車両用マイク
ロコンピュータ２は、イグニッションスイッチ２０から
のキー情報に基づいて車両の始動時にのみ指令信号ＪS
を出力するので、基準クロックＣLKの異常判定を車両の
始動時にのみに実行することができる。
ロコンピュータ２は、イグニッションスイッチ２０から
のキー情報に基づいて車両の始動時にのみ指令信号ＪS
を出力するので、基準クロックＣLKの異常判定を車両の
始動時にのみに実行することができる。
【００６７】上記の実施の形態は、信号出力手段から出
力される一定周期のパルス信号ＣLMに異常がないものと
みなして基準クロックＣLKの異常判定を行ったが、基準
クロックＣLKが正常であっても一定周期のパルス信号Ｃ
LMに異常がある場合には、基準クロックＣLKの異常とし
て判定されることになる。このような信号出力手段に異
常ある場合の対応について図１を参照して説明する。
力される一定周期のパルス信号ＣLMに異常がないものと
みなして基準クロックＣLKの異常判定を行ったが、基準
クロックＣLKが正常であっても一定周期のパルス信号Ｃ
LMに異常がある場合には、基準クロックＣLKの異常とし
て判定されることになる。このような信号出力手段に異
常ある場合の対応について図１を参照して説明する。
【００６８】図１において、信号出力手段６を複数（ｎ
個）備え、それぞれの信号出力手段６から出力される一
定周期のパルス信号ＣLM（ｎ個）を判定手段５が取り込
み、判定手段５は、予めｎ個の一定周期のパルス信号Ｃ
LM（ＣLM1〜ＣLMn）の平均値（ＣALM）を記憶してお
き、一定周期のパルス信号ＣLM（ＣLM1〜ＣLMn）と平均
値（ＣALM）との比｛＝ＣLM（ＣLM1〜ＣLMn）／ＣALM｝
または偏差｛＝ＣLM（ＣLM1〜ＣLMn）−ＣALM｝を演算
し、この演算結果を許容範囲を含んだ判定値と比較する
ことによって一定周期のパルス信号ＣLM（ＣLM1〜
ＣLMn）の異常を判定し、異常のある任意の信号出力手
段を特定することができる。
個）備え、それぞれの信号出力手段６から出力される一
定周期のパルス信号ＣLM（ｎ個）を判定手段５が取り込
み、判定手段５は、予めｎ個の一定周期のパルス信号Ｃ
LM（ＣLM1〜ＣLMn）の平均値（ＣALM）を記憶してお
き、一定周期のパルス信号ＣLM（ＣLM1〜ＣLMn）と平均
値（ＣALM）との比｛＝ＣLM（ＣLM1〜ＣLMn）／ＣALM｝
または偏差｛＝ＣLM（ＣLM1〜ＣLMn）−ＣALM｝を演算
し、この演算結果を許容範囲を含んだ判定値と比較する
ことによって一定周期のパルス信号ＣLM（ＣLM1〜
ＣLMn）の異常を判定し、異常のある任意の信号出力手
段を特定することができる。
【００６９】一方、基準クロックＣLKの判定は、図１で
既に説明した方法によって判定することができるので、
基準クロック発生手段３または信号出力手段６のいずれ
か一方または双方に異常があっても、異常判定をするこ
とができる。
既に説明した方法によって判定することができるので、
基準クロック発生手段３または信号出力手段６のいずれ
か一方または双方に異常があっても、異常判定をするこ
とができる。
【００７０】このように、この発明に係る車両用マイク
ロコンピュータのクロック異常検出装置１は、信号出力
手段６を複数備え、判定手段５は、複数の信号出力手段
６から出力される一定周期のパルス信号ＣLM（ＣLM1〜
ＣLMn）に基づいて異常のある信号出力手段６を特定す
るので、基準クロック発生手段の異常および信号出力手
段の異常を判定することができる。
ロコンピュータのクロック異常検出装置１は、信号出力
手段６を複数備え、判定手段５は、複数の信号出力手段
６から出力される一定周期のパルス信号ＣLM（ＣLM1〜
ＣLMn）に基づいて異常のある信号出力手段６を特定す
るので、基準クロック発生手段の異常および信号出力手
段の異常を判定することができる。
【００７１】
【発明の効果】以上説明したように、この発明に係る車
両用マイクロコンピュータのクロック異常検出装置は、
基準クロックを供給する基準クロック発生手段と、車両
用マイクロコンピュータの指令信号に基づいて一定周期
のパルス信号を出力する信号出力手段と、信号出力手段
からのパルス信号と基準クロックを比較する比較手段
と、比較手段が出力する比較信号に基づいて基準クロッ
クが正常か否かを判定する判定手段を備え、基準クロッ
クに異常が発生すると、信号出力手段から出力される一
定周期のパルス信号との比較によって異常を検出でき、
基準クロックの異常を確実に判定することができる。
両用マイクロコンピュータのクロック異常検出装置は、
基準クロックを供給する基準クロック発生手段と、車両
用マイクロコンピュータの指令信号に基づいて一定周期
のパルス信号を出力する信号出力手段と、信号出力手段
からのパルス信号と基準クロックを比較する比較手段
と、比較手段が出力する比較信号に基づいて基準クロッ
クが正常か否かを判定する判定手段を備え、基準クロッ
クに異常が発生すると、信号出力手段から出力される一
定周期のパルス信号との比較によって異常を検出でき、
基準クロックの異常を確実に判定することができる。
【００７２】また、この発明に係る信号出力手段は、不
揮発性メモリで構成し、車両用マイクロコンピュータの
指令信号に基づいて一定周期のメモリ書込終了信号を発
生し、このメモリ書込終了信号を一定周期のパルス信号
として基準クロックの正常または異常を判定するので、
不揮発性メモリを信号出力手段に兼用することができ、
装置の単純化とコストダウンを実現することができる。
揮発性メモリで構成し、車両用マイクロコンピュータの
指令信号に基づいて一定周期のメモリ書込終了信号を発
生し、このメモリ書込終了信号を一定周期のパルス信号
として基準クロックの正常または異常を判定するので、
不揮発性メモリを信号出力手段に兼用することができ、
装置の単純化とコストダウンを実現することができる。
【００７３】さらに、この発明に係る信号出力手段は、
車両の状態を検出してセンサ信号を出力するセンサで構
成し、センサ信号を一定周期のパルス信号として基準ク
ロックの正常または異常を判定することができるので、
センサを信号出力手段に兼用することによって装置の簡
略化と経済化を図ることができる。
車両の状態を検出してセンサ信号を出力するセンサで構
成し、センサ信号を一定周期のパルス信号として基準ク
ロックの正常または異常を判定することができるので、
センサを信号出力手段に兼用することによって装置の簡
略化と経済化を図ることができる。
【００７４】また、この発明に係る基準クロック発生手
段は、発振子の発振周波数を基準クロックとし、精度の
高い周波数の基準クロックを発生することができるの
で、基準クロックの異常を検出することができる。
段は、発振子の発振周波数を基準クロックとし、精度の
高い周波数の基準クロックを発生することができるの
で、基準クロックの異常を検出することができる。
【００７５】さらに、この発明に係る車両用マイクロコ
ンピュータは、イグニッションスイッチからのキー情報
に基づいて車両の始動時にのみ指令信号を出力し、基準
クロックの異常判定を車両の始動時にのみに実行するこ
とができるので、マイクロコンピュータの負荷を軽減し
て効率のよい異常検出をすることができる。
ンピュータは、イグニッションスイッチからのキー情報
に基づいて車両の始動時にのみ指令信号を出力し、基準
クロックの異常判定を車両の始動時にのみに実行するこ
とができるので、マイクロコンピュータの負荷を軽減し
て効率のよい異常検出をすることができる。
【００７６】また、この発明に係る車両用マイクロコン
ピュータは、不揮発性メモリを内蔵した１チップマイク
ロコンピュータで構成し、別個に部品を追加することな
く基準クロックの異常を判定することができるので、装
置の一層の単純化とコストダウンを実現することができ
る。
ピュータは、不揮発性メモリを内蔵した１チップマイク
ロコンピュータで構成し、別個に部品を追加することな
く基準クロックの異常を判定することができるので、装
置の一層の単純化とコストダウンを実現することができ
る。
【００７７】さらに、この発明に係る車両用マイクロコ
ンピュータのクロック異常検出装置は、信号出力手段を
複数備え、判定手段は、複数の信号出力手段６から出力
される一定周期のパルス信号に基づいて異常のある信号
出力手段を特定するので、基準クロック発生手段の異常
および信号出力手段の双方の異常を容易に判定すること
ができる。
ンピュータのクロック異常検出装置は、信号出力手段を
複数備え、判定手段は、複数の信号出力手段６から出力
される一定周期のパルス信号に基づいて異常のある信号
出力手段を特定するので、基準クロック発生手段の異常
および信号出力手段の双方の異常を容易に判定すること
ができる。
【００７８】よって、装置構成が単純で、利便性の高い
車両用マイクロコンピュータのクロック異常検出装置を
提供することができる。
車両用マイクロコンピュータのクロック異常検出装置を
提供することができる。
【図１】この発明に係る車両用マイクロコンピュータの
クロック異常検出装置の要部ブロック構成図
クロック異常検出装置の要部ブロック構成図
【図２】この発明に係る比較手段の一実施例ブロック構
成図
成図
【図３】この発明に係る判定手段の一実施例ブロック構
成図
成図
【図４】この発明に係る車両用マイクロコンピュータの
クロック異常検出装置の一実施例構成図
クロック異常検出装置の一実施例構成図
【図５】この発明に係る車両用マイクロコンピュータの
クロック異常検出装置の別実施例構成図
クロック異常検出装置の別実施例構成図
【図６】不揮発性メモリの信号波形図
【図７】基準クロック周波数（ＦC）に対するビジー
（ＢＵＳＹ）時間（ＴB）特性図
（ＢＵＳＹ）時間（ＴB）特性図
【図８】この発明に係る信号出力手段に衝突センサを用
いた一実施例構成図
いた一実施例構成図
【図９】この発明に係る車両用マイクロコンピュータの
クロック異常検出装置の異常検出の時期説明のための構
成図
クロック異常検出装置の異常検出の時期説明のための構
成図
１…車両用マイクロコンピュータのクロック異常検出装
置、２…マイクロコンピュータ、３…基準クロック発生
手段、４…比較手段、５…判定手段、６…信号出力手
段、７…表示手段、８…分周手段、９Ａ，９Ｂ…タイマ
手段、１０Ａ，１０Ｂ…記憶手段、１１…演算手段、１
２…上限値比較手段、１３…下限値比較手段、１４…論
理演算手段、１５，１６…不揮発性メモリ、１７…ハン
ドル、１８…エアバッグ、１９…衝突センサ、２０…イ
グニッションスイッチ、２１…モノマルチ回路、Ｃ１，
Ｃ２…周波数調整用コンデンサ、ＣLK，ＣLO…基準クロ
ック、ＣLM…一定周期のパルス信号、ＤO…判定信号、
ＨD…下限比較信号、ＨO…比較信号、ＨU…上限比較信
号、ＪS…指令信号、ＴB…ビジー（ＢＵＳＹ）時間、Ｔ
LK…基準クロックＣLKの周期、ＴLM…一定周期のパルス
信号ＣLMの周期、Ｘ…発振子。
置、２…マイクロコンピュータ、３…基準クロック発生
手段、４…比較手段、５…判定手段、６…信号出力手
段、７…表示手段、８…分周手段、９Ａ，９Ｂ…タイマ
手段、１０Ａ，１０Ｂ…記憶手段、１１…演算手段、１
２…上限値比較手段、１３…下限値比較手段、１４…論
理演算手段、１５，１６…不揮発性メモリ、１７…ハン
ドル、１８…エアバッグ、１９…衝突センサ、２０…イ
グニッションスイッチ、２１…モノマルチ回路、Ｃ１，
Ｃ２…周波数調整用コンデンサ、ＣLK，ＣLO…基準クロ
ック、ＣLM…一定周期のパルス信号、ＤO…判定信号、
ＨD…下限比較信号、ＨO…比較信号、ＨU…上限比較信
号、ＪS…指令信号、ＴB…ビジー（ＢＵＳＹ）時間、Ｔ
LK…基準クロックＣLKの周期、ＴLM…一定周期のパルス
信号ＣLMの周期、Ｘ…発振子。
Claims (7)
- 【請求項１】 車両の動作を制御する車両用制御装置の
マイクロコンピュータのクロック異常を検出する車両用
マイクロコンピュータのクロック異常検出装置におい
て、 基準クロックを供給する基準クロック発生手段と、前記
車両用マイクロコンピュータの指令信号に基づいて一定
周期のパルス信号を出力する信号出力手段と、この信号
出力手段からのパルス信号と基準クロックを比較する比
較手段と、この比較手段が出力する比較信号に基づいて
基準クロックが正常か否かを判定する判定手段と、を備
えたことを特徴とする車両用マイクロコンピュータのク
ロック異常検出装置。 - 【請求項２】 前記信号出力手段は、不揮発性メモリで
構成したことを特徴とする請求項１記載の車両用マイク
ロコンピュータのクロック異常検出装置。 - 【請求項３】 前記信号出力手段は、車両の状態を検出
してセンサ信号を出力するセンサで構成したことを特徴
とする請求項１記載の車両用マイクロコンピュータのク
ロック異常検出装置。 - 【請求項４】 前記基準クロック発生手段は、発振子の
発振周波数を基準クロックとしたことを特徴とする請求
項１記載の車両用マイクロコンピュータのクロック異常
検出装置。 - 【請求項５】 前記車両用マイクロコンピュータは、イ
グニッションスイッチからのキー情報に基づいて車両の
始動時にのみ指令信号を出力することを特徴とする請求
項１記載の車両用マイクロコンピュータのクロック異常
検出装置。 - 【請求項６】 前記車両用マイクロコンピュータは、前
記不揮発性メモリを内蔵した１チップマイクロコンピュ
ータで構成したことを特徴とする請求項１または請求項
５記載の車両用マイクロコンピュータのクロック異常検
出装置。 - 【請求項７】 前記信号出力手段を複数備え、前記判定
手段は、複数の前記信号出力手段から出力される一定周
期のパルス信号に基づいて異常のある信号出力手段を特
定することを特徴とする請求項１記載の車両用マイクロ
コンピュータのクロック異常検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19814196A JP3699540B2 (ja) | 1996-07-26 | 1996-07-26 | 車両用マイクロコンピュータのクロック異常検出装置 |
| US08/853,126 US5954772A (en) | 1996-07-26 | 1997-05-08 | Apparatus for detecting abnormalitey of clock in microcomputer used for motor vehicle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19814196A JP3699540B2 (ja) | 1996-07-26 | 1996-07-26 | 車両用マイクロコンピュータのクロック異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1040121A true JPH1040121A (ja) | 1998-02-13 |
| JP3699540B2 JP3699540B2 (ja) | 2005-09-28 |
Family
ID=16386146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19814196A Expired - Fee Related JP3699540B2 (ja) | 1996-07-26 | 1996-07-26 | 車両用マイクロコンピュータのクロック異常検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5954772A (ja) |
| JP (1) | JP3699540B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061470A (ja) * | 2008-09-04 | 2010-03-18 | Denso Corp | 処理装置及び電子装置 |
| JP2014025651A (ja) * | 2012-07-27 | 2014-02-06 | Noritz Corp | 燃焼装置 |
| JP2021179882A (ja) * | 2020-05-15 | 2021-11-18 | 日立Astemo株式会社 | 電子制御装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10320294A (ja) * | 1997-05-20 | 1998-12-04 | Unisia Jecs Corp | コントロールユニットおよびその異常検出方法 |
| DE10204457B4 (de) * | 2001-03-07 | 2005-04-28 | Conti Temic Microelectronic | Mikroprozessor mit einem Taktgenerator und einer Überwachungseinheit sowie Verfahren zum Betrieb eines solchen |
| FR2905538B1 (fr) * | 2006-08-30 | 2008-10-31 | Renault Sas | Generateur de signal logique pseudoperiodique. |
| CN103529376A (zh) * | 2012-07-03 | 2014-01-22 | 鸿富锦精密工业（深圳）有限公司 | 时钟测试电路 |
| CN108073806B (zh) * | 2016-11-15 | 2021-08-20 | 华为技术有限公司 | 一种检测时钟频率的方法及装置 |
| US20240288478A1 (en) * | 2023-02-27 | 2024-08-29 | Stmicroelectronics International N.V. | Method of monitoring a clock signal, corresponding device and system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5561801A (en) * | 1978-10-31 | 1980-05-09 | Toshiba Corp | Unit using control device such as microcomputer |
| JPS57155601A (en) * | 1981-03-20 | 1982-09-25 | Nippon Denso Co Ltd | Car safety device |
| JPS59211143A (ja) * | 1983-05-17 | 1984-11-29 | Nissan Motor Co Ltd | マイクロコンピユ−タを用いた車両用制御回路 |
| JPH0683474A (ja) * | 1992-09-01 | 1994-03-25 | Fujitsu Ten Ltd | マイクロコンピュータの異常検出方法 |
| JPH07291091A (ja) * | 1994-04-28 | 1995-11-07 | Nippondenso Co Ltd | 制御用コンピュータの誤動作防止回路 |
| US5657361A (en) * | 1994-09-06 | 1997-08-12 | Fujitsu Limited | Variant frequency detector circuit |
-
1996
- 1996-07-26 JP JP19814196A patent/JP3699540B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-08 US US08/853,126 patent/US5954772A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061470A (ja) * | 2008-09-04 | 2010-03-18 | Denso Corp | 処理装置及び電子装置 |
| JP2014025651A (ja) * | 2012-07-27 | 2014-02-06 | Noritz Corp | 燃焼装置 |
| JP2021179882A (ja) * | 2020-05-15 | 2021-11-18 | 日立Astemo株式会社 | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5954772A (en) | 1999-09-21 |
| JP3699540B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8296588B2 (en) | Microcontroller and control method therefor | |
| JPH1040121A (ja) | 車両用マイクロコンピュータのクロック異常検出装置 | |
| CN103135438B (zh) | 计时装置以及电子设备 | |
| JP6115715B2 (ja) | クロック生成装置、電子機器、移動体及びクロック生成方法 | |
| US11333693B2 (en) | Frequency measurement apparatus, microcontroller, and electronic apparatus | |
| US6771726B2 (en) | Device for the regeneration of a clock signal from at least two synchronization bits | |
| US4982109A (en) | Circuit and method for measuring the duration of a selected pulse in a pulse train | |
| JP2002261591A (ja) | 不正確な発振器を利用した正確な時間遅延システム及び方法 | |
| JP2000341092A (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| US6972608B2 (en) | Clock generating circuit with a frequency multiplying circuit | |
| JP2001183478A (ja) | マイコンシステム及び電子式電力量計 | |
| JPH0633427Y2 (ja) | ジッタ測定装置 | |
| JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| JP3239338B2 (ja) | リップルノイズ電圧測定装置 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JPS6024434B2 (ja) | 電子時計 | |
| JP2002181971A (ja) | リアルタイムクロック | |
| JP3379076B2 (ja) | 信号波形観測装置 | |
| JPH0333013Y2 (ja) | ||
| JP3352793B2 (ja) | 温度測定装置 | |
| KR0128142Y1 (ko) | 전력 수급용 복합계기의 시간콘트롤 회로 | |
| JPH07109845B2 (ja) | 半導体集積回路 | |
| JPH02221868A (ja) | 遅延掃引装置 | |
| JPS6057033B2 (ja) | 電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |