JPH0683474A - マイクロコンピュータの異常検出方法 - Google Patents
マイクロコンピュータの異常検出方法Info
- Publication number
- JPH0683474A JPH0683474A JP23380892A JP23380892A JPH0683474A JP H0683474 A JPH0683474 A JP H0683474A JP 23380892 A JP23380892 A JP 23380892A JP 23380892 A JP23380892 A JP 23380892A JP H0683474 A JPH0683474 A JP H0683474A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- abnormality
- circuit
- microcomputer
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 59
- 238000001514 detection method Methods 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 自動車等の機械に組み込まれ、これを制御す
るのに用いられるマイコンのクロック用発振回路１の異
常を簡単に安価に検出することができるマイコンの異常
検出方法を提供すること。 【構成】 クロック用発振回路１の他に別の発振回路２
を備え、これら発振回路からの出力を比較することによ
りクロック用発振回路１の異常を検出するマイコンの異
常検出方法。
るのに用いられるマイコンのクロック用発振回路１の異
常を簡単に安価に検出することができるマイコンの異常
検出方法を提供すること。 【構成】 クロック用発振回路１の他に別の発振回路２
を備え、これら発振回路からの出力を比較することによ
りクロック用発振回路１の異常を検出するマイコンの異
常検出方法。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ
（以下、マイコンと記す）の異常検出方法に関し、より
詳細には例えば自動車等の機械に組み込まれ、これを制
御するのに用いられているマイコンの異常検出方法に関
する。
（以下、マイコンと記す）の異常検出方法に関し、より
詳細には例えば自動車等の機械に組み込まれ、これを制
御するのに用いられているマイコンの異常検出方法に関
する。
【０００２】
【従来の技術】従来から自動車等の機械に組み込まれ、
これを制御するのに用いられているマイコンにおいて
は、マイコンのクロック用発振回路から発振される基準
のクロック信号をカウントアップまたはカウントダウン
を行い、ルーチン処理で回るプログラムにおいて一定時
間毎にメモリをクリアすることにより、プログラムの異
常を検出している。
これを制御するのに用いられているマイコンにおいて
は、マイコンのクロック用発振回路から発振される基準
のクロック信号をカウントアップまたはカウントダウン
を行い、ルーチン処理で回るプログラムにおいて一定時
間毎にメモリをクリアすることにより、プログラムの異
常を検出している。
【０００３】図３は従来のクロック信号のカウント値
と、プログラム及びクロック用発振回路の正常、異常と
の関係を示した図であり、プログラムが正常の場合、カ
ウントアップされたカウント値が一定時間を経過した後
にクリアされることが繰り返し行われる。しかしプログ
ラムに異常がある場合、一定時間を経過してもクリアさ
れずにさらにカウントアップされるので、カウント値が
所定のカウント値（異常判定値）以上になったときプロ
グラムの異常としてこれを検出している。すなわちカウ
ント値が異常判定値に到達しない限りはプログラムは正
常であると判定される。
と、プログラム及びクロック用発振回路の正常、異常と
の関係を示した図であり、プログラムが正常の場合、カ
ウントアップされたカウント値が一定時間を経過した後
にクリアされることが繰り返し行われる。しかしプログ
ラムに異常がある場合、一定時間を経過してもクリアさ
れずにさらにカウントアップされるので、カウント値が
所定のカウント値（異常判定値）以上になったときプロ
グラムの異常としてこれを検出している。すなわちカウ
ント値が異常判定値に到達しない限りはプログラムは正
常であると判定される。
【０００４】
【発明が解決しようとする課題】ところが上記した図３
においてマイコンにおけるクロック用発振回路に例えば
水晶発振子の故障等のような何らかの異常が発生する
と、プログラムに異常があってもカウントアップされ
ず、異常判定値には到達しない。したがってプログラム
発振回路及びプログラムに異常があってもこの異常を検
出することができず、そのため制御される機械システム
が正常に作動しないという課題があった。
においてマイコンにおけるクロック用発振回路に例えば
水晶発振子の故障等のような何らかの異常が発生する
と、プログラムに異常があってもカウントアップされ
ず、異常判定値には到達しない。したがってプログラム
発振回路及びプログラムに異常があってもこの異常を検
出することができず、そのため制御される機械システム
が正常に作動しないという課題があった。
【０００５】本発明はこのような課題に鑑みなされたも
のであり、クロック用発振回路の異常を安価に簡単に検
出することができ、したがってプログラムの異常をより
確実に検出することができ、機械システムの異常作動を
抑制することができるマイコンの異常検出方法を提供す
ることを目的としている。
のであり、クロック用発振回路の異常を安価に簡単に検
出することができ、したがってプログラムの異常をより
確実に検出することができ、機械システムの異常作動を
抑制することができるマイコンの異常検出方法を提供す
ることを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るマイコンの異常検出方法は、クロック用
発振回路の他に別の発振回路を備え、これら発振回路か
らの出力を比較することにより前記クロック用発振回路
の異常を検出することを特徴としている。
に本発明に係るマイコンの異常検出方法は、クロック用
発振回路の他に別の発振回路を備え、これら発振回路か
らの出力を比較することにより前記クロック用発振回路
の異常を検出することを特徴としている。
【０００７】
【作用】本発明に係るマイコンの異常検出方法によれ
ば、クロック用発振回路の他に別の発振回路を備え、こ
れら発振回路からの出力を比較することにより前記クロ
ック用発振回路の異常を検出するので、例えば前記比較
した結果の出力がHighの場合は前記クロック用発振回路
が正常、Low の場合は異常であるとして前記クロック用
発振回路の異常を検出し得ることとなる。
ば、クロック用発振回路の他に別の発振回路を備え、こ
れら発振回路からの出力を比較することにより前記クロ
ック用発振回路の異常を検出するので、例えば前記比較
した結果の出力がHighの場合は前記クロック用発振回路
が正常、Low の場合は異常であるとして前記クロック用
発振回路の異常を検出し得ることとなる。
【０００８】
【実施例】以下、本発明に係るマイコンの異常検出方法
の実施例を図面に基づいて説明する。
の実施例を図面に基づいて説明する。
【０００９】図１は実施例に係るマイコンの異常検出方
法を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。図中１
はクロックパルスX1を出力するマイコンに形成されたク
ロック用発振回路、図中２はクロックパルスX2を出力す
る発振回路、図中３は第１段フリップフロップ回路（以
下、ＦＦ回路と記す）、図中４は第２段ＦＦ回路、図中
５は第３段ＦＦ回路、図中６は第４段ＦＦ回路をそれぞ
れ示している。第１段ＦＦ回路３におけるクロックパル
スの入力端子CLK にはクロック用発振回路１の出力端子
X1が接続され、リセットの入力端子R には接続点９を介
して発振回路２の出力端子X2が接続され、データの入力
端子D は接続点７を介してクロックパルスX1の 1/2分周
の否定をとったパルスの出力端子Q1bar に接続され、出
力端子Q1bar は接続点７を介して第２段ＦＦ回路４にお
ける入力端子CLK に接続されている。また第２段ＦＦ回
路４におけるリセットの入力端子R には接続点１０を介
して発振回路２の出力端子X2が接続され、データの入力
端子D は接続点８を介してクロックパルスX1の 1/4分周
の否定をとったパルスの出力端子Q2bar に接続され、出
力端子Q2bar は接続点８を介して第３段ＦＦ回路５にお
ける入力端子CLK に接続されている。また第３段ＦＦ回
路５におけるリセットの入力端子R には接続点１１を介
して発振回路２の出力端子X2が接続され、データの入力
端子Dには入力電圧がＨになるように端子１２が接続さ
れ、出力端子Q3は第４段ＦＦ回路６におけるデータの入
力端子D に接続されている。さらに第４段ＦＦ回路６に
おける入力端子CLK には接続点１１を介して発振回路２
の出力端子X2が接続されることにより検出回路が構成さ
れている。
法を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。図中１
はクロックパルスX1を出力するマイコンに形成されたク
ロック用発振回路、図中２はクロックパルスX2を出力す
る発振回路、図中３は第１段フリップフロップ回路（以
下、ＦＦ回路と記す）、図中４は第２段ＦＦ回路、図中
５は第３段ＦＦ回路、図中６は第４段ＦＦ回路をそれぞ
れ示している。第１段ＦＦ回路３におけるクロックパル
スの入力端子CLK にはクロック用発振回路１の出力端子
X1が接続され、リセットの入力端子R には接続点９を介
して発振回路２の出力端子X2が接続され、データの入力
端子D は接続点７を介してクロックパルスX1の 1/2分周
の否定をとったパルスの出力端子Q1bar に接続され、出
力端子Q1bar は接続点７を介して第２段ＦＦ回路４にお
ける入力端子CLK に接続されている。また第２段ＦＦ回
路４におけるリセットの入力端子R には接続点１０を介
して発振回路２の出力端子X2が接続され、データの入力
端子D は接続点８を介してクロックパルスX1の 1/4分周
の否定をとったパルスの出力端子Q2bar に接続され、出
力端子Q2bar は接続点８を介して第３段ＦＦ回路５にお
ける入力端子CLK に接続されている。また第３段ＦＦ回
路５におけるリセットの入力端子R には接続点１１を介
して発振回路２の出力端子X2が接続され、データの入力
端子Dには入力電圧がＨになるように端子１２が接続さ
れ、出力端子Q3は第４段ＦＦ回路６におけるデータの入
力端子D に接続されている。さらに第４段ＦＦ回路６に
おける入力端子CLK には接続点１１を介して発振回路２
の出力端子X2が接続されることにより検出回路が構成さ
れている。
【００１０】このように構成された検出回路を使用し、
マイコンのクロック用発振回路１の異常を検出する場合
について図１（ｂ）（ｃ）のタイムチャートに基づいて
説明する。図１（ｂ）はクロック用発振回路１が正常の
場合の作動を示しており、パルスX2はパルスX1に比べて
略１０分の１の周波数を有しており、出力Q1bar はパル
スX1がHigh（以下、Ｈと記す）に変わる時に切り変わ
り、またt1においてパルスX2がＨに変ったときＨにな
り、パルスX2がLow （以下、Ｌと記す）になるt2直後に
おいてパルスX1がＨに変ったときＬになり、この後は前
記と同様の過程を繰り返す。また出力Q2bar は出力Q1ba
r がＨに変わる時に切り変わり、t1においてもＨ状態が
維持され、t2直後において出力Q1bar がＨに変ったとき
にＬになり、この後は前記と同様の過程を繰り返す。ま
た出力Q3は出力Q2bar がＨに変ったときに切り変わり、
t1においてパルスX2がＨに変ったときリセットされてＬ
になり、この後は前記と同様の過程を繰り返す。また出
力Q4は出力Q3に対応して出力Q3がt1、t3、t5・・・・におい
てＨであればＨとなり、したがって図示した場合では出
力Q4がＨであるかどうかを検出することによりマイコン
のクロック用発振回路１が正常であるか否かを検出する
ことができることとなる。
マイコンのクロック用発振回路１の異常を検出する場合
について図１（ｂ）（ｃ）のタイムチャートに基づいて
説明する。図１（ｂ）はクロック用発振回路１が正常の
場合の作動を示しており、パルスX2はパルスX1に比べて
略１０分の１の周波数を有しており、出力Q1bar はパル
スX1がHigh（以下、Ｈと記す）に変わる時に切り変わ
り、またt1においてパルスX2がＨに変ったときＨにな
り、パルスX2がLow （以下、Ｌと記す）になるt2直後に
おいてパルスX1がＨに変ったときＬになり、この後は前
記と同様の過程を繰り返す。また出力Q2bar は出力Q1ba
r がＨに変わる時に切り変わり、t1においてもＨ状態が
維持され、t2直後において出力Q1bar がＨに変ったとき
にＬになり、この後は前記と同様の過程を繰り返す。ま
た出力Q3は出力Q2bar がＨに変ったときに切り変わり、
t1においてパルスX2がＨに変ったときリセットされてＬ
になり、この後は前記と同様の過程を繰り返す。また出
力Q4は出力Q3に対応して出力Q3がt1、t3、t5・・・・におい
てＨであればＨとなり、したがって図示した場合では出
力Q4がＨであるかどうかを検出することによりマイコン
のクロック用発振回路１が正常であるか否かを検出する
ことができることとなる。
【００１１】他方、t0においてマイコンのクロック用発
振回路１に異常が生じた場合、図１（ｃ）に示すように
パルスX1はt0以後はＬになり、出力Q1bar 、出力Q2bar
はt0以後はそれぞれＨになり、この状態が維持される。
また出力Q3はt1においてパルスX2がＨに変ったときにリ
セットされてＬになり、t3、t5・・・・においてもＬの状態
が維持される。また出力Q4はt3においてパルスX2がＨに
変ったときリセットされてＬになるので、出力Q4がＬに
なったことでマイコンのクロック用発振回路１の異常を
検出することができる。なお、本実施例のように第１
段、第２段のＦＦ回路３、４を形成することにより発振
回路２として精度が低い例えば抵抗と容量とを組み合わ
せたものにすることができる。
振回路１に異常が生じた場合、図１（ｃ）に示すように
パルスX1はt0以後はＬになり、出力Q1bar 、出力Q2bar
はt0以後はそれぞれＨになり、この状態が維持される。
また出力Q3はt1においてパルスX2がＨに変ったときにリ
セットされてＬになり、t3、t5・・・・においてもＬの状態
が維持される。また出力Q4はt3においてパルスX2がＨに
変ったときリセットされてＬになるので、出力Q4がＬに
なったことでマイコンのクロック用発振回路１の異常を
検出することができる。なお、本実施例のように第１
段、第２段のＦＦ回路３、４を形成することにより発振
回路２として精度が低い例えば抵抗と容量とを組み合わ
せたものにすることができる。
【００１２】図２は図１における第１段及び第２段ＦＦ
回路を省略した別の実施例に係るマイコンの異常検出方
法を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。図中１
はクロックパルスX1を出力するマイコンに形成されたク
ロック用発振回路、図中２はクロックパルスX2を出力す
る発振回路、図中５は第１段ＦＦ回路、図中６は第２段
ＦＦ回路をそれぞれ示している。第１段ＦＦ回路５にお
けるクロックパルスの入力端子CLK にはクロック用発振
回路１の出力端子X1ａが接続され、リセットの入力端子
R には接続点１１を介して発振回路２の出力端子X2が接
続され、データの入力端子D には入力電圧がＨになるよ
うに端子１２が接続され、出力端子Q3は第２段ＦＦ回路
におけるデータの入力端子D に接続されている。さらに
第２段ＦＦ回路６における入力端子CLK には接続点１１
を介して発振回路２の出力端子X2が接続されることによ
り検出回路が構成されている。
回路を省略した別の実施例に係るマイコンの異常検出方
法を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。図中１
はクロックパルスX1を出力するマイコンに形成されたク
ロック用発振回路、図中２はクロックパルスX2を出力す
る発振回路、図中５は第１段ＦＦ回路、図中６は第２段
ＦＦ回路をそれぞれ示している。第１段ＦＦ回路５にお
けるクロックパルスの入力端子CLK にはクロック用発振
回路１の出力端子X1ａが接続され、リセットの入力端子
R には接続点１１を介して発振回路２の出力端子X2が接
続され、データの入力端子D には入力電圧がＨになるよ
うに端子１２が接続され、出力端子Q3は第２段ＦＦ回路
におけるデータの入力端子D に接続されている。さらに
第２段ＦＦ回路６における入力端子CLK には接続点１１
を介して発振回路２の出力端子X2が接続されることによ
り検出回路が構成されている。
【００１３】このように構成された検出回路を使用し、
マイコンのクロック用発振回路１の異常を検出する場合
について図２（ｂ）（ｃ）のタイムチャートに基づいて
説明する。図２（ｂ）はクロック用発振回路１が正常の
場合の作動を示しており、パルスX2はパルスX1に比べて
略１０分の１の周波数を有しており、出力Q3はパルスX1
がＨに変わる時に切り変わり、またt1においてパルスX2
がＨに変わったときリセットされてＬになり、パルスX2
がＬになるt2直後においてパルスX1がＨに変わったとき
Ｈになり、この後は前記と同様の過程を繰り返す。また
出力Q4は出力Q3に対応して出力Q3がt1、t3、t5・・・・
においてＬであればＨとなり、したがって図示した場合
では出力Q4がＨであるかどうかを検出することによりマ
イコンのクロック用発振回路１が正常であるか否かを検
出することができることとなる。
マイコンのクロック用発振回路１の異常を検出する場合
について図２（ｂ）（ｃ）のタイムチャートに基づいて
説明する。図２（ｂ）はクロック用発振回路１が正常の
場合の作動を示しており、パルスX2はパルスX1に比べて
略１０分の１の周波数を有しており、出力Q3はパルスX1
がＨに変わる時に切り変わり、またt1においてパルスX2
がＨに変わったときリセットされてＬになり、パルスX2
がＬになるt2直後においてパルスX1がＨに変わったとき
Ｈになり、この後は前記と同様の過程を繰り返す。また
出力Q4は出力Q3に対応して出力Q3がt1、t3、t5・・・・
においてＬであればＨとなり、したがって図示した場合
では出力Q4がＨであるかどうかを検出することによりマ
イコンのクロック用発振回路１が正常であるか否かを検
出することができることとなる。
【００１４】他方、t0においてマイコンのクロック用発
振回路１に故障が生じた場合、図２（ｃ）に示すように
パルスX1はt0以後はＬになり、出力Q3はt1においてパル
スX2がＨに変わった時にリセットされてＬになり、t3、
t5・・・・においてもＬの状態が維持される。また出力
Q4はt3においてパルスX2がＨに変わった時にリセットさ
れてＬになるので、出力Q4がＬになったことでマイコン
のクロック用発振回路１の異常を検出することができ
る。
振回路１に故障が生じた場合、図２（ｃ）に示すように
パルスX1はt0以後はＬになり、出力Q3はt1においてパル
スX2がＨに変わった時にリセットされてＬになり、t3、
t5・・・・においてもＬの状態が維持される。また出力
Q4はt3においてパルスX2がＨに変わった時にリセットさ
れてＬになるので、出力Q4がＬになったことでマイコン
のクロック用発振回路１の異常を検出することができ
る。
【００１５】以上の説明から明らかなように、実施例に
係るマイコンの異常検出方法にあっては、マイコンに対
して精度がそれほど高くない別の発振回路２を備え、２
段または４段のＦＦ回路３、・・を形成することによ
り、簡単に安価にマイコンのクロック用発振回路１の異
常を検出することができる。したがって従来から使用さ
れているクロックパルスを用いたプログラムの異常検出
を確実に行うことができ、機械システムの異常作動を抑
制することができる。
係るマイコンの異常検出方法にあっては、マイコンに対
して精度がそれほど高くない別の発振回路２を備え、２
段または４段のＦＦ回路３、・・を形成することによ
り、簡単に安価にマイコンのクロック用発振回路１の異
常を検出することができる。したがって従来から使用さ
れているクロックパルスを用いたプログラムの異常検出
を確実に行うことができ、機械システムの異常作動を抑
制することができる。
【００１６】
【発明の効果】以上詳述したように本発明に係るマイコ
ンの異常検出方法にあっては、クロック用発振回路の他
に別の発振回路を備え、これら発振回路からの出力を比
較するので、例えばＦＦ回路からの出力がＨの場合は前
記クロック用発振回路は正常であり、Ｌの場合は異常で
あるとして該クロック用発振回路の正常・異常を検出す
ることができる。したがって従来から使用されているク
ロックパルスを用いたプログラムの異常検出を確実に行
うことができ、機械システムの異常作動を抑制すること
ができる。またマイコンに対して精度がそれほど高くな
い別の発振回路を備えればよいので、簡単に安くクロッ
ク用発振回路における異常の検出を行うことができる。
ンの異常検出方法にあっては、クロック用発振回路の他
に別の発振回路を備え、これら発振回路からの出力を比
較するので、例えばＦＦ回路からの出力がＨの場合は前
記クロック用発振回路は正常であり、Ｌの場合は異常で
あるとして該クロック用発振回路の正常・異常を検出す
ることができる。したがって従来から使用されているク
ロックパルスを用いたプログラムの異常検出を確実に行
うことができ、機械システムの異常作動を抑制すること
ができる。またマイコンに対して精度がそれほど高くな
い別の発振回路を備えればよいので、簡単に安くクロッ
ク用発振回路における異常の検出を行うことができる。
【図１】本発明の実施例に係るマイコンの異常検出方法
を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。
を示した図であり、（ａ）は検出回路のブロック図、
（ｂ）はクロック用発振回路が正常時における各出力の
タイムチャート、（ｃ）はクロック用発振回路が異常時
における各出力のタイムチャートを示している。
【図２】別の実施例に係るマイコンの異常検出方法を示
した図であり、（ａ）は検出回路のブロック図、（ｂ）
はクロック用発振回路が正常時における各出力のタイム
チャート、（ｃ）はクロック用発振回路が異常時におけ
る各出力のタイムチャートを示している。
した図であり、（ａ）は検出回路のブロック図、（ｂ）
はクロック用発振回路が正常時における各出力のタイム
チャート、（ｃ）はクロック用発振回路が異常時におけ
る各出力のタイムチャートを示している。
【図３】従来のクロック信号のカウント値と、プログラ
ム及びクロック用発振回路の正常、異常との関係を示し
た図である。
ム及びクロック用発振回路の正常、異常との関係を示し
た図である。
１ クロック用発振回路 ２ 発振回路
Claims (1)
- 【請求項１】 クロック用発振回路の他に別の発振回路
を備え、これら発振回路からの出力を比較することによ
り前記クロック用発振回路の異常を検出することを特徴
とするマイクロコンピュータの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23380892A JPH0683474A (ja) | 1992-09-01 | 1992-09-01 | マイクロコンピュータの異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23380892A JPH0683474A (ja) | 1992-09-01 | 1992-09-01 | マイクロコンピュータの異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683474A true JPH0683474A (ja) | 1994-03-25 |
Family
ID=16960909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23380892A Withdrawn JPH0683474A (ja) | 1992-09-01 | 1992-09-01 | マイクロコンピュータの異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683474A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954772A (en) * | 1996-07-26 | 1999-09-21 | Honda Giken Kogyo Kabushiki Kaisha | Apparatus for detecting abnormalitey of clock in microcomputer used for motor vehicle |
| CN103293463A (zh) * | 2012-02-24 | 2013-09-11 | 拉碧斯半导体株式会社 | 振荡电路、集成电路及异常检测方法 |
-
1992
- 1992-09-01 JP JP23380892A patent/JPH0683474A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954772A (en) * | 1996-07-26 | 1999-09-21 | Honda Giken Kogyo Kabushiki Kaisha | Apparatus for detecting abnormalitey of clock in microcomputer used for motor vehicle |
| CN103293463A (zh) * | 2012-02-24 | 2013-09-11 | 拉碧斯半导体株式会社 | 振荡电路、集成电路及异常检测方法 |
| US9453881B2 (en) | 2012-02-24 | 2016-09-27 | Lapis Semiconductor Co., Ltd. | Oscillation circuit, integrated circuit, and abnormality detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956807A (en) | Watchdog timer | |
| US5452308A (en) | Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method | |
| JPH0683474A (ja) | マイクロコンピュータの異常検出方法 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| US20070146017A1 (en) | Semiconductor device | |
| JP3965773B2 (ja) | Ａ／ｄ変換装置 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JPH11330931A (ja) | 制御システムにおけるクロック動作監視装置及び方法 | |
| JPH0644032B2 (ja) | 半導体集積回路装置 | |
| JP3312543B2 (ja) | Ｃｐｕ監視回路 | |
| JP4032418B2 (ja) | 入力データホールド装置 | |
| US5991906A (en) | Semiconductor integrated circuit device and its test method | |
| JP2677084B2 (ja) | エラー検出機能付交番信号回路 | |
| US5953349A (en) | Data variation detecting system | |
| JPH04160918A (ja) | クロック障害検出回路 | |
| JPH07254848A (ja) | 信号断／回復保護回路 | |
| KR940007908B1 (ko) | 복수센서의 이상상태 검출회로 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JP3154538B2 (ja) | データ入出力装置 | |
| JPH05219097A (ja) | タイミング信号監視回路 | |
| JPH10307601A (ja) | Ｃｐｕの出力制御回路 | |
| JPH04112225A (ja) | 集積回路装置 | |
| JPH03276204A (ja) | 監視用状態信号入力方式 | |
| JPH02166846A (ja) | マルチフレーム検出回路 | |
| JPH05224997A (ja) | モニタ信号比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |