JPH1040225A - 二重化制御装置 - Google Patents
二重化制御装置Info
- Publication number
- JPH1040225A JPH1040225A JP8190502A JP19050296A JPH1040225A JP H1040225 A JPH1040225 A JP H1040225A JP 8190502 A JP8190502 A JP 8190502A JP 19050296 A JP19050296 A JP 19050296A JP H1040225 A JPH1040225 A JP H1040225A
- Authority
- JP
- Japan
- Prior art keywords
- control
- cpu
- standby
- communication frame
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 制御側と待機側が交代する場合に備えて制御
側と待機側の内部状態を等値化しつつ、通信処理の高速
化に応える二重化制御装置を提供すること。 【解決手段】 同一のアプリケーションを実行する制御
側ＣＰＵ２０と待機側ＣＰＵ３０とを有し、この制御側
と待機側とは交代する二重化制御装置において、通信回
線１０を介して制御側入出力装置２２に送信された要求
通信フレームを制御側ドライバ２４で受けとめて、当該
要求通信フレームが前記制御側ＣＰＵと待機側ＣＰＵの
内部状態に変更を要しない参照命令であるときは、前記
制御側ＣＰＵのアプリケーションのみで当該要求通信フ
レームを処理して、応答通信フレームを当該制御側入出
力装置から通信回線に送信すると共に、この送信後当該
制御側ＣＰＵと待機側ＣＰＵの内部状態を一致させるこ
とを特徴としている。
側と待機側の内部状態を等値化しつつ、通信処理の高速
化に応える二重化制御装置を提供すること。 【解決手段】 同一のアプリケーションを実行する制御
側ＣＰＵ２０と待機側ＣＰＵ３０とを有し、この制御側
と待機側とは交代する二重化制御装置において、通信回
線１０を介して制御側入出力装置２２に送信された要求
通信フレームを制御側ドライバ２４で受けとめて、当該
要求通信フレームが前記制御側ＣＰＵと待機側ＣＰＵの
内部状態に変更を要しない参照命令であるときは、前記
制御側ＣＰＵのアプリケーションのみで当該要求通信フ
レームを処理して、応答通信フレームを当該制御側入出
力装置から通信回線に送信すると共に、この送信後当該
制御側ＣＰＵと待機側ＣＰＵの内部状態を一致させるこ
とを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、石油化学工業等の
高度の信頼性を必要とするプロセス制御に用いて好適な
二重化制御装置に関し、特に制御側と待機側相互の通信
処理を高速化する改良に関する。
高度の信頼性を必要とするプロセス制御に用いて好適な
二重化制御装置に関し、特に制御側と待機側相互の通信
処理を高速化する改良に関する。
【０００２】
【従来の技術】本出願人の提案にかかる特開平１−２６
６６３３号公報に開示されているように、二重化制御装
置では制御側と待機側相互の通信処理を行うことで、デ
ータベースの等値化を行っている。このような二重化制
御装置では、アプリケーションの開発を容易にするた
め、カーネルや入出力処理装置で二重化処理部分をすべ
て吸収し、アプリケーションは二重化制御装置であるこ
とを意識せずに、単体のＣＰＵシステムと同様の方法で
開発し、実行可能にする手法がとられている。
６６３３号公報に開示されているように、二重化制御装
置では制御側と待機側相互の通信処理を行うことで、デ
ータベースの等値化を行っている。このような二重化制
御装置では、アプリケーションの開発を容易にするた
め、カーネルや入出力処理装置で二重化処理部分をすべ
て吸収し、アプリケーションは二重化制御装置であるこ
とを意識せずに、単体のＣＰＵシステムと同様の方法で
開発し、実行可能にする手法がとられている。
【０００３】図２は、従来の二重化制御装置の構成ブロ
ック図である。図において、通信回線１０は、他の制御
機器やマンマシン・インターフェイス装置と接続される
ネットワークＬＡＮである。制御側ＣＰＵ２０は、現在
制御を担当している側のプロセッサで、アプリケーショ
ンを実行する。制御側ドライバ２２は、制御側Ｉ／Ｏ２
４とアプリケーションを接続するソフトウェアである。
制御側Ｉ／Ｏ２４は、通信回線１０に流れる通信フレー
ムを制御側ＣＰＵ２０に取り込む入出力装置である。待
機側ＣＰＵ３０は、制御側ＣＰＵ２０と同一構成のプロ
セッサで、一つのアプリケーションの実行途中で役割が
交代して制御側に移行する場合に備えて、制御側ＣＰＵ
２０と同一のアプリケーションを実行する。待機側ドラ
イバ３２は、待機側Ｉ／Ｏ３４とアプリケーションを接
続するソフトウェアである。待機側Ｉ／Ｏ３４は、通信
回線１０に流れる通信フレームを待機側ＣＰＵ３０に取
り込む入出力装置である。
ック図である。図において、通信回線１０は、他の制御
機器やマンマシン・インターフェイス装置と接続される
ネットワークＬＡＮである。制御側ＣＰＵ２０は、現在
制御を担当している側のプロセッサで、アプリケーショ
ンを実行する。制御側ドライバ２２は、制御側Ｉ／Ｏ２
４とアプリケーションを接続するソフトウェアである。
制御側Ｉ／Ｏ２４は、通信回線１０に流れる通信フレー
ムを制御側ＣＰＵ２０に取り込む入出力装置である。待
機側ＣＰＵ３０は、制御側ＣＰＵ２０と同一構成のプロ
セッサで、一つのアプリケーションの実行途中で役割が
交代して制御側に移行する場合に備えて、制御側ＣＰＵ
２０と同一のアプリケーションを実行する。待機側ドラ
イバ３２は、待機側Ｉ／Ｏ３４とアプリケーションを接
続するソフトウェアである。待機側Ｉ／Ｏ３４は、通信
回線１０に流れる通信フレームを待機側ＣＰＵ３０に取
り込む入出力装置である。
【０００４】このように構成された装置の動作を次に説
明する。先ず、通信回線１０に接続された他のコンピュ
ータからの送信要求を、制御側Ｉ／Ｏ２４が受信する
（）。制御側Ｉ／Ｏ２４から制御側ドライバ２２に送
信要求のあったことを知らせると、制御側ドライバ２２
がその旨を認識する（）。制御側ＣＰＵ２０と待機側
ＣＰＵ３０との同期をとる（）。そして、制御側ドラ
イバ２２は要求通信フレームを制御側Ｉ／Ｏ２２から取
り込む（）。ここで、制御側と待機側が交代する場合
に備えて、制御側と待機側で要求通信フレームを等値化
し、制御側ＣＰＵ２０と待機側ＣＰＵ３０との同期をと
る（）。
明する。先ず、通信回線１０に接続された他のコンピュ
ータからの送信要求を、制御側Ｉ／Ｏ２４が受信する
（）。制御側Ｉ／Ｏ２４から制御側ドライバ２２に送
信要求のあったことを知らせると、制御側ドライバ２２
がその旨を認識する（）。制御側ＣＰＵ２０と待機側
ＣＰＵ３０との同期をとる（）。そして、制御側ドラ
イバ２２は要求通信フレームを制御側Ｉ／Ｏ２２から取
り込む（）。ここで、制御側と待機側が交代する場合
に備えて、制御側と待機側で要求通信フレームを等値化
し、制御側ＣＰＵ２０と待機側ＣＰＵ３０との同期をと
る（）。
【０００５】そして、制御側ドライバ２２は制御側ＣＰ
Ｕ２０側のアプリケーションに通信フレームを渡し、同
時に待機側ドライバ３２は待機側ＣＰＵ３０側のアプリ
ケーションに通信フレームを渡す（）。次に、制御側
ＣＰＵ２０側のアプリケーションは通信フレームに対応
する処理を行い、制御側ドライバ２２に応答通信フレー
ムの送出を要求し、待機側ＣＰＵ３０側のアプリケーシ
ョンも通信フレームに対応する処理を行い、待機側ドラ
イバ３２に応答通信フレームの送出を要求する（）。
ここで、制御側ＣＰＵ２０と待機側ＣＰＵ３０との同期
をとる（）。尚、アプリケーションの処理をしている
間は、ソフトウェアの最も基本的なソウトウェアである
カーネルがバックグランドで同期処理を行っている。そ
して、制御側ドライバ２２は、制御側Ｉ／Ｏ２４に応答
通信フレームを出力する（）。最後に、制御側ＣＰＵ
２０と待機側ＣＰＵ３０との同期をとる（10）。
Ｕ２０側のアプリケーションに通信フレームを渡し、同
時に待機側ドライバ３２は待機側ＣＰＵ３０側のアプリ
ケーションに通信フレームを渡す（）。次に、制御側
ＣＰＵ２０側のアプリケーションは通信フレームに対応
する処理を行い、制御側ドライバ２２に応答通信フレー
ムの送出を要求し、待機側ＣＰＵ３０側のアプリケーシ
ョンも通信フレームに対応する処理を行い、待機側ドラ
イバ３２に応答通信フレームの送出を要求する（）。
ここで、制御側ＣＰＵ２０と待機側ＣＰＵ３０との同期
をとる（）。尚、アプリケーションの処理をしている
間は、ソフトウェアの最も基本的なソウトウェアである
カーネルがバックグランドで同期処理を行っている。そ
して、制御側ドライバ２２は、制御側Ｉ／Ｏ２４に応答
通信フレームを出力する（）。最後に、制御側ＣＰＵ
２０と待機側ＣＰＵ３０との同期をとる（10）。
【０００６】
【発明が解決しようとする課題】しかし、上述の処理順
序によれば、制御側ＣＰＵ２０と待機側ＣＰＵ３０との
同期処理が、、、(10)と頻繁に繰り返されてお
り、通信処理の高速化に対する障碍となっていた。他
方、制御側と待機側が交代する場合に備えて、制御側と
待機側の内部状態を等値化することは、二重化制御装置
にあっては必要不可欠の機能である。ここで、内部状態
とは、例えばデータベースやプロセスデータを言う。本
発明はこのような課題を解決したもので、制御側と待機
側が交代する場合に備えて制御側と待機側の内部状態を
等値化しつつ、通信処理の高速化に応える二重化制御装
置を提供することを目的とする。
序によれば、制御側ＣＰＵ２０と待機側ＣＰＵ３０との
同期処理が、、、(10)と頻繁に繰り返されてお
り、通信処理の高速化に対する障碍となっていた。他
方、制御側と待機側が交代する場合に備えて、制御側と
待機側の内部状態を等値化することは、二重化制御装置
にあっては必要不可欠の機能である。ここで、内部状態
とは、例えばデータベースやプロセスデータを言う。本
発明はこのような課題を解決したもので、制御側と待機
側が交代する場合に備えて制御側と待機側の内部状態を
等値化しつつ、通信処理の高速化に応える二重化制御装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成する本
発明は、同一のアプリケーションを実行する制御側ＣＰ
Ｕ２０と待機側ＣＰＵ３０とを有し、この制御側と待機
側とは交代する二重化制御装置において、通信回線１０
を介して制御側入出力装置２２に送信された要求通信フ
レームを制御側ドライバ２４で受けとめて、当該要求通
信フレームが前記制御側ＣＰＵと待機側ＣＰＵの内部状
態に変更を要しない参照命令であるときは、前記制御側
ＣＰＵのアプリケーションのみで当該要求通信フレーム
を処理して、応答通信フレームを当該制御側入出力装置
から通信回線に送信すると共に、この送信後当該制御側
ＣＰＵと待機側ＣＰＵの内部状態を一致させ、当該要求
通信フレームが前記制御側ＣＰＵと待機側ＣＰＵの内部
状態に変更を生ずる命令であるときは、前記制御側ＣＰ
Ｕ及び待機側ＣＰＵの双方のアプリケーションで当該要
求通信フレームを処理して、制御側ドライバによって応
答通信フレームを当該制御側入出力装置から通信回線に
送信すると共に、当該要求通信フレームの処理中当該制
御側ＣＰＵと待機側ＣＰＵの内部状態を一致させる処理
を逐次行うことを特徴としている。
発明は、同一のアプリケーションを実行する制御側ＣＰ
Ｕ２０と待機側ＣＰＵ３０とを有し、この制御側と待機
側とは交代する二重化制御装置において、通信回線１０
を介して制御側入出力装置２２に送信された要求通信フ
レームを制御側ドライバ２４で受けとめて、当該要求通
信フレームが前記制御側ＣＰＵと待機側ＣＰＵの内部状
態に変更を要しない参照命令であるときは、前記制御側
ＣＰＵのアプリケーションのみで当該要求通信フレーム
を処理して、応答通信フレームを当該制御側入出力装置
から通信回線に送信すると共に、この送信後当該制御側
ＣＰＵと待機側ＣＰＵの内部状態を一致させ、当該要求
通信フレームが前記制御側ＣＰＵと待機側ＣＰＵの内部
状態に変更を生ずる命令であるときは、前記制御側ＣＰ
Ｕ及び待機側ＣＰＵの双方のアプリケーションで当該要
求通信フレームを処理して、制御側ドライバによって応
答通信フレームを当該制御側入出力装置から通信回線に
送信すると共に、当該要求通信フレームの処理中当該制
御側ＣＰＵと待機側ＣＰＵの内部状態を一致させる処理
を逐次行うことを特徴としている。
【０００８】本発明の構成によれば、通信回線１０を介
して制御側入出力装置２２に送信された要求通信フレー
ムを制御側ドライバ２４で受けとめて、要求通信フレー
ムが制御側ＣＰＵと待機側ＣＰＵの内部状態に変更を要
しない参照命令であるか否かを判断している。要求通信
フレームが制御側ＣＰＵと待機側ＣＰＵの内部状態に変
更を要しない参照命令であるときは、制御側ＣＰＵのア
プリケーションのみで当該要求通信フレームを処理し
て、応答通信フレームを当該制御側入出力装置から通信
回線に送信すると共に、この送信後当該制御側ＣＰＵと
待機側ＣＰＵの内部状態を一致させているので、待機側
との同期処理を行う頻度が減少して通信処理が迅速に行
える。要求通信フレームが制御側ＣＰＵと待機側ＣＰＵ
の内部状態に変更を生ずる命令であるときは、要求通信
フレームの処理中当該制御側ＣＰＵと待機側ＣＰＵの内
部状態を一致させる処理を逐次行い、制御側と待機側が
交代する場合に備えて制御側と待機側の内部状態を等値
化している。
して制御側入出力装置２２に送信された要求通信フレー
ムを制御側ドライバ２４で受けとめて、要求通信フレー
ムが制御側ＣＰＵと待機側ＣＰＵの内部状態に変更を要
しない参照命令であるか否かを判断している。要求通信
フレームが制御側ＣＰＵと待機側ＣＰＵの内部状態に変
更を要しない参照命令であるときは、制御側ＣＰＵのア
プリケーションのみで当該要求通信フレームを処理し
て、応答通信フレームを当該制御側入出力装置から通信
回線に送信すると共に、この送信後当該制御側ＣＰＵと
待機側ＣＰＵの内部状態を一致させているので、待機側
との同期処理を行う頻度が減少して通信処理が迅速に行
える。要求通信フレームが制御側ＣＰＵと待機側ＣＰＵ
の内部状態に変更を生ずる命令であるときは、要求通信
フレームの処理中当該制御側ＣＰＵと待機側ＣＰＵの内
部状態を一致させる処理を逐次行い、制御側と待機側が
交代する場合に備えて制御側と待機側の内部状態を等値
化している。
【０００９】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図２と同一作用をするもの
には同一符号を付して説明を省略する。図において、参
照通信判定部２６は、制御側ドライバ２４に付加して設
けられたもので、今回受信した要求通信フレームが制御
側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態に変更を要
しない参照命令か否かを判別する。具体的には、通信フ
レームに対応する処理をアプリケーションで行うについ
て、例えば書込み命令が存在すればデータベースに変更
を生ずるから内部状態を変更する命令である。これに対
して、参照命令のみであればデータベースに変更を生ず
ることはないから、内部状態を変更する命令である。
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図２と同一作用をするもの
には同一符号を付して説明を省略する。図において、参
照通信判定部２６は、制御側ドライバ２４に付加して設
けられたもので、今回受信した要求通信フレームが制御
側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態に変更を要
しない参照命令か否かを判別する。具体的には、通信フ
レームに対応する処理をアプリケーションで行うについ
て、例えば書込み命令が存在すればデータベースに変更
を生ずるから内部状態を変更する命令である。これに対
して、参照命令のみであればデータベースに変更を生ず
ることはないから、内部状態を変更する命令である。
【００１０】このように構成された装置の動作を次に説
明する。先ず、通信回線１０に接続された他のコンピュ
ータからの送信要求を、制御側Ｉ／Ｏ２４が受信する
（）。制御側Ｉ／Ｏ２４から制御側ドライバ２２に送
信要求のあったことを知らせると、制御側ドライバ２２
がその旨を認識する（）。制御側ＣＰＵ２０と待機側
ＣＰＵ３０との同期をとる（）。そして、制御側ドラ
イバ２２は要求通信フレームを制御側Ｉ／Ｏ２２から取
り込む（）。
明する。先ず、通信回線１０に接続された他のコンピュ
ータからの送信要求を、制御側Ｉ／Ｏ２４が受信する
（）。制御側Ｉ／Ｏ２４から制御側ドライバ２２に送
信要求のあったことを知らせると、制御側ドライバ２２
がその旨を認識する（）。制御側ＣＰＵ２０と待機側
ＣＰＵ３０との同期をとる（）。そして、制御側ドラ
イバ２２は要求通信フレームを制御側Ｉ／Ｏ２２から取
り込む（）。
【００１１】ここで、制御側ドライバ２２は、参照通信
判定部２６に問い合わせて、今回受信した要求通信フレ
ームが制御側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態
に変更を要しない参照命令か否かを判別する（*)。制
御側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態に変更を
生ずる命令であれば、図２と同一の手順〜(10)を経由
する。これに対して、制御側ＣＰＵ２０と待機側ＣＰＵ
３０の内部状態に変更を要しない参照命令であれば、図
１の同一の手順*〜(10)を経由する。図２の手続につ
いては、既に説明してあるので省略する。
判定部２６に問い合わせて、今回受信した要求通信フレ
ームが制御側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態
に変更を要しない参照命令か否かを判別する（*)。制
御側ＣＰＵ２０と待機側ＣＰＵ３０の内部状態に変更を
生ずる命令であれば、図２と同一の手順〜(10)を経由
する。これに対して、制御側ＣＰＵ２０と待機側ＣＰＵ
３０の内部状態に変更を要しない参照命令であれば、図
１の同一の手順*〜(10)を経由する。図２の手続につ
いては、既に説明してあるので省略する。
【００１２】参照命令であれば、制御側ドライバ２２は
制御側ＣＰＵ２０側のアプリケーションに通信フレーム
を渡し、制御側ＣＰＵ２０側のアプリケーションが通信
フレームに対応する処理を行い、制御側ドライバ２２に
応答通信フレームの送出を要求する（*)。待機側ＣＰ
Ｕ３０側のアプリケーションは特段の処理を行わない。
そして、制御側ドライバ２２は、制御側Ｉ／Ｏ２４に応
答通信フレームを出力する（）。最後に、制御側ＣＰ
Ｕ２０と待機側ＣＰＵ３０との同期をとる（10）。
制御側ＣＰＵ２０側のアプリケーションに通信フレーム
を渡し、制御側ＣＰＵ２０側のアプリケーションが通信
フレームに対応する処理を行い、制御側ドライバ２２に
応答通信フレームの送出を要求する（*)。待機側ＣＰ
Ｕ３０側のアプリケーションは特段の処理を行わない。
そして、制御側ドライバ２２は、制御側Ｉ／Ｏ２４に応
答通信フレームを出力する（）。最後に、制御側ＣＰ
Ｕ２０と待機側ＣＰＵ３０との同期をとる（10）。
【００１３】上述の図１の処理順序によれば、制御側Ｃ
ＰＵ２０と待機側ＣＰＵ３０との同期処理が、(10)の
みになり、図２で必要とされていた同期処理、並び
にカーネルがバックグランドで処理していた作業を行わ
ないため、通信フレームが迅速に送出される。
ＰＵ２０と待機側ＣＰＵ３０との同期処理が、(10)の
みになり、図２で必要とされていた同期処理、並び
にカーネルがバックグランドで処理していた作業を行わ
ないため、通信フレームが迅速に送出される。
【００１４】
【発明の効果】以上説明したように本発明によれば、要
求通信フレームが制御側ＣＰＵと待機側ＣＰＵの内部状
態に変更を要しない参照命令であるときは、制御側ＣＰ
Ｕのアプリケーションのみで当該要求通信フレームを処
理すると共に、応答通信フレームを送信後制御側ＣＰＵ
と待機側ＣＰＵの内部状態を一致させているので、待機
側との同期処理を行う頻度が減少して通信処理が迅速に
行えるという効果がある。また。要求通信フレームが制
御側ＣＰＵと待機側ＣＰＵの内部状態に変更を生ずる命
令であるときは、従来と同様の処理を行うので、制御側
と待機側が交代する場合に備えて制御側と待機側の内部
状態が等値化されるという効果がある。参照命令が頻繁
に用いられる工業用の制御装置のような用途では、参照
命令が高速に応答されるだけでも通信処理の高速化に充
分寄与している。
求通信フレームが制御側ＣＰＵと待機側ＣＰＵの内部状
態に変更を要しない参照命令であるときは、制御側ＣＰ
Ｕのアプリケーションのみで当該要求通信フレームを処
理すると共に、応答通信フレームを送信後制御側ＣＰＵ
と待機側ＣＰＵの内部状態を一致させているので、待機
側との同期処理を行う頻度が減少して通信処理が迅速に
行えるという効果がある。また。要求通信フレームが制
御側ＣＰＵと待機側ＣＰＵの内部状態に変更を生ずる命
令であるときは、従来と同様の処理を行うので、制御側
と待機側が交代する場合に備えて制御側と待機側の内部
状態が等値化されるという効果がある。参照命令が頻繁
に用いられる工業用の制御装置のような用途では、参照
命令が高速に応答されるだけでも通信処理の高速化に充
分寄与している。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図２】従来の二重化制御装置の構成ブロック図であ
る。
る。
１０ 通信回線 ２０ 制御側ＣＰＵ ２２ 制御側ドライバ ２４ 制御側Ｉ／Ｏ ２６ 参照通信判定部 ３０ 待機側ＣＰＵ ３２ 待機側ドライバ ３４ 待機側Ｉ／Ｏ
Claims (1)
- 【請求項１】同一のアプリケーションを実行する制御側
ＣＰＵ（２０）と待機側ＣＰＵ（３０）とを有し、この
制御側と待機側とは交代する二重化制御装置において、 通信回線（１０）を介して制御側入出力装置（２２）に
送信された要求通信フレームを制御側ドライバ（２４）
で受けとめて、当該要求通信フレームが前記制御側ＣＰ
Ｕと待機側ＣＰＵの内部状態に変更を要しない参照命令
であるときは、前記制御側ＣＰＵのアプリケーションの
みで当該要求通信フレームを処理して、応答通信フレー
ムを当該制御側入出力装置から通信回線に送信すると共
に、この送信後当該制御側ＣＰＵと待機側ＣＰＵの内部
状態を一致させ、 当該要求通信フレームが前記制御側ＣＰＵと待機側ＣＰ
Ｕの内部状態に変更を生ずる命令であるときは、前記制
御側ＣＰＵ及び待機側ＣＰＵの双方のアプリケーション
で当該要求通信フレームを処理して、何れか制御側のド
ライバによって応答通信フレームを当該制御側入出力装
置から通信回線に送信すると共に、当該要求通信フレー
ムの処理中当該制御側ＣＰＵと待機側ＣＰＵの内部状態
を一致させる処理を逐次行うことを特徴とする二重化制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050296A JP3422401B2 (ja) | 1996-07-19 | 1996-07-19 | 二重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050296A JP3422401B2 (ja) | 1996-07-19 | 1996-07-19 | 二重化制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1040225A true JPH1040225A (ja) | 1998-02-13 |
| JP3422401B2 JP3422401B2 (ja) | 2003-06-30 |
Family
ID=16259164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19050296A Expired - Fee Related JP3422401B2 (ja) | 1996-07-19 | 1996-07-19 | 二重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422401B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188135A (ja) * | 2006-01-11 | 2007-07-26 | Yokogawa Electric Corp | データアクセスシステム |
-
1996
- 1996-07-19 JP JP19050296A patent/JP3422401B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188135A (ja) * | 2006-01-11 | 2007-07-26 | Yokogawa Electric Corp | データアクセスシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3422401B2 (ja) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863295B2 (ja) | 通信機能付き情報処理装置 | |
| JP3422401B2 (ja) | 二重化制御装置 | |
| JP2905075B2 (ja) | プログラマブルコントローラおよびその排他制御交信方法 | |
| JPS62121562A (ja) | デ−タ通信システム | |
| JP3243672B2 (ja) | 医用画像処理システム | |
| JPH0736720A (ja) | 二重化コンピュータ装置 | |
| JP2679661B2 (ja) | Ｓｃｓｉシステム | |
| JP2003271541A (ja) | Ｄｍａ転送装置およびその制御方法 | |
| JPH089792Y2 (ja) | ホスト間通信用ｓｃｓｉアダプタ回路 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JP2925049B2 (ja) | 入力バッファ制御方式 | |
| JPH08123775A (ja) | マルチクラスタシステムにおけるクラスタ間データ 移送削減システム | |
| JPH0730706A (ja) | ファクシミリ装置 | |
| JP2002218003A (ja) | データ転送装置 | |
| JPS6249461A (ja) | 通信方式 | |
| JPH0228747A (ja) | バス管理方法 | |
| KR19980029266A (ko) | 복합기의 디바이스에 따른 데이터 전송방법 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH0290201A (ja) | プログラマブル・コントローラ | |
| JPH1063587A (ja) | データ通信システム及びその伝送路切替方法 | |
| JPH03265250A (ja) | 通信制御装置 | |
| JP2001136299A (ja) | データ通信システム及びデータ通信方法 | |
| JPH04205544A (ja) | マルチウィンドウシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |