JPH1040277A - Ｃａｄ装置 - Google Patents
Ｃａｄ装置Info
- Publication number
- JPH1040277A JPH1040277A JP8197139A JP19713996A JPH1040277A JP H1040277 A JPH1040277 A JP H1040277A JP 8197139 A JP8197139 A JP 8197139A JP 19713996 A JP19713996 A JP 19713996A JP H1040277 A JPH1040277 A JP H1040277A
- Authority
- JP
- Japan
- Prior art keywords
- component
- components
- data
- boundary scan
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 レイアウト設計において、異なるライブラリ
名の実装部品間でも、実装部品の構成要素の交換を行え
るようにする。 【解決手段】 ＣＡＤ装置１は、実装部品に関するデー
タとして、実装部品のライブラリ名２１と、実装部品の
構成要素の機能名および構成内容２２と、その構成要素
が、異なるライブラリ名の実装部品との間で同じ機能名
を持つ構成要素と交換可能な要素である場合にこれを表
す異ライブラリ間スロット交換フラグ（識別子）２４と
を記憶する記憶手段２と、レイアウト設計後の評価によ
って、異なるライブラリ名の実装部品間で互いの構成要
素の交換が必要であると判断された場合に、これら交換
が必要な実装部品のデータを記憶手段２から読み取り、
それぞれの実装部品の構成要素に異ライブラリ間スロッ
ト交換フラグ２４があるか否かを確認し、確認した場合
にこれら構成要素を交換する変更手段３とを備える。
名の実装部品間でも、実装部品の構成要素の交換を行え
るようにする。 【解決手段】 ＣＡＤ装置１は、実装部品に関するデー
タとして、実装部品のライブラリ名２１と、実装部品の
構成要素の機能名および構成内容２２と、その構成要素
が、異なるライブラリ名の実装部品との間で同じ機能名
を持つ構成要素と交換可能な要素である場合にこれを表
す異ライブラリ間スロット交換フラグ（識別子）２４と
を記憶する記憶手段２と、レイアウト設計後の評価によ
って、異なるライブラリ名の実装部品間で互いの構成要
素の交換が必要であると判断された場合に、これら交換
が必要な実装部品のデータを記憶手段２から読み取り、
それぞれの実装部品の構成要素に異ライブラリ間スロッ
ト交換フラグ２４があるか否かを確認し、確認した場合
にこれら構成要素を交換する変更手段３とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、実装部品のデー
タをデータベースから読み取って、読み取った情報を基
に被実装基板のレイアウト（実装）設計を行うためのＣ
ＡＤ（Computer Aided Design)装置に関するものであ
る。
タをデータベースから読み取って、読み取った情報を基
に被実装基板のレイアウト（実装）設計を行うためのＣ
ＡＤ（Computer Aided Design)装置に関するものであ
る。
【０００２】
【従来の技術】従来のＣＡＤ装置としては、例えばプリ
ント基板の回路設計やレイアウト設計を行うプリント基
板設計用ＣＡＤ装置が知られている。このＣＡＤ装置
は、ハードディスク装置等からなるデータベース（記憶
手段）を備え、この記憶手段に記憶された実装部品に関
するデータを基にプリント基板の設計を行うものであ
る。
ント基板の回路設計やレイアウト設計を行うプリント基
板設計用ＣＡＤ装置が知られている。このＣＡＤ装置
は、ハードディスク装置等からなるデータベース（記憶
手段）を備え、この記憶手段に記憶された実装部品に関
するデータを基にプリント基板の設計を行うものであ
る。
【０００３】ところで、通常の半導体装置の製造プロセ
スでは、プリント基板への実装部品の実装を行った後、
そのプリント基板に対して電気的な不良等があるか否か
の製品テストを行う。この製品テストの一つに、バウン
ダリスキャンテストがある。バウンダリスキャンテスト
を行うには、プリント基板に実装される実装部品が、バ
ウンダリスキャンテストを行うのに必要な構成要素を有
している必要がある。また、このような実装部品（以
下、バウンダリスキャンテスト対応部品と記す）を実装
するプリント基板を、上記ＣＡＤ装置を用いて回路設計
するにあたっては、ＩＥＥＥ１１４９．１規格にしたが
い設計が行われなければならない。
スでは、プリント基板への実装部品の実装を行った後、
そのプリント基板に対して電気的な不良等があるか否か
の製品テストを行う。この製品テストの一つに、バウン
ダリスキャンテストがある。バウンダリスキャンテスト
を行うには、プリント基板に実装される実装部品が、バ
ウンダリスキャンテストを行うのに必要な構成要素を有
している必要がある。また、このような実装部品（以
下、バウンダリスキャンテスト対応部品と記す）を実装
するプリント基板を、上記ＣＡＤ装置を用いて回路設計
するにあたっては、ＩＥＥＥ１１４９．１規格にしたが
い設計が行われなければならない。
【０００４】例えばバウンダリスキャンテスト対応部品
には、テストデータの入力端子（ＴＤＩ端子）と出力端
子（ＴＤＯ端子）とが設けられている。そして、複数の
バウンダリスキャンテスト対応部品を実装するプリント
基板の回路設計では、図６に示すように、バウンダリス
キャンテスト対応部品のそれぞれのＴＤＩ端子、ＴＤＯ
端子とプリント基板の外部端子５１とが直列的に接続さ
れていなければならない（以下、このような直列的な接
続をバウンダリスキャンチェインと記す）。なお、バウ
ンダリスキャンチェインの回路接続において、各バウン
ダリスキャン対応部品の接続順序は任意である。例えば
バウンダリスキャンテスト対応部品がＡ、Ｂ、Ｃと３つ
ある場合には、図６に示す接続順序を含めて６通りの接
続順序の組み合わせがあるが、いずれの接続順序を選ん
でもよい。
には、テストデータの入力端子（ＴＤＩ端子）と出力端
子（ＴＤＯ端子）とが設けられている。そして、複数の
バウンダリスキャンテスト対応部品を実装するプリント
基板の回路設計では、図６に示すように、バウンダリス
キャンテスト対応部品のそれぞれのＴＤＩ端子、ＴＤＯ
端子とプリント基板の外部端子５１とが直列的に接続さ
れていなければならない（以下、このような直列的な接
続をバウンダリスキャンチェインと記す）。なお、バウ
ンダリスキャンチェインの回路接続において、各バウン
ダリスキャン対応部品の接続順序は任意である。例えば
バウンダリスキャンテスト対応部品がＡ、Ｂ、Ｃと３つ
ある場合には、図６に示す接続順序を含めて６通りの接
続順序の組み合わせがあるが、いずれの接続順序を選ん
でもよい。
【０００５】このように、回路設計において、バウンダ
リスキャンチェインの回路接続は、接続順序に何通りか
の組み合わせがある中の一つを選んで行われる。また、
回路設計後に行われるＣＡＤ装置を用いたプリント基板
のレイアウト設計では、バウンダリスキャンチェイン部
分のパターン配線を、回路設計で指定された通りに行
う。
リスキャンチェインの回路接続は、接続順序に何通りか
の組み合わせがある中の一つを選んで行われる。また、
回路設計後に行われるＣＡＤ装置を用いたプリント基板
のレイアウト設計では、バウンダリスキャンチェイン部
分のパターン配線を、回路設計で指定された通りに行
う。
【０００６】
【発明が解決しようとする課題】ところが、従来のＣＡ
Ｄ装置では、レイアウト設計に際して、バウンダリスキ
ャンチェインの回路接続を変更することができないとい
う不具合がある。これは、レイアウト設計にて、回路設
計で指定された以外の回路接続を行うと、後にレイアウ
ト設計の検証を行った際に違反とされてしまうためであ
る。例外的に、ＣＡＤ装置の記憶手段が記憶するデータ
の構成が、下記の条件を見対している場合にレイアウト
設計において回路接続を変更できることがある。しかし
ながら、従来のバウンダリスキャンテスト対応部品に関
するデータ構成は、この条件を満足していない。
Ｄ装置では、レイアウト設計に際して、バウンダリスキ
ャンチェインの回路接続を変更することができないとい
う不具合がある。これは、レイアウト設計にて、回路設
計で指定された以外の回路接続を行うと、後にレイアウ
ト設計の検証を行った際に違反とされてしまうためであ
る。例外的に、ＣＡＤ装置の記憶手段が記憶するデータ
の構成が、下記の条件を見対している場合にレイアウト
設計において回路接続を変更できることがある。しかし
ながら、従来のバウンダリスキャンテスト対応部品に関
するデータ構成は、この条件を満足していない。
【０００７】すなわち、レイアウト設計において回路接
続を変更できる条件は、回路設計やレイアウト設計を行
うＣＡＤ装置において、記憶手段が記憶する実装部品の
データ構成に、ピン交換則、スロット交換則が存在し、
かつ、交換可能という識別が定義されていることであ
る。ここで、上記実装部品のデータの構成要素には、実
装部品の種類を表す名称「ライブラリ名」、機能を表す
「機能名」等がある。例えば図７に示す、２ＮＡＮＤゲ
ートが４つ実装された部品ＳＯ４では、ＳＯ４がライブ
ラリ名であり、２ＮＡＮＤが機能名である。なお、実装
部品のデータのうち、ピン番号の情報を含んだ２ＮＡＮ
Ｄゲートそのものを「スロット」と呼ぶ。
続を変更できる条件は、回路設計やレイアウト設計を行
うＣＡＤ装置において、記憶手段が記憶する実装部品の
データ構成に、ピン交換則、スロット交換則が存在し、
かつ、交換可能という識別が定義されていることであ
る。ここで、上記実装部品のデータの構成要素には、実
装部品の種類を表す名称「ライブラリ名」、機能を表す
「機能名」等がある。例えば図７に示す、２ＮＡＮＤゲ
ートが４つ実装された部品ＳＯ４では、ＳＯ４がライブ
ラリ名であり、２ＮＡＮＤが機能名である。なお、実装
部品のデータのうち、ピン番号の情報を含んだ２ＮＡＮ
Ｄゲートそのものを「スロット」と呼ぶ。
【０００８】上記したピン交換則は、例えば図７に示す
部品ＳＯ４の場合、１−２、４−５、９−１０、１２−
１３ピンが互いに交換可能であるとするものである。ま
たスロット交換則は、１，２，３ピンで構成される２Ｎ
ＡＮＤゲート（スロット）と、４，５，６ピンのそれ
と、９，１０，８ピンのそれと、１２，１３，１１ピン
のそれとがそれぞれ交換可能であり、さらに同じ種類
（同じライブラリ名）の部品同士であるならば、異なる
部品間でスロットの交換を可能とするものである。論理
的には、２ＮＡＮＤゲートの入力ピンは交換可能であ
り、２ＮＡＮＤゲートそれぞれもゲート単位で交換可能
である。
部品ＳＯ４の場合、１−２、４−５、９−１０、１２−
１３ピンが互いに交換可能であるとするものである。ま
たスロット交換則は、１，２，３ピンで構成される２Ｎ
ＡＮＤゲート（スロット）と、４，５，６ピンのそれ
と、９，１０，８ピンのそれと、１２，１３，１１ピン
のそれとがそれぞれ交換可能であり、さらに同じ種類
（同じライブラリ名）の部品同士であるならば、異なる
部品間でスロットの交換を可能とするものである。論理
的には、２ＮＡＮＤゲートの入力ピンは交換可能であ
り、２ＮＡＮＤゲートそれぞれもゲート単位で交換可能
である。
【０００９】スロット交換可能という識別は、ＣＡＤ装
置の記憶手段内のデータ構成において、同じ機能名を持
つスロットに対して自明とするか、あるいは同じ機能名
を持つスロットのデータに別途に識別子を設けることに
よって定義される。同じライブラリ名を持つ実装部品と
の間でスロット交換が可能であるか否かの識別子を設け
る場合があるが、上記したスロット交換則が存在するこ
とにより、この識別子は必要条件ではない。ピン交換可
能という識別は、スロットを構成するピンのデータに識
別子を設けることによって定義される。
置の記憶手段内のデータ構成において、同じ機能名を持
つスロットに対して自明とするか、あるいは同じ機能名
を持つスロットのデータに別途に識別子を設けることに
よって定義される。同じライブラリ名を持つ実装部品と
の間でスロット交換が可能であるか否かの識別子を設け
る場合があるが、上記したスロット交換則が存在するこ
とにより、この識別子は必要条件ではない。ピン交換可
能という識別は、スロットを構成するピンのデータに識
別子を設けることによって定義される。
【００１０】バウンダリスキャンチェインの回路接続を
変更すること、つまり接続順序を変更することが論理的
に可能でも、上記したように回路接続の変更は、スロッ
ト交換可能という識別が同一のライブラリ名を持つ実装
部品間に限られる。プリント基板に実装される複数のバ
ウンダリスキャンテスト対応部品は、異なるライブラリ
名を持つものが多く、したがって従来のＣＡＤ装置で
は、バウンダリスキャンテスト対応部品に関するデータ
構成がスロット交換の条件を満たしていない。このた
め、レイアウト設計に際してバウンダリスキャンチェイ
ンの接続順序を変更できず、結果として、レイアウト設
計時にパターン配線を効率良く行えなくなってしまう。
変更すること、つまり接続順序を変更することが論理的
に可能でも、上記したように回路接続の変更は、スロッ
ト交換可能という識別が同一のライブラリ名を持つ実装
部品間に限られる。プリント基板に実装される複数のバ
ウンダリスキャンテスト対応部品は、異なるライブラリ
名を持つものが多く、したがって従来のＣＡＤ装置で
は、バウンダリスキャンテスト対応部品に関するデータ
構成がスロット交換の条件を満たしていない。このた
め、レイアウト設計に際してバウンダリスキャンチェイ
ンの接続順序を変更できず、結果として、レイアウト設
計時にパターン配線を効率良く行えなくなってしまう。
【００１１】
【課題を解決するための手段】この発明に係るＣＡＤ装
置は、被実装基板に実装される実装部品に関するデータ
として、実装部品の種類を表すライブラリ名と、実装部
品を構成する構成要素の機能を表す機能名と、その構成
要素が、異なるライブラリ名の実装部品との間で同じ機
能名を持つ構成要素と交換可能な要素である場合にこれ
を表す識別子とを記憶する記憶手段と、記憶手段で記憶
されたデータを基に実装部品のレイアウト設計が行われ
てこのレイアウトが評価され、この評価によって異なる
ライブラリ名の実装部品間で互いの構成要素の交換が必
要であると判断された場合に、これら交換が必要な実装
部品のデータを記憶手段から読み取り、それぞれの実装
部品の構成要素に識別子があるか否かを確認し、それぞ
れの構成要素に識別子がある場合にこれら構成要素を交
換する変更手段とを備えていることを特徴とする。
置は、被実装基板に実装される実装部品に関するデータ
として、実装部品の種類を表すライブラリ名と、実装部
品を構成する構成要素の機能を表す機能名と、その構成
要素が、異なるライブラリ名の実装部品との間で同じ機
能名を持つ構成要素と交換可能な要素である場合にこれ
を表す識別子とを記憶する記憶手段と、記憶手段で記憶
されたデータを基に実装部品のレイアウト設計が行われ
てこのレイアウトが評価され、この評価によって異なる
ライブラリ名の実装部品間で互いの構成要素の交換が必
要であると判断された場合に、これら交換が必要な実装
部品のデータを記憶手段から読み取り、それぞれの実装
部品の構成要素に識別子があるか否かを確認し、それぞ
れの構成要素に識別子がある場合にこれら構成要素を交
換する変更手段とを備えていることを特徴とする。
【００１２】この発明では、レイアウト評価にて、異な
るライブラリ名の実装部品間で互いの構成要素の交換が
必要であると判断された場合に、変更手段が、これら交
換が必要な実装部品のデータを記憶手段から読み取り、
それぞれの実装部品の構成要素に識別子があるか否かを
確認し、それぞれの構成要素のデータに識別子がある場
合にこれら構成要素を交換する。この識別子は、異なる
ライブラリ名の実装部品との間で同じ機能名を持つ構成
要素と交換可能な構成要素について設けられており、し
たがって、異なるライブラリ名の実装部品との間で同じ
機能名を持つ構成要素同士が交換される。
るライブラリ名の実装部品間で互いの構成要素の交換が
必要であると判断された場合に、変更手段が、これら交
換が必要な実装部品のデータを記憶手段から読み取り、
それぞれの実装部品の構成要素に識別子があるか否かを
確認し、それぞれの構成要素のデータに識別子がある場
合にこれら構成要素を交換する。この識別子は、異なる
ライブラリ名の実装部品との間で同じ機能名を持つ構成
要素と交換可能な構成要素について設けられており、し
たがって、異なるライブラリ名の実装部品との間で同じ
機能名を持つ構成要素同士が交換される。
【００１３】
【発明の実施の形態】以下、本発明に係るＣＡＤ装置の
一実施形態を図面を用いて説明する。図１（ａ）は実施
形態に係るＣＡＤ装置の概略構成を示すブロック図であ
り、同図（ｂ）は（ａ）の記憶手段に記憶されているデ
ータの構成を示す概念図である。このＣＡＤ装置１は、
実装部品が実装される被実装基板をプリント基板とし、
その実装部品のプリント基板への実装形態のレイアウト
を、実装部品に関するデータを基に設計するためのもの
で、図１（ａ）に示すように、記憶手段２と変更手段３
とを備えて構成される。
一実施形態を図面を用いて説明する。図１（ａ）は実施
形態に係るＣＡＤ装置の概略構成を示すブロック図であ
り、同図（ｂ）は（ａ）の記憶手段に記憶されているデ
ータの構成を示す概念図である。このＣＡＤ装置１は、
実装部品が実装される被実装基板をプリント基板とし、
その実装部品のプリント基板への実装形態のレイアウト
を、実装部品に関するデータを基に設計するためのもの
で、図１（ａ）に示すように、記憶手段２と変更手段３
とを備えて構成される。
【００１４】記憶手段２は、実装部品に関するデータを
記憶するものであり、レイアウト設計とともに回路設計
の際にも記憶されたデータが読み取られて用いられるよ
うになっている。また実装部品に関するデータとして、
図１（ｂ）に示すように、実装部品の種類を表すライブ
ラリ名２１、実装部品を構成する構成要素（以下、スロ
ットと記す）の機能を表す機能名およびその構成内容２
２、スロットを構成するピン番号群２３、スロットが、
異なるライブラリ名２１の実装部品間で同じ機能名を持
つスロットと交換可能な要素である場合にこれを表す識
別子、すなわち異ライブラリ間スロット交換フラグ２４
などを記憶している。
記憶するものであり、レイアウト設計とともに回路設計
の際にも記憶されたデータが読み取られて用いられるよ
うになっている。また実装部品に関するデータとして、
図１（ｂ）に示すように、実装部品の種類を表すライブ
ラリ名２１、実装部品を構成する構成要素（以下、スロ
ットと記す）の機能を表す機能名およびその構成内容２
２、スロットを構成するピン番号群２３、スロットが、
異なるライブラリ名２１の実装部品間で同じ機能名を持
つスロットと交換可能な要素である場合にこれを表す識
別子、すなわち異ライブラリ間スロット交換フラグ２４
などを記憶している。
【００１５】例えば実装部品が、実装部品をそれぞれそ
の構成要素同士が直列的に接続されるように配置するこ
とによって行う製品テストに対応する部品、つまりバウ
ンダリスキャンテスト対応部品である場合、記憶手段２
はバウンダリスキャンテスト対応部品のライブラリ名２
１を記憶している。また、記憶手段２には予め、この部
品の論理機能が「その部品そのものの回路ブロック（以
下、非バウンダリスキャン回路ブロックと記す）」と、
「バウンダリスキャン回路ブロック」との２つのスロッ
トに分割されて登録され、記憶手段２は、それぞれのス
ロットの機能名および構成内容２２、ピン番号群２３を
記憶している。さらにこの場合、記憶手段２には、バウ
ンダリスキャン回路ブロックの機能名および構成内容２
２として、バウンダリスキャンテスト対応部品の種類が
異なるものでも、つまりライブラリ名が異なる部品であ
っても、同じ名称、同じ構成内容が登録され、記憶手段
２はこれらをデータとして記憶している。例えばＢＳと
いう名称を記憶し、回路設計時に用いる回路シンボルに
ついても同じ図柄、例えば図２に示すような図柄をデー
タとして記憶している。また記憶手段２は、バウンダリ
スキャン回路ブロックに関するデータとして、異ライブ
ラリ間スロット交換フラグ２４を記憶している。
の構成要素同士が直列的に接続されるように配置するこ
とによって行う製品テストに対応する部品、つまりバウ
ンダリスキャンテスト対応部品である場合、記憶手段２
はバウンダリスキャンテスト対応部品のライブラリ名２
１を記憶している。また、記憶手段２には予め、この部
品の論理機能が「その部品そのものの回路ブロック（以
下、非バウンダリスキャン回路ブロックと記す）」と、
「バウンダリスキャン回路ブロック」との２つのスロッ
トに分割されて登録され、記憶手段２は、それぞれのス
ロットの機能名および構成内容２２、ピン番号群２３を
記憶している。さらにこの場合、記憶手段２には、バウ
ンダリスキャン回路ブロックの機能名および構成内容２
２として、バウンダリスキャンテスト対応部品の種類が
異なるものでも、つまりライブラリ名が異なる部品であ
っても、同じ名称、同じ構成内容が登録され、記憶手段
２はこれらをデータとして記憶している。例えばＢＳと
いう名称を記憶し、回路設計時に用いる回路シンボルに
ついても同じ図柄、例えば図２に示すような図柄をデー
タとして記憶している。また記憶手段２は、バウンダリ
スキャン回路ブロックに関するデータとして、異ライブ
ラリ間スロット交換フラグ２４を記憶している。
【００１６】なお、図１（ｂ）に示すデータ構成の概念
図では、１つの機能名に対して異ライブラリ間スロット
交換フラグ２４を有するスロットが複数存在している場
合を例示しているが、バウンダリスキャンテスト対応部
品に関するデータの構成において「バウンダリスキャン
回路ブロック」は、どのような部品であっても、異ライ
ブラリ間スロット交換フラグ２４を有するスロットを１
つしか持たない。
図では、１つの機能名に対して異ライブラリ間スロット
交換フラグ２４を有するスロットが複数存在している場
合を例示しているが、バウンダリスキャンテスト対応部
品に関するデータの構成において「バウンダリスキャン
回路ブロック」は、どのような部品であっても、異ライ
ブラリ間スロット交換フラグ２４を有するスロットを１
つしか持たない。
【００１７】上記変更手段３は、レイアウト設計後に行
われるレイアウト評価において、異なるライブラリ名の
実装部品間で互いのスロットの交換が必要であると判断
された場合に、これら交換が必要な実装部品のデータを
記憶手段２から読み取り、それぞれの実装部品のスロッ
トに、異ライブラリ間スロット交換フラグ２４があるか
否かを確認し、それぞれのスロットに異ライブラリ間ス
ロット交換フラグ２４がある場合に、これらスロットを
交換するものである。
われるレイアウト評価において、異なるライブラリ名の
実装部品間で互いのスロットの交換が必要であると判断
された場合に、これら交換が必要な実装部品のデータを
記憶手段２から読み取り、それぞれの実装部品のスロッ
トに、異ライブラリ間スロット交換フラグ２４があるか
否かを確認し、それぞれのスロットに異ライブラリ間ス
ロット交換フラグ２４がある場合に、これらスロットを
交換するものである。
【００１８】例えば、実装部品がバウンダリスキャンテ
スト対応部品であり、レイアウト評価によって、異なる
ライブラリ名のバウンダリスキャンテスト対応部品間
で、互いのバウンダリスキャン回路ブロック（スロッ
ト）の交換によりこれらの接続順序の変更が必要と判断
された場合に、変更手段３は、異ライブラリ間スロット
交換フラグ２４を確認してこれらバウンダリスキャン回
路ブロックを交換する。そしてこのことにより、バウン
ダリスキャン回路ブロックの接続順序（バウンダリスキ
ャンチェインの接続順序）の変更を行うようになってい
る。
スト対応部品であり、レイアウト評価によって、異なる
ライブラリ名のバウンダリスキャンテスト対応部品間
で、互いのバウンダリスキャン回路ブロック（スロッ
ト）の交換によりこれらの接続順序の変更が必要と判断
された場合に、変更手段３は、異ライブラリ間スロット
交換フラグ２４を確認してこれらバウンダリスキャン回
路ブロックを交換する。そしてこのことにより、バウン
ダリスキャン回路ブロックの接続順序（バウンダリスキ
ャンチェインの接続順序）の変更を行うようになってい
る。
【００１９】次に、このようなＣＡＤ装置１を用い、バ
ウンダリスキャン対応部品を含む実装部品のプリント基
板へのレイアウト設計を行う場合について、図３を用い
て説明する。まずステップ１（以下、ステップとＳＴと
記す）に示すように、回路図入力ＣＡＤ装置より、回路
設計にて得られた回路図データから回路で使用する部
品、すなわちプリント基板に実装する実装部品や結線
（接続）を表現したデータ（ネットリスト）を出力し、
レイアウト設計を行うＣＡＤ装置１に入力する。
ウンダリスキャン対応部品を含む実装部品のプリント基
板へのレイアウト設計を行う場合について、図３を用い
て説明する。まずステップ１（以下、ステップとＳＴと
記す）に示すように、回路図入力ＣＡＤ装置より、回路
設計にて得られた回路図データから回路で使用する部
品、すなわちプリント基板に実装する実装部品や結線
（接続）を表現したデータ（ネットリスト）を出力し、
レイアウト設計を行うＣＡＤ装置１に入力する。
【００２０】次いで、ＣＡＤ装置１を用いて、得られた
ネットリストおよび記憶手段２で記憶された実装部品の
データを基に、実装部品をプリント基板に配置（レイア
ウト）する（ＳＴ２）。その後、このレイアウトの評価
を行い（ＳＴ３）、この評価にしたがって、スロット交
換、ピン交換などを行う（ＳＴ４）。このスロット交換
の際に、上記変更手段３によるバウンダリスキャンチェ
インの接続順序の変更が行われる。
ネットリストおよび記憶手段２で記憶された実装部品の
データを基に、実装部品をプリント基板に配置（レイア
ウト）する（ＳＴ２）。その後、このレイアウトの評価
を行い（ＳＴ３）、この評価にしたがって、スロット交
換、ピン交換などを行う（ＳＴ４）。このスロット交換
の際に、上記変更手段３によるバウンダリスキャンチェ
インの接続順序の変更が行われる。
【００２１】例えば部品の種類が異なり、よってライブ
ラリ名が異なる３つのバウンダリスキャンテスト対応部
品、ＩＣ５、ＩＣ１８、ＩＣ７が、回路設計により図４
に示すようにバウンダリスキャンチェイン接続されてい
る場合に、上記レイアウトの評価で、ＩＣ７、ＩＣ５の
バウンダリスキャン回路ブロックを交換して、バウンダ
リスキャンチェインの接続順序を変更することが必要と
判断されると、変更手段３は、ＩＣ７、ＩＣ５に関する
データを記憶手段２から読み取る。そして、ＩＣ７、Ｉ
Ｃ５のバウンダリスキャン回路ブロックに異ライブラリ
間スロット交換フラグ２４があるか否かを確認する。記
憶手段２内のデータにおいて、ＩＣ７、ＩＣ５のバウン
ダリスキャン回路ブロックには、異ライブラリ間スロッ
ト交換フラグ２４が与えられており、しかも同じ機能名
が与えられている。したがって変更手段３はそれぞれの
バウンダリスキャン回路ブロックに異ライブラリ間スロ
ット交換フラグ２４があると確認し、図５に示すように
これらＩＣ７、ＩＣ５のバウンダリスキャン回路ブロッ
クを交換して、バウンダリスキャンチェインの接続順序
を変更する。このとき、非バウンダリスキャン回路ブロ
ックに変更はない。
ラリ名が異なる３つのバウンダリスキャンテスト対応部
品、ＩＣ５、ＩＣ１８、ＩＣ７が、回路設計により図４
に示すようにバウンダリスキャンチェイン接続されてい
る場合に、上記レイアウトの評価で、ＩＣ７、ＩＣ５の
バウンダリスキャン回路ブロックを交換して、バウンダ
リスキャンチェインの接続順序を変更することが必要と
判断されると、変更手段３は、ＩＣ７、ＩＣ５に関する
データを記憶手段２から読み取る。そして、ＩＣ７、Ｉ
Ｃ５のバウンダリスキャン回路ブロックに異ライブラリ
間スロット交換フラグ２４があるか否かを確認する。記
憶手段２内のデータにおいて、ＩＣ７、ＩＣ５のバウン
ダリスキャン回路ブロックには、異ライブラリ間スロッ
ト交換フラグ２４が与えられており、しかも同じ機能名
が与えられている。したがって変更手段３はそれぞれの
バウンダリスキャン回路ブロックに異ライブラリ間スロ
ット交換フラグ２４があると確認し、図５に示すように
これらＩＣ７、ＩＣ５のバウンダリスキャン回路ブロッ
クを交換して、バウンダリスキャンチェインの接続順序
を変更する。このとき、非バウンダリスキャン回路ブロ
ックに変更はない。
【００２２】なお、図４は回路設計直後の回路図面であ
り、図５はバウンダリスキャンチェインの接続順序を変
更した後の回路図面である。記憶手段２では、バウンダ
リスキャンテスト対応部品に関するデータの構成が、非
バウンダリスキャン回路ブロックとバウンダリスキャン
回路ブロックとに分かれているため、回路図面中のバウ
ンダリスキャンチェイン部分は、図４および図５に示す
ように、非バウンダリスキャン回路部分とは分かれて表
示される。
り、図５はバウンダリスキャンチェインの接続順序を変
更した後の回路図面である。記憶手段２では、バウンダ
リスキャンテスト対応部品に関するデータの構成が、非
バウンダリスキャン回路ブロックとバウンダリスキャン
回路ブロックとに分かれているため、回路図面中のバウ
ンダリスキャンチェイン部分は、図４および図５に示す
ように、非バウンダリスキャン回路部分とは分かれて表
示される。
【００２３】こうしてスロット交換、ピン交換などを行
った後は、実装部品間のパターン配線を行う（ＳＴ
５）。その後、ＣＡＤ装置１は、スロット交換、ピン交
換などの変更データが、回路図にバックアノテートされ
るよう、その変更データを回路図入力ＣＡＤ装置に出力
する（ＳＴ６）。以上の工程によって、レイアウト設計
が終了する。
った後は、実装部品間のパターン配線を行う（ＳＴ
５）。その後、ＣＡＤ装置１は、スロット交換、ピン交
換などの変更データが、回路図にバックアノテートされ
るよう、その変更データを回路図入力ＣＡＤ装置に出力
する（ＳＴ６）。以上の工程によって、レイアウト設計
が終了する。
【００２４】このように、実施形態に係るＣＡＤ装置１
によれば、異なるライブラリ名のバウンダリスキャンテ
スト対応部品間でバウンダリスキャン回路ブロックの交
換が可能であるとの識別が定義されて、上記交換がスロ
ット交換として扱われるようになっているので、レイア
ウト設計の際に、バウンダリスキャンチェインの接続順
序を変更することができる。したがって、レイアウト設
計時のパターン配線効率の向上を図ることができる。こ
れは、プリント基板に実装されるバウンダリスキャンテ
スト対応部品数が多いほど、効果的である。なお、上記
実施形態では、バウンダリスキャンテスト対応部品を実
装するプリント基板のレイアウト設計に、この発明のＣ
ＡＤ装置を用いた場合を説明したが、この発明は実施形
態の例に限定されないのは言うまでもない。
によれば、異なるライブラリ名のバウンダリスキャンテ
スト対応部品間でバウンダリスキャン回路ブロックの交
換が可能であるとの識別が定義されて、上記交換がスロ
ット交換として扱われるようになっているので、レイア
ウト設計の際に、バウンダリスキャンチェインの接続順
序を変更することができる。したがって、レイアウト設
計時のパターン配線効率の向上を図ることができる。こ
れは、プリント基板に実装されるバウンダリスキャンテ
スト対応部品数が多いほど、効果的である。なお、上記
実施形態では、バウンダリスキャンテスト対応部品を実
装するプリント基板のレイアウト設計に、この発明のＣ
ＡＤ装置を用いた場合を説明したが、この発明は実施形
態の例に限定されないのは言うまでもない。
【００２５】
【発明の効果】以上説明したようにこの発明に係るＣＡ
Ｄ装置によれば、記憶手段内のデータとして、実装部品
の構成要素が、異なるライブラリ名の実装部品との間で
同じ機能名を持つ構成要素と交換可能な要素である場合
にこれを表す識別子が記憶されており、レイアウト設計
にて、異なるライブラリ名の実装部品間で互いの構成要
素の交換が必要であると判断されると、変更手段が、交
換が必要な構成要素のデータに識別子がある場合にこれ
ら構成要素を交換するようになっているので、レイアウ
ト設計に際し、異なるライブラリ名の実装部品間で同じ
機能名を持つ構成要素同士を交換することができる。し
たがって、レイアウト設計時のパターン配線効率の向上
を図ることができる。
Ｄ装置によれば、記憶手段内のデータとして、実装部品
の構成要素が、異なるライブラリ名の実装部品との間で
同じ機能名を持つ構成要素と交換可能な要素である場合
にこれを表す識別子が記憶されており、レイアウト設計
にて、異なるライブラリ名の実装部品間で互いの構成要
素の交換が必要であると判断されると、変更手段が、交
換が必要な構成要素のデータに識別子がある場合にこれ
ら構成要素を交換するようになっているので、レイアウ
ト設計に際し、異なるライブラリ名の実装部品間で同じ
機能名を持つ構成要素同士を交換することができる。し
たがって、レイアウト設計時のパターン配線効率の向上
を図ることができる。
【図１】この発明に係るＣＡＤ装置の一実施形態の説明
図であり、（ａ）はＣＡＤ装置の概略構成を示すブロッ
ク図、（ｂ）は（ａ）の記憶手段に記憶されたデータ構
成の概念図である。
図であり、（ａ）はＣＡＤ装置の概略構成を示すブロッ
ク図、（ｂ）は（ａ）の記憶手段に記憶されたデータ構
成の概念図である。
【図２】バウンダリスキャン回路ブロックの回路シンボ
ル図の一例を示す図である。
ル図の一例を示す図である。
【図３】実施形態に係るＣＡＤ装置を用いたレイアウト
設計の手順の一例を示す工程図である。
設計の手順の一例を示す工程図である。
【図４】回路設計にて設計されたバウンダリスキャンチ
ェイン部分の回路図である。
ェイン部分の回路図である。
【図５】接続順序変更後のバウンダリスキャンチェイン
部分の回路図である。
部分の回路図である。
【図６】バウンダリスキャンチェインを説明する図であ
る。
る。
【図７】ピン交換、スロット交換を説明するための図で
ある。
ある。
１ ＣＡＤ装置 ２ 記憶手段 ３ 変更手段 ２１ ライブラリ名 ２２ 機能名および構成内容 ２４ 異ライブラリ間スロット交換フラグ
Claims (2)
- 【請求項１】 実装部品の被実装基板への実装形態のレ
イアウトを、実装部品に関するデータを基に設計するた
めのＣＡＤ装置であって、 前記実装部品に関するデータとして、実装部品の種類を
表すライブラリ名と、前記実装部品を構成する構成要素
の機能を表す機能名と、その構成要素が、異なるライブ
ラリ名の実装部品との間で同じ機能名を持つ構成要素と
交換可能な要素である場合にこれを表す識別子とを記憶
する記憶手段と、 前記記憶手段で記憶されたデータを基に前記実装部品の
レイアウト設計が行われてこのレイアウトが評価され、
この評価によって異なるライブラリ名の実装部品間で互
いの構成要素の交換が必要であると判断された場合に、
これら交換が必要な実装部品のデータを前記記憶手段か
ら読み取り、それぞれの実装部品の構成要素に識別子が
あるか否かを確認し、それぞれの構成要素に識別子があ
る場合にこれら構成要素を交換する変更手段とを備えて
いることを特徴とするＣＡＤ装置。 - 【請求項２】 前記構成要素は、前記実装部品をそれぞ
れその構成要素同士が直列的に接続されるように配置す
ることによって行う製品テストに用いられるものであ
り、 前記実装部品の前記被実装基板へのレイアウト設計は、
該製品テストの実施を可能にするようになされるもので
あり、 前記変更手段は、前記レイアウトの評価によって、異な
るライブラリ名の実装部品間で互いの構成要素の接続順
序の変更が必要であると判断された場合に、これら接続
順序の変更が必要な実装部品のデータを前記記憶手段か
ら読み取り、それぞれの実装部品の構成要素に識別子が
あるか否かを確認し、それぞれの構成要素に識別子があ
る場合にこれら構成要素を交換して該構成要素の接続順
序の変更を行うものであることを特徴とする請求項１記
載のＣＡＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197139A JPH1040277A (ja) | 1996-07-26 | 1996-07-26 | Ｃａｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197139A JPH1040277A (ja) | 1996-07-26 | 1996-07-26 | Ｃａｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1040277A true JPH1040277A (ja) | 1998-02-13 |
Family
ID=16369417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197139A Pending JPH1040277A (ja) | 1996-07-26 | 1996-07-26 | Ｃａｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1040277A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500511B1 (ko) * | 2002-09-19 | 2005-07-12 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 배선패턴작성시스템, 배선패턴작성방법, 그 방법을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 |
| CN111400994A (zh) * | 2018-12-29 | 2020-07-10 | 广东高云半导体科技股份有限公司 | 网表形式验证方法、装置、计算机设备及存储介质 |
-
1996
- 1996-07-26 JP JP8197139A patent/JPH1040277A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500511B1 (ko) * | 2002-09-19 | 2005-07-12 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 배선패턴작성시스템, 배선패턴작성방법, 그 방법을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 |
| CN111400994A (zh) * | 2018-12-29 | 2020-07-10 | 广东高云半导体科技股份有限公司 | 网表形式验证方法、装置、计算机设备及存储介质 |
| CN111400994B (zh) * | 2018-12-29 | 2024-04-05 | 广东高云半导体科技股份有限公司 | 网表形式验证方法、装置、计算机设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815655A (en) | Device for generating error path list and method of extracting the worst paths | |
| US8806398B2 (en) | System and method for design, procurement and manufacturing collaboration | |
| US20080250366A1 (en) | Noise checking method and apparatus, and computer-readable recording medium in which noise checking program is stored | |
| KR100873885B1 (ko) | 설계 검증 장치, 설계 검증 방법 및 ｃａｄ 시스템 | |
| JPH07200654A (ja) | 特定用途向け集積回路およびその構成方法 | |
| JPH1040277A (ja) | Ｃａｄ装置 | |
| US8943457B2 (en) | Simulating scan tests with reduced resources | |
| US8010918B2 (en) | Method for creating HDL description files of digital systems, and systems obtained | |
| US6539525B1 (en) | Layout verifying method for integrated circuit device | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2930087B2 (ja) | 論理設計支援システム | |
| JP2011060117A (ja) | 半導体集積回路設計支援装置および半導体集積回路の設計方法 | |
| GB2412444A (en) | Tools and methods for circuit scan test models | |
| JPH06300814A (ja) | 集積回路及びそのテスト方法 | |
| JP2842334B2 (ja) | レイアウト方法 | |
| JP2692813B2 (ja) | スキャン化回路変換方法 | |
| JP2648528B2 (ja) | Ｌｓｉ設計方法 | |
| JP2002157295A (ja) | 半導体回路設計装置および半導体回路設計方法 | |
| JPH06258390A (ja) | バウンダリスキャン挿入方法 | |
| JP3491618B2 (ja) | 集積回路のネットリスト生成方式及びプログラム | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| JPH0436464B2 (ja) | ||
| JPH0792807B2 (ja) | Ｌｓｉ用診断容易化回路自動発生システムおよびその回路自動発生方法 | |
| JPH0989992A (ja) | シフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式 | |
| JPH11184908A (ja) | データベースを用いたプリント基板設計方法 |