JPH0436464B2 - - Google Patents
Info
- Publication number
- JPH0436464B2 JPH0436464B2 JP58085343A JP8534383A JPH0436464B2 JP H0436464 B2 JPH0436464 B2 JP H0436464B2 JP 58085343 A JP58085343 A JP 58085343A JP 8534383 A JP8534383 A JP 8534383A JP H0436464 B2 JPH0436464 B2 JP H0436464B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- flip
- scan
- scan chain
- product name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体の高集積度回路素子(LSI)に
おける品種名の識別方法に関する。
おける品種名の識別方法に関する。
(b) 技術の背景
近年半導技術特に集積技術の発展により多数の
回路要素を1パツケージのLSIとして提供される
ようになつた。従来よりデータ処理のための論理
回路はナンドおよびオア回路のような組合せ回路
素子と更に複数の組合せ回路により得られるラツ
チ、レジスタ、フリツプフロツプ回路(FF)の
ような順序回路を多数具備し、相互に接続して構
成される。
回路要素を1パツケージのLSIとして提供される
ようになつた。従来よりデータ処理のための論理
回路はナンドおよびオア回路のような組合せ回路
素子と更に複数の組合せ回路により得られるラツ
チ、レジスタ、フリツプフロツプ回路(FF)の
ような順序回路を多数具備し、相互に接続して構
成される。
(c) 従来技術と問題点
従来より論理回路は上記のように組合せおよび
順序回路を組合せて得られるが、集積度がそれ程
でもなかつた従来は組合せおよび順序回路素子は
それぞれ同一品種を少数個実装した小規模集積度
回路素子(SSI)やこれ等を少数個組合せて特定
の基本機能を実現する中規模集積度回路素子
(MSI)を多種複数個を中間実装単位の例えば配
線プリント板により集分回路機能を構成してデー
タ処理装置等における論理回路の実現手段として
いた。
順序回路を組合せて得られるが、集積度がそれ程
でもなかつた従来は組合せおよび順序回路素子は
それぞれ同一品種を少数個実装した小規模集積度
回路素子(SSI)やこれ等を少数個組合せて特定
の基本機能を実現する中規模集積度回路素子
(MSI)を多種複数個を中間実装単位の例えば配
線プリント板により集分回路機能を構成してデー
タ処理装置等における論理回路の実現手段として
いた。
集積度の向上に従い従前の配線プリント板レベ
ルの回路機能毎に例えばマイクロプロセツサ
(MPU)のような複雑な論理回路も1パツケージ
の小形、軽量且低コストで提供されるようにな
り、最近はマスタスライスLSI等に代表されるよ
うに需要家の特殊仕様に基く所望のLSIが短時間
で提供されるようになつた。このようなLSIにお
ける論理回路の構成は多数の組合せ回路と順序回
路によるがその組合せは集積度の向上と共にLSI
は多量の品種として提供される。
ルの回路機能毎に例えばマイクロプロセツサ
(MPU)のような複雑な論理回路も1パツケージ
の小形、軽量且低コストで提供されるようにな
り、最近はマスタスライスLSI等に代表されるよ
うに需要家の特殊仕様に基く所望のLSIが短時間
で提供されるようになつた。このようなLSIにお
ける論理回路の構成は多数の組合せ回路と順序回
路によるがその組合せは集積度の向上と共にLSI
は多量の品種として提供される。
この多品種に及ぶLSIを試験する場合一般に
LSI品種の識別は例えば目視によつて捺印表示に
よる品種名を読取る等人手による認識によるが
LSIの品種増大に伴つて人手による管理は増々困
難になりつゝある。一方これ等のLSIおよびLSI
を多数使用した装置の診断および故障位置指摘を
容易にするためFFの保持するデータを読出す
(スキヤンアウト)と共に任意のFFに期待するデ
ータを書込む(スキヤンイン)機能が論理回路に
導入されている。
LSI品種の識別は例えば目視によつて捺印表示に
よる品種名を読取る等人手による認識によるが
LSIの品種増大に伴つて人手による管理は増々困
難になりつゝある。一方これ等のLSIおよびLSI
を多数使用した装置の診断および故障位置指摘を
容易にするためFFの保持するデータを読出す
(スキヤンアウト)と共に任意のFFに期待するデ
ータを書込む(スキヤンイン)機能が論理回路に
導入されている。
(d) 発明の目的
本発明の目的はLSIにおける多種類の品種名識
別に関する問題点を解決するため各LSI毎にLSI
設計段階でその内部に品種名を識別コードとして
構成回路の一部に用意しておき、LSIの品種名が
必要なときはスキヤンアウトによるデータの読取
りと同様の手法で送出せしめ、従来のように人手
によることなく電気信号号により品種名が得られ
る手段を提供しようとするものである。
別に関する問題点を解決するため各LSI毎にLSI
設計段階でその内部に品種名を識別コードとして
構成回路の一部に用意しておき、LSIの品種名が
必要なときはスキヤンアウトによるデータの読取
りと同様の手法で送出せしめ、従来のように人手
によることなく電気信号号により品種名が得られ
る手段を提供しようとするものである。
(e) 発明の構成
この目的は複数の回数素子を集積して構成する
高集積度回路素子において、該素子品種名をコー
ド表示する複数ピツトに対応するフリツプフロツ
プ回路素子および該複数のフリツプフロツプ回路
素子におけるスキヤンチエーン接続に際して各正
出力端子または反転出力端子を素子の品種名に対
応して選択配線する手段を備えてなり、該フリツ
プフロツプ回路素子の零リセツトにより得られる
品種名をフリツプフロツプ回路素子のスキヤンチ
エーンに印加するシフトクロツクによりスキヤン
アウト動作せしめて得ることを特徴とする高集積
度回路素子の品種名識別方法を提供することによ
つて達成することが出来る。
高集積度回路素子において、該素子品種名をコー
ド表示する複数ピツトに対応するフリツプフロツ
プ回路素子および該複数のフリツプフロツプ回路
素子におけるスキヤンチエーン接続に際して各正
出力端子または反転出力端子を素子の品種名に対
応して選択配線する手段を備えてなり、該フリツ
プフロツプ回路素子の零リセツトにより得られる
品種名をフリツプフロツプ回路素子のスキヤンチ
エーンに印加するシフトクロツクによりスキヤン
アウト動作せしめて得ることを特徴とする高集積
度回路素子の品種名識別方法を提供することによ
つて達成することが出来る。
(f) 発明の実施例
以下図面を参照しつゝ本発明の一実施例につい
て説明する。
て説明する。
図は本発明の一実施例における回路素子の品種
名識別方法のブロツク図を示す。図において1は
品種名表示用スキヤンチエーン、2a〜hは品種
名に対応して“1”“0”のビツトデータを設定
するための配線部、3はシステム動作用の主論理
回路によるスキヤンチエーンである。更にFFa〜
hおよびFF1〜nはそれぞれフリツプフロツプ
回路である。こゝでスキヤンチエーン1は品種名
のスキヤンアウトに先立ち例えば電源投入時に実
行される零リセツト動作に従つてFFa〜hのセツ
ト入力に0を印加してその正出力端子Qの出力が
低レベル“0”を出力するように設定されるもの
とする。
名識別方法のブロツク図を示す。図において1は
品種名表示用スキヤンチエーン、2a〜hは品種
名に対応して“1”“0”のビツトデータを設定
するための配線部、3はシステム動作用の主論理
回路によるスキヤンチエーンである。更にFFa〜
hおよびFF1〜nはそれぞれフリツプフロツプ
回路である。こゝでスキヤンチエーン1は品種名
のスキヤンアウトに先立ち例えば電源投入時に実
行される零リセツト動作に従つてFFa〜hのセツ
ト入力に0を印加してその正出力端子Qの出力が
低レベル“0”を出力するように設定されるもの
とする。
一方配線部2a〜hは設計時に割付けた品種名
を製造時選して配線により設定しておく。
を製造時選して配線により設定しておく。
こゝでは品種名の例を8ビツトで11000100を示
している。スキヤンチエーン1は従来における通
常のスキヤンチエーン3を構成するFF1〜nの
すべてがその正出力端子Qより出力信号を取出し
て上位FFのデータ入力に接続して構成している
のに比較して、スキヤンチエーン1では配線部2
a〜hにより出力すべきデータに対応して場合に
よりQまたは反転出力端子より出力して下位
FFのデータ入力に印加している。従つて下位FF
からシフトされるデータはから出力している
FFこゝではFFa,c,f,gを通過する時にビ
ツトデータの“1”“0”が反転されるのでFFa
〜hから各々出力される10100110において例えば
FFa〜hの最上位FFaは出力迄に反転するFFが
ないのでそのまゝ“1”FFbの“0”はFFaで反
転されて最終的に外部は1として出力される。
している。スキヤンチエーン1は従来における通
常のスキヤンチエーン3を構成するFF1〜nの
すべてがその正出力端子Qより出力信号を取出し
て上位FFのデータ入力に接続して構成している
のに比較して、スキヤンチエーン1では配線部2
a〜hにより出力すべきデータに対応して場合に
よりQまたは反転出力端子より出力して下位
FFのデータ入力に印加している。従つて下位FF
からシフトされるデータはから出力している
FFこゝではFFa,c,f,gを通過する時にビ
ツトデータの“1”“0”が反転されるのでFFa
〜hから各々出力される10100110において例えば
FFa〜hの最上位FFaは出力迄に反転するFFが
ないのでそのまゝ“1”FFbの“0”はFFaで反
転されて最終的に外部は1として出力される。
以下FFcの1は0、FFdの0は0、FFeの0は
0、FFfの1は1、FFgの1は0およびFFhの0
は0として出力され配合部2a〜hによる品種名
は11000100として出力される。
0、FFfの1は1、FFgの1は0およびFFhの0
は0として出力され配合部2a〜hによる品種名
は11000100として出力される。
本実施例では品種名を出力するスキヤンチエー
ン1がこのように構成されるので従来FFの保持
するデータ読出すために行うスキヤンアウト動作
のシフトクロツクに従つてスキヤンアウトデータ
の後尾に該回路素子の品種名を電気信号として読
出すことが出来る。尚こゝではスキヤンチエーン
1の配線部2a〜hによつて選択するFFa〜hに
おけるの数が偶数に設定されているのでスキヤ
ンチエーン3に外部よりスキヤンインするデータ
は“1”“0”が反転されることなくスキヤンチ
エーン1の入力からシフトされるので問題はない
がの数が奇数となる時は偶パリテイとなるよう
に別途反転する回路素子を設けるかスキヤンイン
データを反転する必要がある。尚こゝでは品種名
を8ビツトの例によつたが他の任意のビツト数で
同様に実現出来ることはいう迄もない。またFF
の増加はLSIを構成する回路素子では集積度が向
上しておりFF10個種の増加は余り問題にならな
い。一方1パツケージにおいて制約の厳しい入出
力端子数の増加については以上説明したように従
来のシステム動作用のスキヤンアウト用の共用に
し、シフトクロツクも流用出来るので無視出来
る。
ン1がこのように構成されるので従来FFの保持
するデータ読出すために行うスキヤンアウト動作
のシフトクロツクに従つてスキヤンアウトデータ
の後尾に該回路素子の品種名を電気信号として読
出すことが出来る。尚こゝではスキヤンチエーン
1の配線部2a〜hによつて選択するFFa〜hに
おけるの数が偶数に設定されているのでスキヤ
ンチエーン3に外部よりスキヤンインするデータ
は“1”“0”が反転されることなくスキヤンチ
エーン1の入力からシフトされるので問題はない
がの数が奇数となる時は偶パリテイとなるよう
に別途反転する回路素子を設けるかスキヤンイン
データを反転する必要がある。尚こゝでは品種名
を8ビツトの例によつたが他の任意のビツト数で
同様に実現出来ることはいう迄もない。またFF
の増加はLSIを構成する回路素子では集積度が向
上しておりFF10個種の増加は余り問題にならな
い。一方1パツケージにおいて制約の厳しい入出
力端子数の増加については以上説明したように従
来のシステム動作用のスキヤンアウト用の共用に
し、シフトクロツクも流用出来るので無視出来
る。
勿論入出力端子数に余裕があれば品種名表示専
用としてスキヤンチエーン1のスキヤンアウトを
別途設けても良い。この場合スキヤンチエーン1
にはスキヤンインは必要ないのでスキヤンインは
スキヤンチエーン3専用となる。
用としてスキヤンチエーン1のスキヤンアウトを
別途設けても良い。この場合スキヤンチエーン1
にはスキヤンインは必要ないのでスキヤンインは
スキヤンチエーン3専用となる。
(g) 発明の効果
以上説明したように本発明によれば従来LSIの
品種名を人手によつて管理していた方法に代え
て、LSIのスキヤンイシアウト時に印加するシフ
トクロツク信号に従つて品種名が電気信号として
得られるので、LSI単体の試験は勿論プリント配
線板等の中間実装単位に複数個実装された場合で
も実装状態のまゝ1個ずつ電気的に確認が出来る
ので人手を煩わすことなく品種名識別における高
速処理が実現出来るので有用である。
品種名を人手によつて管理していた方法に代え
て、LSIのスキヤンイシアウト時に印加するシフ
トクロツク信号に従つて品種名が電気信号として
得られるので、LSI単体の試験は勿論プリント配
線板等の中間実装単位に複数個実装された場合で
も実装状態のまゝ1個ずつ電気的に確認が出来る
ので人手を煩わすことなく品種名識別における高
速処理が実現出来るので有用である。
図は本発明の一実施例における回路素子の品種
名識別方法におけるブロツク図である。図におい
て、1は品種名表示用スキヤンチエーン、2は配
線部、3はシステム動作用のスキヤンチエーン、
FFa〜hおよびFF1〜nはフリツプフロツプ回
路である。
名識別方法におけるブロツク図である。図におい
て、1は品種名表示用スキヤンチエーン、2は配
線部、3はシステム動作用のスキヤンチエーン、
FFa〜hおよびFF1〜nはフリツプフロツプ回
路である。
Claims (1)
- 1 複数の回数素子を集積して構成する高集積度
回路素子において、該素子品種名をコード表示す
る複数ビツトに対応するフリツプフロツプ回路素
子および該複数のフリツプフロツプ回路素子にお
けるスキヤンチエーン接続に際して各正出力端ま
たは反転出力端子を素子の品種名に対応して選択
配線する手段を備えてなり、該フリツプフロツプ
回路素子の零リセツトにより得られる品種名をフ
リツプフロツプ回路素子のスキヤンチエーンに印
加するシフトクロツクによりスキヤンアウト動作
せしめて得ることを特徴とする高集積度回路素子
の品種名識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085343A JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085343A JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210657A JPS59210657A (ja) | 1984-11-29 |
| JPH0436464B2 true JPH0436464B2 (ja) | 1992-06-16 |
Family
ID=13856004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085343A Granted JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210657A (ja) |
-
1983
- 1983-05-16 JP JP58085343A patent/JPS59210657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59210657A (ja) | 1984-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115435A (en) | Method and apparatus for bus executed boundary scanning | |
| US4947395A (en) | Bus executed scan testing method and apparatus | |
| US4575674A (en) | Macrocell array having real time diagnostics | |
| JPH0746120B2 (ja) | テスト容易化回路及びテスト方法 | |
| JPS6123243A (ja) | 論理集積回路 | |
| JPH0436464B2 (ja) | ||
| JPS59119443A (ja) | 論理回路 | |
| JPS59205799A (ja) | 回路素子の品種名識別方式 | |
| KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
| JP2870001B2 (ja) | 論理回路パッケージ | |
| JPH0464034B2 (ja) | ||
| KR0121943B1 (ko) | 바운더리 스캔의 3직렬 시프트 레지스터 | |
| JP2874984B2 (ja) | デジタル論理装置のスキャン回路 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JPH1040277A (ja) | Cad装置 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPS60247751A (ja) | 論理回路の構成方式 | |
| JPS60192343A (ja) | 半導体集積回路 | |
| JPS62150181A (ja) | 大規模集積回路の試験方式 | |
| JPS634211B2 (ja) | ||
| JPH0566248A (ja) | 3ステート回路のピンスキヤンイン方式 | |
| JPS622337B2 (ja) | ||
| JPH0669346A (ja) | 集積回路 | |
| JPH04339428A (ja) | 信号伝送方法と試験回路 |