JPH104675A - バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータ - Google Patents
バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH104675A JPH104675A JP9019274A JP1927497A JPH104675A JP H104675 A JPH104675 A JP H104675A JP 9019274 A JP9019274 A JP 9019274A JP 1927497 A JP1927497 A JP 1927497A JP H104675 A JPH104675 A JP H104675A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- responsive
- output
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Inverter Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、広範囲の入力電圧および負荷の変
化に対してほぼ一定の出力電力を維持し、良好な効率を
有するＶＨＦ周波数のＤＣ−ＤＣコンバータを提供する
ことを目的としている。 【解決手段】 供給電圧ＶINと接地電位点との間に接続
され、駆動周波数の周期的駆動信号ＤＲで駆動されるト
ランジスタ13を含む共振型スイッチング手段と、その出
力に応答するインピーダンス整合回路53と、このインピ
ーダンス整合回路53に接続された整流回路55と、その出
力をフィルタ処理してＤＣ−ＤＣコンバータ出力電圧Ｖ
OUT を生成する出力フィルタ57と、このＤＣ−ＤＣコン
バータ出力電圧ＶOUT が実質上一定になるようにインピ
ーダンス整合回路53を制御するためにＤＣ−ＤＣコンバ
ータ出力電圧OUT に応答するバラクタダイオード回路2
7,29,31,61 とを具備していることを特徴とする。
化に対してほぼ一定の出力電力を維持し、良好な効率を
有するＶＨＦ周波数のＤＣ−ＤＣコンバータを提供する
ことを目的としている。 【解決手段】 供給電圧ＶINと接地電位点との間に接続
され、駆動周波数の周期的駆動信号ＤＲで駆動されるト
ランジスタ13を含む共振型スイッチング手段と、その出
力に応答するインピーダンス整合回路53と、このインピ
ーダンス整合回路53に接続された整流回路55と、その出
力をフィルタ処理してＤＣ−ＤＣコンバータ出力電圧Ｖ
OUT を生成する出力フィルタ57と、このＤＣ−ＤＣコン
バータ出力電圧ＶOUT が実質上一定になるようにインピ
ーダンス整合回路53を制御するためにＤＣ−ＤＣコンバ
ータ出力電圧OUT に応答するバラクタダイオード回路2
7,29,31,61 とを具備していることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にＤＣ−Ｄ
Ｃコンバータに関し、特に、バラクタダイオードを出力
調整素子として使用するＶＨＦ周波数のＤＣ−ＤＣコン
バータに関する。
Ｃコンバータに関し、特に、バラクタダイオードを出力
調整素子として使用するＶＨＦ周波数のＤＣ−ＤＣコン
バータに関する。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバータは、ＤＣ電圧源の
出力が異なる電圧レベルのＤＣ供給電圧に変換される必
要があるアプリケーションにおいて使用される。典型的
に、ＤＣ電圧源は、ある形態のスイッチング回路によっ
てＡＣ電圧に変換される。ＡＣ電圧は要求に応じて昇圧
あるいは降圧し、その後、ＤＣ供給電圧を供給するため
に整流される。ＤＣ−ＤＣコンバータは、ＶＨＦの範囲
内の周波数で動作するように設計されており、その理由
は、周波数を高くすることによって受動素子の大きさを
著しく小さくすることが可能になり、また、負荷の擾乱
に対してより迅速なフィードバック応答が提供されるか
らである。
出力が異なる電圧レベルのＤＣ供給電圧に変換される必
要があるアプリケーションにおいて使用される。典型的
に、ＤＣ電圧源は、ある形態のスイッチング回路によっ
てＡＣ電圧に変換される。ＡＣ電圧は要求に応じて昇圧
あるいは降圧し、その後、ＤＣ供給電圧を供給するため
に整流される。ＤＣ−ＤＣコンバータは、ＶＨＦの範囲
内の周波数で動作するように設計されており、その理由
は、周波数を高くすることによって受動素子の大きさを
著しく小さくすることが可能になり、また、負荷の擾乱
に対してより迅速なフィードバック応答が提供されるか
らである。
【０００３】
【発明が解決しようとする課題】固定されたＶＨＦ周波
数のＤＣ−ＤＣコンバータの調整に使用されてきた既知
の技術は、電力スイッチの駆動レベルの制御である。し
かしながら、そのような技術は入力ライン電圧における
広い変化には不適切であり、それは、負荷の変化に対し
ては調整できるが、これらの状況の下で高い効率を維持
することはできない。その理由は、スイッチがスイッチ
として機能するためには駆動が所定の最低のレベルであ
ることが要求されるからである。負荷における変化が小
さい場合、スイッチの駆動振幅の減少は、スイッチの実
効的なデューティ（すなわち、スイッチのオン時間）の
減少に効果的である。依然としてスイッチは飽和状態に
到達するが、それ程長い期間ではなく、それはパルス幅
変調された電力供給におけるデューティの減少に類似し
ている。駆動振幅が所定の最小レベル（それは使用され
たトランジスタスイッチの特性に依存する）以下に減少
された場合、トランジスタスイッチは飽和に達せず、そ
の線形領域内で動作する。これらの状態下では、トラン
ジスタスイッチが見かけ上オン状態であるときでさえコ
レクタ−エミッタ電圧は高く、それに対応して導電損失
も高い。既知のトランジスタでは、このスイッチング特
性から線形特性への変化の影響は、名目上の“全負荷”
レベルに非常に近い駆動レベルで生じる。従って、全負
荷よりもごく僅かに小さい負荷において、トランジスタ
はスイッチとして機能することを止め、それによって、
電力供給効率を急激に減少させて高い電力の消費を示
す。
数のＤＣ−ＤＣコンバータの調整に使用されてきた既知
の技術は、電力スイッチの駆動レベルの制御である。し
かしながら、そのような技術は入力ライン電圧における
広い変化には不適切であり、それは、負荷の変化に対し
ては調整できるが、これらの状況の下で高い効率を維持
することはできない。その理由は、スイッチがスイッチ
として機能するためには駆動が所定の最低のレベルであ
ることが要求されるからである。負荷における変化が小
さい場合、スイッチの駆動振幅の減少は、スイッチの実
効的なデューティ（すなわち、スイッチのオン時間）の
減少に効果的である。依然としてスイッチは飽和状態に
到達するが、それ程長い期間ではなく、それはパルス幅
変調された電力供給におけるデューティの減少に類似し
ている。駆動振幅が所定の最小レベル（それは使用され
たトランジスタスイッチの特性に依存する）以下に減少
された場合、トランジスタスイッチは飽和に達せず、そ
の線形領域内で動作する。これらの状態下では、トラン
ジスタスイッチが見かけ上オン状態であるときでさえコ
レクタ−エミッタ電圧は高く、それに対応して導電損失
も高い。既知のトランジスタでは、このスイッチング特
性から線形特性への変化の影響は、名目上の“全負荷”
レベルに非常に近い駆動レベルで生じる。従って、全負
荷よりもごく僅かに小さい負荷において、トランジスタ
はスイッチとして機能することを止め、それによって、
電力供給効率を急激に減少させて高い電力の消費を示
す。
【０００４】それ故に、広範囲の入力電圧の変化を通じ
てほぼ一定の出力電力を維持するＶＨＦ周波数のＤＣ−
ＤＣコンバータを提供することが望まれている。
てほぼ一定の出力電力を維持するＶＨＦ周波数のＤＣ−
ＤＣコンバータを提供することが望まれている。
【０００５】また、広範囲の入力電圧および負荷の変化
を通じて良好な効率を有するＶＨＦ周波数のＤＣ−ＤＣ
コンバータを提供することが求められている。
を通じて良好な効率を有するＶＨＦ周波数のＤＣ−ＤＣ
コンバータを提供することが求められている。
【０００６】
【課題を解決するための手段】上述およびその他の利点
は、共振スイッチング回路と、共振スイッチング回路に
応答するインピーダンス整合回路と、インピーダンス整
合回路に応答する整流回路と、フィルタ処理されたＤＣ
−ＤＣコンバータの電圧出力を供給するために整流回路
に応答する出力フィルタ回路と、フィルタ処理されたＤ
Ｃ−ＤＣコンバータの出力電圧がほぼ一定になるように
インピーダンス整合回路を制御するためにフィルタ処理
されたＤＣ−ＤＣコンバータの電圧出力に応答するバラ
クタダイオード回路とを含む本発明のＤＣ−ＤＣコンバ
ータによって提供される。
は、共振スイッチング回路と、共振スイッチング回路に
応答するインピーダンス整合回路と、インピーダンス整
合回路に応答する整流回路と、フィルタ処理されたＤＣ
−ＤＣコンバータの電圧出力を供給するために整流回路
に応答する出力フィルタ回路と、フィルタ処理されたＤ
Ｃ−ＤＣコンバータの出力電圧がほぼ一定になるように
インピーダンス整合回路を制御するためにフィルタ処理
されたＤＣ−ＤＣコンバータの電圧出力に応答するバラ
クタダイオード回路とを含む本発明のＤＣ−ＤＣコンバ
ータによって提供される。
【０００７】開示された本発明の利点および特徴は、添
付図面と関連して以下の詳細な説明から当業者によって
容易に理解される。
付図面と関連して以下の詳細な説明から当業者によって
容易に理解される。
【０００８】
【発明の実施の形態】以下の詳細な説明および幾つかの
図面において、同一素子は同一の参照番号で示される。
図面において、同一素子は同一の参照番号で示される。
【０００９】図１を参照すると、接地基準電位に関して
正である供給電圧源ＶINに接続された第１の供給ノード
101 に一方の端子が接続されているＲＦチョーク11を含
んでいる本発明によるＶＨＦ周波数のＤＣ−ＤＣインバ
ータの概略図が示されている。ＲＦチョーク11の他方の
端子は、ノード101 においてＮＰＮトランジスタ13のコ
レクタ端子に接続されている。ＮＰＮトランジスタ13の
エミッタ端子は接地基準電位に接続され、一方、ＮＰＮ
トランジスタ13のベースは、予め定められた周波数Ｆ0
を有する周期的駆動電圧信号ＤＲで駆動される。示され
た例によれば、周期的駆動電圧信号ＤＲは、正弦波曲線
を有している。
正である供給電圧源ＶINに接続された第１の供給ノード
101 に一方の端子が接続されているＲＦチョーク11を含
んでいる本発明によるＶＨＦ周波数のＤＣ−ＤＣインバ
ータの概略図が示されている。ＲＦチョーク11の他方の
端子は、ノード101 においてＮＰＮトランジスタ13のコ
レクタ端子に接続されている。ＮＰＮトランジスタ13の
エミッタ端子は接地基準電位に接続され、一方、ＮＰＮ
トランジスタ13のベースは、予め定められた周波数Ｆ0
を有する周期的駆動電圧信号ＤＲで駆動される。示され
た例によれば、周期的駆動電圧信号ＤＲは、正弦波曲線
を有している。
【００１０】キャパシタ15は、ＮＰＮトランジスタ13の
コレクタと接地点との間に接続され、インダクタ17は、
ＮＰＮトランジスタのコレクタとキャパシタ19の一方の
端子との間に接続されている。キャパシタ19の他方の端
子は、キャパシタ21の一方の端子およびインダクタ23の
一方の端子に接続されている。キャパシタ21の他方の端
子は接地され、インダクタ23の他方の端子は阻止キャパ
シタ25の一方の端子に接続されている。阻止キャパシタ
25の他方の端子は、その陽極が接地されているバラクタ
ダイオード27の陰極に接続されている。インダクタ29
は、バラクタダイオード27の陰極と、一方の端子が接地
されているキャパシタ31の他方の端子との間に接続され
ている。エラー増幅器61の出力は、インダクタ29とキャ
パシタ31との接続部のノードに接続されている。
コレクタと接地点との間に接続され、インダクタ17は、
ＮＰＮトランジスタのコレクタとキャパシタ19の一方の
端子との間に接続されている。キャパシタ19の他方の端
子は、キャパシタ21の一方の端子およびインダクタ23の
一方の端子に接続されている。キャパシタ21の他方の端
子は接地され、インダクタ23の他方の端子は阻止キャパ
シタ25の一方の端子に接続されている。阻止キャパシタ
25の他方の端子は、その陽極が接地されているバラクタ
ダイオード27の陰極に接続されている。インダクタ29
は、バラクタダイオード27の陰極と、一方の端子が接地
されているキャパシタ31の他方の端子との間に接続され
ている。エラー増幅器61の出力は、インダクタ29とキャ
パシタ31との接続部のノードに接続されている。
【００１１】インダクタ33の一方の端子およびダイオー
ド35の陽極はノード102 に接続されている。インダクタ
33の他方の端子は接地され、ダイオード35の陰極はノー
ド103 に接続されている。ダイオード37の陰極はノード
103 に接続され、陽極は接地されている。インダクタ39
は、ノード103 と出力ノード104 との間に接続されてい
る。キャパシタ41および負荷抵抗ＲL は、出力ノード10
4 と接地電位との間に並列に接続されている。負荷抵抗
ＲL の両端の電圧ＶOUT は、ＤＣ−ＤＣコンバータの出
力を構成している。インダクタ33およびダイオード35,3
7 は整流回路55を形成し、インダクタ39およびキャパシ
タ41は出力フィルタ57を形成する。
ド35の陽極はノード102 に接続されている。インダクタ
33の他方の端子は接地され、ダイオード35の陰極はノー
ド103 に接続されている。ダイオード37の陰極はノード
103 に接続され、陽極は接地されている。インダクタ39
は、ノード103 と出力ノード104 との間に接続されてい
る。キャパシタ41および負荷抵抗ＲL は、出力ノード10
4 と接地電位との間に並列に接続されている。負荷抵抗
ＲL の両端の電圧ＶOUT は、ＤＣ−ＤＣコンバータの出
力を構成している。インダクタ33およびダイオード35,3
7 は整流回路55を形成し、インダクタ39およびキャパシ
タ41は出力フィルタ57を形成する。
【００１２】エラー増幅器61の非反転入力は出力ノード
104 に接続されており、一方、エラー増幅器61の反転入
力は基準電圧源ＶREF に接続されている。従って、エラ
ー増幅器61の出力は、出力電圧ＶOUT により変化する。
104 に接続されており、一方、エラー増幅器61の反転入
力は基準電圧源ＶREF に接続されている。従って、エラ
ー増幅器61の出力は、出力電圧ＶOUT により変化する。
【００１３】動作において、ＲＦチョーク11は、ＮＰＮ
トランジスタ13によって切断されるほぼ一定の電流を供
給する。キャパシタ15、インダクタ17、およびキャパシ
タ19は、共振型波形形成ネットワーク51を形成し、それ
によって、ＮＰＮトランジスタ13がオン状態にされたと
きにそのコレクタ−エミッタ電圧がゼロとなり、ＮＰＮ
トランジスタ13がオフ状態にされたときにそのコレクタ
−エミッタ電圧が共振して緩やかに上昇し、認識できる
スイッチ電圧の蓄積の前にトランジスタの電流時間をゼ
ロまで降下させ、実質的にスイッチング損失を消去する
ことを確実にする。特に、共振型回路は、トランジスタ
がオフ状態になったときにコレクタ電圧が比較的緩やか
に上昇するように設計されている。周期Ｔを有する正弦
波駆動信号ＤＲの場合、周期Ｔの開始時に駆動信号ＤＲ
が正になるとき、トランジスタ13のコレクタ電流は上昇
し、Ｔ／４の後にピークとなり、Ｔ／２の前に減少し始
め、Ｔ／２の後すぐにゼロに到達する。駆動信号ＤＲが
Ｔ／２において負になるとき、コレクタ電圧はキャパシ
タ15により緩やかに上昇し、それによって、コレクタ電
流は、コレクタ電圧が急激に上昇する前にゼロまで減少
する。
トランジスタ13によって切断されるほぼ一定の電流を供
給する。キャパシタ15、インダクタ17、およびキャパシ
タ19は、共振型波形形成ネットワーク51を形成し、それ
によって、ＮＰＮトランジスタ13がオン状態にされたと
きにそのコレクタ−エミッタ電圧がゼロとなり、ＮＰＮ
トランジスタ13がオフ状態にされたときにそのコレクタ
−エミッタ電圧が共振して緩やかに上昇し、認識できる
スイッチ電圧の蓄積の前にトランジスタの電流時間をゼ
ロまで降下させ、実質的にスイッチング損失を消去する
ことを確実にする。特に、共振型回路は、トランジスタ
がオフ状態になったときにコレクタ電圧が比較的緩やか
に上昇するように設計されている。周期Ｔを有する正弦
波駆動信号ＤＲの場合、周期Ｔの開始時に駆動信号ＤＲ
が正になるとき、トランジスタ13のコレクタ電流は上昇
し、Ｔ／４の後にピークとなり、Ｔ／２の前に減少し始
め、Ｔ／２の後すぐにゼロに到達する。駆動信号ＤＲが
Ｔ／２において負になるとき、コレクタ電圧はキャパシ
タ15により緩やかに上昇し、それによって、コレクタ電
流は、コレクタ電圧が急激に上昇する前にゼロまで減少
する。
【００１４】例によって説明すると、周期的駆動電圧信
号ＤＲの周波数Ｆ0 は３０ＭＨｚ乃至２００ＭＨｚの範
囲内にあり、共振型波形形成ネットワーク51は、約０．
８Ｆ0 乃至０．９Ｆ0 の範囲内の共振周波数に同調され
る。
号ＤＲの周波数Ｆ0 は３０ＭＨｚ乃至２００ＭＨｚの範
囲内にあり、共振型波形形成ネットワーク51は、約０．
８Ｆ0 乃至０．９Ｆ0 の範囲内の共振周波数に同調され
る。
【００１５】キャパシタ15およびインダクタ17はインピ
ーダンス整合ネットワーク53を形成し、それは、公称負
荷インピーダンスにおいて駆動周波数Ｆ0 と等しい共振
周波数に同調され、ＮＰＮトランジスタ15および共振型
波形形成ネットワーク51によって形成されたクラスＥ共
振型インバータが適切に動作するのに最適なインピーダ
ンスに整流回路55の入力インピーダンスを変換する。ノ
ード102 における電圧は、接地基準電位に対してほぼ対
称的である正弦波曲線を有し、駆動周波数Ｆ0と等しい
周波数を有している。バラクタ27、インダクタ29、キャ
パシタ31、およびエラー増幅器61は、コンバータの出力
ノード104 における出力電圧ＶOUT を、エラー増幅器61
に与えられた基準電圧ＶREF の値によって定められたよ
うなほぼ一定のレベルに維持するためにインピーダンス
整合ネットワーク53を同調から外させる可変キャパシタ
ンス回路を形成する。さらに、エラー増幅器61は、バラ
クタ27の両端のＤＣ電圧を常にノード102 における正弦
波電圧の増幅と等しいあるいはそれ以上に維持する。こ
れによって、バラクタ27が連続的に逆バイアスされるこ
とが保証される。
ーダンス整合ネットワーク53を形成し、それは、公称負
荷インピーダンスにおいて駆動周波数Ｆ0 と等しい共振
周波数に同調され、ＮＰＮトランジスタ15および共振型
波形形成ネットワーク51によって形成されたクラスＥ共
振型インバータが適切に動作するのに最適なインピーダ
ンスに整流回路55の入力インピーダンスを変換する。ノ
ード102 における電圧は、接地基準電位に対してほぼ対
称的である正弦波曲線を有し、駆動周波数Ｆ0と等しい
周波数を有している。バラクタ27、インダクタ29、キャ
パシタ31、およびエラー増幅器61は、コンバータの出力
ノード104 における出力電圧ＶOUT を、エラー増幅器61
に与えられた基準電圧ＶREF の値によって定められたよ
うなほぼ一定のレベルに維持するためにインピーダンス
整合ネットワーク53を同調から外させる可変キャパシタ
ンス回路を形成する。さらに、エラー増幅器61は、バラ
クタ27の両端のＤＣ電圧を常にノード102 における正弦
波電圧の増幅と等しいあるいはそれ以上に維持する。こ
れによって、バラクタ27が連続的に逆バイアスされるこ
とが保証される。
【００１６】特にバラクタダイオード27に関して、エラ
ー増幅器61の出力によって供給された際のそのＤＣバイ
アスは、出力電圧ＶOUT の変化と共に変化する。バラク
タダイオード27によって与えられたキャパシタンスは、
そこに与えられたＤＣバイアスにおける変化とは逆に変
化し、インピーダンス整合ネットワーク53は、バラクタ
ダイオード27によって与えられたキャパシタンスの変化
に応じて出力電圧ＶOU T が基準電圧ＶREF とほぼ等しく
なるように構成される。示された例によると、インピー
ダンス整合ネットワーク53は、出力電圧ＶOUT が基準電
圧REF 以上に増加したときには出力電圧ＶOUT を減少さ
せ、出力電圧が基準電圧ＶREF 以下に減少したときには
増加させる。従って、出力電圧ＶOUT が例えば負荷の変
化あるいはＶINの増加のために基準電圧ＶREF 以上に増
加した場合、エラー増幅器の出力は増加し、バラクタダ
イオード27のキャパシタンスは減少する。これによっ
て、出力電圧ＶOUT を減少させるような方法でインピー
ダンス整合ネットワーク53が同調から外される。出力電
圧ＶOUT が基準電圧ＶREF 以下に減少した場合、エラー
増幅器の出力は減少し、バラクタダイオード27のキャパ
シタンスは増加する。これによって、出力電圧ＶOUT を
増加させるような方法でインピーダンス整合ネットワー
ク53が同調から外される。
ー増幅器61の出力によって供給された際のそのＤＣバイ
アスは、出力電圧ＶOUT の変化と共に変化する。バラク
タダイオード27によって与えられたキャパシタンスは、
そこに与えられたＤＣバイアスにおける変化とは逆に変
化し、インピーダンス整合ネットワーク53は、バラクタ
ダイオード27によって与えられたキャパシタンスの変化
に応じて出力電圧ＶOU T が基準電圧ＶREF とほぼ等しく
なるように構成される。示された例によると、インピー
ダンス整合ネットワーク53は、出力電圧ＶOUT が基準電
圧REF 以上に増加したときには出力電圧ＶOUT を減少さ
せ、出力電圧が基準電圧ＶREF 以下に減少したときには
増加させる。従って、出力電圧ＶOUT が例えば負荷の変
化あるいはＶINの増加のために基準電圧ＶREF 以上に増
加した場合、エラー増幅器の出力は増加し、バラクタダ
イオード27のキャパシタンスは減少する。これによっ
て、出力電圧ＶOUT を減少させるような方法でインピー
ダンス整合ネットワーク53が同調から外される。出力電
圧ＶOUT が基準電圧ＶREF 以下に減少した場合、エラー
増幅器の出力は減少し、バラクタダイオード27のキャパ
シタンスは増加する。これによって、出力電圧ＶOUT を
増加させるような方法でインピーダンス整合ネットワー
ク53が同調から外される。
【００１７】図２を参照すると、接地基準電位に関して
正である供給電圧源ＶINに接続された第１の供給ノード
201 に一方の端子が接続されている第１のキャパシタ11
1 を含む本発明による直列共振型ハーフブリッジＶＨＦ
周波数ＤＣ−ＤＣインバータの概略図が示されている。
第１のキャパシタ111 の他方の端子は、一方の端子が中
央ノード203 に接続された第１のインダクタ113 の他方
の端子に接続されている。第１のＮＰＮトランジスタ11
5 のコレクタ端子は、第１の供給ノード201 に接続さ
れ、一方、第１のＮＰＮトランジスタ115 のエミッタ
は、第１のキャパシタ111 と第１のインダクタ113 との
間のノードに接続されている。第１のＮＰＮトランジス
タ115 のベースは、予め定められた周波数を有する第１
の周期的駆動電圧信号ＤＲ１で駆動される。
正である供給電圧源ＶINに接続された第１の供給ノード
201 に一方の端子が接続されている第１のキャパシタ11
1 を含む本発明による直列共振型ハーフブリッジＶＨＦ
周波数ＤＣ−ＤＣインバータの概略図が示されている。
第１のキャパシタ111 の他方の端子は、一方の端子が中
央ノード203 に接続された第１のインダクタ113 の他方
の端子に接続されている。第１のＮＰＮトランジスタ11
5 のコレクタ端子は、第１の供給ノード201 に接続さ
れ、一方、第１のＮＰＮトランジスタ115 のエミッタ
は、第１のキャパシタ111 と第１のインダクタ113 との
間のノードに接続されている。第１のＮＰＮトランジス
タ115 のベースは、予め定められた周波数を有する第１
の周期的駆動電圧信号ＤＲ１で駆動される。
【００１８】第１のＮＰＮトランジスタ115 は、開放状
態のときすなわち非導電性であるときには開路となり、
導電性であるときには第１のキャパシタ111 の２つの端
子を電気的に接続する能動スイッチを構成している。第
１のキャパシタ111 および第１のインダクタ113 は、Ｎ
ＰＮトランジスタ115 がオン状態であるときに第１のキ
ャパシタ111 の両端にゼロに近い電圧を有するように構
成された第１の共振回路151 を構成している。
態のときすなわち非導電性であるときには開路となり、
導電性であるときには第１のキャパシタ111 の２つの端
子を電気的に接続する能動スイッチを構成している。第
１のキャパシタ111 および第１のインダクタ113 は、Ｎ
ＰＮトランジスタ115 がオン状態であるときに第１のキ
ャパシタ111 の両端にゼロに近い電圧を有するように構
成された第１の共振回路151 を構成している。
【００１９】図２のＤＣ−ＤＣインバータはさらに、接
地基準電位に接続された第２の供給ノード202 に一方の
端子が接続された第２のキャパシタ121 を含んでいる。
第２のキャパシタ121 の他方の端子は、一方の端子が中
央ノード203 に接続された第２のインダクタ123 の他方
の端子に接続されている。第２のＮＰＮトランジスタ12
5 のコレクタ端子は、第２のキャパシタ121 と第２のイ
ンダクタ123 との間のノードに接続され、一方、第２の
ＮＰＮトランジスタ125 のエミッタは、第２の供給ノー
ド202 に接続されている。第２のＮＰＮトランジスタ12
5 のベースは、第１の周期的駆動電圧信号ＤＲ１と同じ
予め定められた周波数を有しているが、第１の周期的駆
動電圧信号ＤＲ１に関して１８０度位相を異にしている
第２の周期的駆動電圧信号ＤＲ２で駆動される。
地基準電位に接続された第２の供給ノード202 に一方の
端子が接続された第２のキャパシタ121 を含んでいる。
第２のキャパシタ121 の他方の端子は、一方の端子が中
央ノード203 に接続された第２のインダクタ123 の他方
の端子に接続されている。第２のＮＰＮトランジスタ12
5 のコレクタ端子は、第２のキャパシタ121 と第２のイ
ンダクタ123 との間のノードに接続され、一方、第２の
ＮＰＮトランジスタ125 のエミッタは、第２の供給ノー
ド202 に接続されている。第２のＮＰＮトランジスタ12
5 のベースは、第１の周期的駆動電圧信号ＤＲ１と同じ
予め定められた周波数を有しているが、第１の周期的駆
動電圧信号ＤＲ１に関して１８０度位相を異にしている
第２の周期的駆動電圧信号ＤＲ２で駆動される。
【００２０】第２のＮＰＮトランジスタ125 は、開いて
いるときすなわち非導電性であるときには開路となり、
導電性であるときには第２のキャパシタ121 の２つの端
子を電気的に接続する能動スイッチを構成している。第
２のキャパシタ121 および第２のインダクタ123 は、第
２のＮＰＮトランジスタ125 がオン状態であるときに第
２のキャパシタ121 の両端にゼロに近い電圧を有するよ
うに特に構成された第２の共振回路152 を具備してい
る。
いるときすなわち非導電性であるときには開路となり、
導電性であるときには第２のキャパシタ121 の２つの端
子を電気的に接続する能動スイッチを構成している。第
２のキャパシタ121 および第２のインダクタ123 は、第
２のＮＰＮトランジスタ125 がオン状態であるときに第
２のキャパシタ121 の両端にゼロに近い電圧を有するよ
うに特に構成された第２の共振回路152 を具備してい
る。
【００２１】特に駆動信号ＤＲ１、ＤＲ２に関して、第
１および第２の共振回路151,152 における第１および第
２のインダクタ113,123 は、電流が急激に蓄積されるこ
とを防ぎ、それによって、トランジスタ115,125 が５０
％のデューティ・サイクルで都合よく駆動されるように
なる。従って、第１および第２の周期的駆動電圧信号Ｄ
Ｒ１、ＤＲ２は、ＶＨＦの範囲で容易に生成される正弦
波で構成されている。示された例によると、周期的駆動
電圧信号ＤＲ１、ＤＲ２の周波数は、３０ＭＨｚ乃至２
００ＭＨｚの範囲内にある。トランジスタ115,125 は、
５０％のデューティ・サイクルで駆動されることができ
るので、第１および第２の共振回路は例えば０．７５Ｆ
0 乃至１．１Ｆ0 の範囲内の共振周波数に同調されるこ
とができ、そこにおいて、Ｆ0 は周期的駆動電圧信号Ｄ
Ｒ１、ＤＲ２の周波数であり、従って、図２のコンバー
タの動作周波数である。第１および第２の共振回路の共
振周波数は、周期的駆動電圧信号ＤＲ１、ＤＲ２の周波
数に近いので、第１および第２のＮＰＮトランジスタ11
5,125 のコレクタ−エミッタキャパシタンスは、共振回
路の第１および第２のキャパシタ111,121 を形成するた
めに外部キャパシタンスと共に容易に使用される。
１および第２の共振回路151,152 における第１および第
２のインダクタ113,123 は、電流が急激に蓄積されるこ
とを防ぎ、それによって、トランジスタ115,125 が５０
％のデューティ・サイクルで都合よく駆動されるように
なる。従って、第１および第２の周期的駆動電圧信号Ｄ
Ｒ１、ＤＲ２は、ＶＨＦの範囲で容易に生成される正弦
波で構成されている。示された例によると、周期的駆動
電圧信号ＤＲ１、ＤＲ２の周波数は、３０ＭＨｚ乃至２
００ＭＨｚの範囲内にある。トランジスタ115,125 は、
５０％のデューティ・サイクルで駆動されることができ
るので、第１および第２の共振回路は例えば０．７５Ｆ
0 乃至１．１Ｆ0 の範囲内の共振周波数に同調されるこ
とができ、そこにおいて、Ｆ0 は周期的駆動電圧信号Ｄ
Ｒ１、ＤＲ２の周波数であり、従って、図２のコンバー
タの動作周波数である。第１および第２の共振回路の共
振周波数は、周期的駆動電圧信号ＤＲ１、ＤＲ２の周波
数に近いので、第１および第２のＮＰＮトランジスタ11
5,125 のコレクタ−エミッタキャパシタンスは、共振回
路の第１および第２のキャパシタ111,121 を形成するた
めに外部キャパシタンスと共に容易に使用される。
【００２２】第３のインダクタ133 および第３のキャパ
シタ131 は、中央ノード203 とノード102 との間に直列
に接続されている。第３のインダクタ133 および第３の
キャパシタ131 は、周期的駆動電圧信号ＤＲ１、ＤＲ２
の周波数Ｆ0 に等しい共振周波数に同調される帯域通過
フィルタ153 を形成する。
シタ131 は、中央ノード203 とノード102 との間に直列
に接続されている。第３のインダクタ133 および第３の
キャパシタ131 は、周期的駆動電圧信号ＤＲ１、ＤＲ２
の周波数Ｆ0 に等しい共振周波数に同調される帯域通過
フィルタ153 を形成する。
【００２３】動作において、第１および第２のＮＰＮト
ランジスタ115,125 は交互にオンおよびオフ状態にな
り、第１のキャパシタ111 および第１のインダクタ113
よりなる第１の共振回路151 は、第１のＮＰＮトランジ
スタ115 がオン状態のときに第１のキャパシタ111 の電
圧がゼロに近くなるように振動するために共振し、第２
のキャパシタ121 および第２のインダクタ123 よりなる
第２の共振回路152 は、第２のＮＰＮトランジスタ125
がオン状態のときに第２のキャパシタ121 の電圧がゼロ
に近くなるように振動するために共振する。従って、第
１の周期的駆動電圧信号ＤＲ１が正方向でゼロと交差
し、第２の周期的駆動電圧信号ＤＲ２が負方向でゼロと
交差したとき、第１のＮＰＮトランジスタ115 はオン状
態になり、第２のＮＰＮトランジスタ125 はオフ状態に
なる。第２のＮＰＮトランジタスタ125 のコレクタにお
ける電圧は、接地電位から最大に上昇し、その後、第２
の周期的駆動電圧信号ＤＲ２が正方向でゼロと交差した
ときに接地電位に到達するように減少する。同様にし
て、第１の周期的駆動電圧信号ＤＲ１が負方向でゼロと
交差し、第２の周期的駆動電圧信号ＤＲ２が正のゼロと
交差したとき、第１のＮＰＮトランジスタ115 はオフ状
態になり、第２のＮＰＮトランジスタ125 はオン状態に
なる。第１のＮＰＮトランジスタ115 のエミッタにおけ
る電圧は、ＶINから最小に減少し、その後、第１の周期
的駆動電圧信号ＤＲ１が正方向でゼロと交差するときに
ＶINに到達するように増加する。
ランジスタ115,125 は交互にオンおよびオフ状態にな
り、第１のキャパシタ111 および第１のインダクタ113
よりなる第１の共振回路151 は、第１のＮＰＮトランジ
スタ115 がオン状態のときに第１のキャパシタ111 の電
圧がゼロに近くなるように振動するために共振し、第２
のキャパシタ121 および第２のインダクタ123 よりなる
第２の共振回路152 は、第２のＮＰＮトランジスタ125
がオン状態のときに第２のキャパシタ121 の電圧がゼロ
に近くなるように振動するために共振する。従って、第
１の周期的駆動電圧信号ＤＲ１が正方向でゼロと交差
し、第２の周期的駆動電圧信号ＤＲ２が負方向でゼロと
交差したとき、第１のＮＰＮトランジスタ115 はオン状
態になり、第２のＮＰＮトランジスタ125 はオフ状態に
なる。第２のＮＰＮトランジタスタ125 のコレクタにお
ける電圧は、接地電位から最大に上昇し、その後、第２
の周期的駆動電圧信号ＤＲ２が正方向でゼロと交差した
ときに接地電位に到達するように減少する。同様にし
て、第１の周期的駆動電圧信号ＤＲ１が負方向でゼロと
交差し、第２の周期的駆動電圧信号ＤＲ２が正のゼロと
交差したとき、第１のＮＰＮトランジスタ115 はオフ状
態になり、第２のＮＰＮトランジスタ125 はオン状態に
なる。第１のＮＰＮトランジスタ115 のエミッタにおけ
る電圧は、ＶINから最小に減少し、その後、第１の周期
的駆動電圧信号ＤＲ１が正方向でゼロと交差するときに
ＶINに到達するように増加する。
【００２４】図２のコンバータの残りの素子には、イン
ピーダンス整合ネットワーク53、整流回路55、出力フィ
ルタ57、負荷抵抗ＲL 、バラクタ27と、インダクタ29
と、キャパシタ31よりなる可変キャパシタンス回路、図
１のコンバータにおける対応する素子に実質的に類似
し、図１の対応する素子に類似して機能するエラー増幅
器61が含まれている。
ピーダンス整合ネットワーク53、整流回路55、出力フィ
ルタ57、負荷抵抗ＲL 、バラクタ27と、インダクタ29
と、キャパシタ31よりなる可変キャパシタンス回路、図
１のコンバータにおける対応する素子に実質的に類似
し、図１の対応する素子に類似して機能するエラー増幅
器61が含まれている。
【００２５】以上、広範囲の入力電圧の変化を通じてほ
ぼ一定の出力電力を維持し、広範囲の入力電圧および負
荷の変化を通じて良好な効率を有するＶＨＦ周波数のＤ
Ｃ−ＤＣコンバータが開示されてきた。
ぼ一定の出力電力を維持し、広範囲の入力電圧および負
荷の変化を通じて良好な効率を有するＶＨＦ周波数のＤ
Ｃ−ＤＣコンバータが開示されてきた。
【００２６】本発明の特定の実施形態が説明および図示
されてきたが、特許請求の範囲によって定められている
本発明の技術的範囲および意図から逸脱せずに種々の変
更および修正が当業者によって行われることができる。
されてきたが、特許請求の範囲によって定められている
本発明の技術的範囲および意図から逸脱せずに種々の変
更および修正が当業者によって行われることができる。
【図１】本発明によるＤＣ−ＤＣコンバータの概略的な
回路図。
回路図。
【図２】本発明による直列共振型ハーフブリッジＶＨＦ
周波数ＤＣ−ＤＣインバータの概略図。
周波数ＤＣ−ＤＣインバータの概略図。
フロントページの続き (72)発明者 ウイルバー・イー・ホン アメリカ合衆国、カリフォルニア州 90505、トランス、グランド・サミット・ ロード 2650 (72)発明者 ウイリアム・ビー・フワン アメリカ合衆国、カリフォルニア州 90034、ロサンゼルス、ギブソン・ストリ ート 9100
Claims (5)
- 【請求項１】 供給電圧と接地電位点との間に接続さ
れ、予め定められた駆動周波数の周期的駆動信号で駆動
される共振型スイッチング手段と、 前記共振型スイッチング手段に応答するインピーダンス
整合回路と、 前記インピーダンス整合回路に応答する整流手段と、 フィルタ処理されたＤＣ−ＤＣコンバータ電圧出力を供
給するために前記整流手段に応答するフィルタ手段と、 前記フィルタ処理されたＤＣ−ＤＣコンバータ出力電圧
が実質上一定になるように前記インピーダンス整合回路
を制御するために前記フィルタ処理されたＤＣ−ＤＣコ
ンバータ電圧出力に応答するバラクタダイオード回路と
を具備していることを特徴とするＶＨＦ周波数のＤＣ−
ＤＣコンバータ。 - 【請求項２】 前記駆動信号は正弦波信号である請求項
１記載のＤＣ−ＤＣコンバータ。 - 【請求項３】 前記共振型スイッチング手段はトランジ
スタおよび共振回路を含んでいる請求項１記載のＤＣ−
ＤＣコンバータ。 - 【請求項４】 前記帯域通過フィルタ手段は前記予め定
められた駆動周波数に同調される請求項１記載のＤＣ−
ＤＣコンバータ。 - 【請求項５】 前記バラクタダイオード回路は、前記フ
ィルタ処理されたＤＣ−ＤＣコンバータ電圧出力に応答
する増幅器手段と、この増幅器手段に応答する低域通過
フィルタと、前記低域通過フィルタに応答するバラクタ
ダイオードとを含んでいる請求項２記載のＤＣ−ＤＣコ
ンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US593164 | 1996-02-01 | ||
| US08/593,164 US5708573A (en) | 1996-02-01 | 1996-02-01 | Varactor controlled fixed frequency VHF DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104675A true JPH104675A (ja) | 1998-01-06 |
| JP2812932B2 JP2812932B2 (ja) | 1998-10-22 |
Family
ID=24373652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9019274A Expired - Fee Related JP2812932B2 (ja) | 1996-02-01 | 1997-01-31 | バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5708573A (ja) |
| EP (1) | EP0788217B1 (ja) |
| JP (1) | JP2812932B2 (ja) |
| DE (1) | DE69711252T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011516025A (ja) * | 2008-03-26 | 2011-05-19 | エンフェイズ エナジー インコーポレイテッド | 直流／直流変換器におけるゼロ電圧スイッチングの範囲を拡げるための方法及び装置 |
| JP2011176973A (ja) * | 2010-02-25 | 2011-09-08 | Cosel Co Ltd | 共振型スイッチング電源装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335980A (ja) * | 1997-06-04 | 1998-12-18 | Nec Corp | 低歪高効率整合回路 |
| EP0973249A1 (en) * | 1998-07-14 | 2000-01-19 | High Voltage Engineering Europa B.V. | Inherently stabilised DC high voltage generator |
| US6101102A (en) * | 1999-04-28 | 2000-08-08 | Raytheon Company | Fixed frequency regulation circuit employing a voltage variable dielectric capacitor |
| JP3577041B2 (ja) * | 2000-05-03 | 2004-10-13 | レイセオン・カンパニー | 電圧可変誘電体キャパシタを使用する固定周波数調整回路 |
| US6621718B1 (en) | 2000-11-22 | 2003-09-16 | International Business Machines Corporation | Resonant converter circuit |
| GB2411062B (en) | 2004-02-11 | 2007-11-28 | Nujira Ltd | Resonance suppression for power amplifier output network |
| US7535133B2 (en) * | 2005-05-03 | 2009-05-19 | Massachusetts Institute Of Technology | Methods and apparatus for resistance compression networks |
| EP1764919A1 (en) * | 2005-09-19 | 2007-03-21 | Infineon Technologies AG | Circuit device for filtering or impedance matching |
| US9363469B2 (en) | 2008-07-17 | 2016-06-07 | Ppc Broadband, Inc. | Passive-active terminal adapter and method having automatic return loss control |
| CN101388596B (zh) * | 2008-10-10 | 2011-09-14 | 崇贸科技股份有限公司 | 低通滤波器 |
| KR101664971B1 (ko) | 2010-08-18 | 2016-10-11 | 핀식스 코포레이션 | 초고주파 스위칭 셀 기반 전력 컨버터 |
| US8830710B2 (en) | 2012-06-25 | 2014-09-09 | Eta Devices, Inc. | RF energy recovery system |
| WO2016046180A1 (en) * | 2014-09-22 | 2016-03-31 | Philips Lighting Holding B.V. | Electric power converter |
| CN107040131B (zh) | 2016-02-04 | 2019-06-18 | 立锜科技股份有限公司 | 可调式直流电压产生电路 |
| TWI561953B (en) * | 2016-02-04 | 2016-12-11 | Richtek Technology Corp | Tunable dc voltage generating circuit |
| JP2019057837A (ja) * | 2017-09-21 | 2019-04-11 | 株式会社村田製作所 | 電力増幅回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3571697A (en) * | 1968-12-16 | 1971-03-23 | Collins Radio Co | Variable impedance switching regulator |
| US4048598A (en) * | 1976-05-28 | 1977-09-13 | Rca Corporation | Uhf tuning circuit utilizing a varactor diode |
| US4459537A (en) * | 1982-11-22 | 1984-07-10 | General Motors Corporation | Up-down voltage regulator |
| US4605999A (en) * | 1985-03-11 | 1986-08-12 | At&T Bell Laboratories | Self-oscillating high frequency power converter |
| US4992919A (en) * | 1989-12-29 | 1991-02-12 | Lee Chu Quon | Parallel resonant converter with zero voltage switching |
| US5107233A (en) * | 1990-10-15 | 1992-04-21 | Hewlett-Packard Company | Amplitude correction of field coupled varactor tuned filters |
| US5097196A (en) * | 1991-05-24 | 1992-03-17 | Rockwell International Corporation | Zero-voltage-switched multiresonant DC to DC converter |
| JP3381283B2 (ja) * | 1991-12-24 | 2003-02-24 | 株式会社デンソー | 可変リアクタンス回路およびこれを用いた可変整合回路 |
| US5432431A (en) * | 1992-05-21 | 1995-07-11 | Vlt Corporation | Boost switching power conversion using saturable inductors |
| JP2793435B2 (ja) * | 1992-06-03 | 1998-09-03 | 福島日本電気株式会社 | 多出力コンバータ |
| US5392011A (en) * | 1992-11-20 | 1995-02-21 | Motorola, Inc. | Tunable filter having capacitively coupled tuning elements |
| US5574413A (en) * | 1995-03-02 | 1996-11-12 | Motorola, Inc. | Tunable filter having a capacitive circuit connected to ground |
-
1996
- 1996-02-01 US US08/593,164 patent/US5708573A/en not_active Expired - Lifetime
-
1997
- 1997-01-30 DE DE69711252T patent/DE69711252T2/de not_active Expired - Lifetime
- 1997-01-30 EP EP97101433A patent/EP0788217B1/en not_active Expired - Lifetime
- 1997-01-31 JP JP9019274A patent/JP2812932B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011516025A (ja) * | 2008-03-26 | 2011-05-19 | エンフェイズ エナジー インコーポレイテッド | 直流／直流変換器におけるゼロ電圧スイッチングの範囲を拡げるための方法及び装置 |
| JP2011176973A (ja) * | 2010-02-25 | 2011-09-08 | Cosel Co Ltd | 共振型スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69711252T2 (de) | 2002-12-12 |
| EP0788217B1 (en) | 2002-03-27 |
| US5708573A (en) | 1998-01-13 |
| EP0788217A3 (en) | 1998-09-23 |
| DE69711252D1 (de) | 2002-05-02 |
| JP2812932B2 (ja) | 1998-10-22 |
| EP0788217A2 (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812932B2 (ja) | バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータ | |
| JP2783532B2 (ja) | ゼロ電圧スイッチング、直列共振ハーフブリッジｖｈｆインバータ | |
| JP2793435B2 (ja) | 多出力コンバータ | |
| JPH0213262A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0734653B2 (ja) | 電源装置 | |
| US5528481A (en) | Low noise multi-output and multi-resonant flyback converter for television power supplies | |
| JPH0792710B2 (ja) | Ｄｃ―ｄｃ変換器 | |
| US5644479A (en) | Switching power supply device | |
| US12308794B2 (en) | Oscillation wave generation circuit and construction method for the same | |
| JPH02146959A (ja) | トランスと減磁装置とを持つ、シングルエンデツド導通形変換器 | |
| US6038141A (en) | Resonance power supply circuit of variable capacity type | |
| JP3037640B2 (ja) | ゼロ電圧でスイッチングする多重出力の直列共振ｖｈｆインバータ | |
| JPH01114366A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS63503431A (ja) | 自励発振高周波電力コンバ−タ | |
| JPS6229987B2 (ja) | ||
| US5703771A (en) | VHF inverter with self regulation for any load | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| JPS58224559A (ja) | スイツチング回路 | |
| JP2511091Y2 (ja) | 直流電源装置 | |
| KR810001154Y1 (ko) | 스위칭 제어형 전원회로 | |
| JP2628204B2 (ja) | 直列共振コンバータの駆動方法 | |
| JPH0538151A (ja) | 共振形電源回路 | |
| JPH0834699B2 (ja) | 電源装置 | |
| JPS627774B2 (ja) | ||
| JPH0287969A (ja) | 共振形コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |