JPH1049367A - 演算処理システム - Google Patents

Abstract

(57)【要約】 【課題】 高速化、低消費電力化および高信頼性化が難
しいという課題があった。 【解決手段】 輪郭線が四角形状で複数のレジスタセル
を有するレジスタファイルと、レジスタファイルの第１
の辺に沿って設けられた第１の演算部と、第１の辺に対
向する第２の辺に沿って設けられた第２の演算部と、第
１の辺および第２の辺とは異なる第３の辺に沿って設け
られた第３の演算部と、第１の演算部とレジスタファイ
ルとの間のデータ転送を行う第１のデータバスと、第２
の演算部とレジスタファイルとの間のデータ転送を行う
第２のデータバスと、第３の演算部とレジスタファイル
との間でデータ転送を行う第３のデータバスとを具備す
るものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は少なくとも１つの
レジスタファイルを共有する複数の演算部から構成され
る演算処理システムに関する。

【０００２】

【従来の技術】２つ以上の演算部を備えるデータ処理装
置では、それぞれ２つ以上の演算部とレジスタファイル
間をバス線を用いて接続し、各演算部とレジスタファイ
ル間をバス線を用いて電気的に接続し、各演算部とレジ
スタファイル間のデータ転送を行っている。このように
接続する場合には１方向のみに各演算部とレジスタファ
イルを設けてそれぞれの間をデータバスラインによって
接続する構成をとっていた。

【０００３】図１７は３つの演算部を有する従来の演算
処理システムの構成を示す図である。同図において、１
０，２０，３０はそれぞれ演算部を示している。また、
４０は複数のレジスタ群からなるレジスタファイルを示
している。演算部１０とレジスタファイル４０との間は
データバス１１によって電気的に接続されている。演算
部２０とレジスタファイル４０との間はデータバス２１
によって電気的に接続されている。さらに、演算部３０
とレジスタファイル４０との間はデータバス３１によっ
て電気的に接続されている。

【０００４】以上、説明した構成ではレジスタファイル
４０と演算部３０との間のデータバス３１は演算部２０
を越えて配線されているため実配線距離が長くなってい
る。ここで、演算部は算術演算ユニット（ＡＬＵ）、シ
フタ等の単一機能のみのブロックやこれらが集まった集
合体としての比較的規模の大きいブロックも含むものと
する。このように演算部の数が増えていくにしたがって
必然的にバス線の長さがますます長くなり、寄生容量や
抵抗等の負荷が大きくなり、チップの高速化、低消費電
力化や高信頼性化への障害となってきている。

【０００５】

【発明が解決しようとする課題】従来の演算処理システ
ムは以上のように構成されているので、演算部の数が増
えていくにしたがってバス線の長さがますます長くなっ
て寄生容量や抵抗等の負荷が大きくなり、チップの高速
化、低消費電力化や高信頼性化への障害となるという課
題があった。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、レジスタファイルと演算部との間
を電気的に接続するバス線を全体として短縮してシステ
ムの高速化、低消費電力化、高信頼性化およびパターン
設計の自由度の向上を実現することのできる演算処理シ
ステムを得ることを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載の発明に係
る演算処理システムは、輪郭線が四角形状で複数のレジ
スタセルを有するレジスタファイルと、レジスタファイ
ルの輪郭線の第１の辺に沿って設けられた第１の演算部
と、レジスタファイルの輪郭線の第１の辺に対向する第
２の辺に沿って設けられた第２の演算部と、第１の辺お
よび第２の辺とは異なる前記輪郭線の第３の辺に沿って
設けられた第３の演算部と、第１の演算部とレジスタフ
ァイルとの間のデータ転送を行うための第１のデータバ
スと、第２の演算部とレジスタファイルとの間のデータ
転送を行うための第２のデータバスと、第３の演算部と
レジスタファイルとの間でデータ転送を行うための第３
のデータバスとを具備するものである。

【０００８】請求項２記載の発明に係る演算処理システ
ムは、第１のデータバス、第２のデータバス、第３のデ
ータバスはそれぞれレジスタファイルに格納されたデー
タを読み出すための第１のデータ読み出し信号線群、第
２のデータ読み出し信号線群、第３のデータ読み出し信
号線群とを有し、これら信号線群は前記レジスタファイ
ルの複数のレジスタセルの各々の出力端子に各データバ
スのビット並びの順序を保持して接続されているもので
ある。

【０００９】請求項３記載の発明に係る演算処理システ
ムは、レジスタファイルのレジスタセルは互いに独立し
て信号出力の制御が可能な第１の出力端子と第２の出力
端子とを有し、第３のデータバスは第１のデータバスの
信号線と共通にレジスタセルの第１の出力端子に接続さ
れる第１の読み出し信号線群と第２のデータバスの信号
線と共通にレジスタセルの第２の出力端子に接続される
第２の読み出し信号線群とを有するものである。

【００１０】請求項４記載の発明に係る演算処理システ
ムは、レジスタファイルのレジスタセルは互いに独立し
て信号の出力制御が可能な第１の出力端子と第２の出力
端子とを有し、第１のデータバスの信号線と第２のデー
タバスの信号線は共通に第１の出力端子に接続され、第
３のデータバスの信号線は第２の出力端子に接続されて
いるものである。

【００１１】請求項５記載の発明に係る演算処理システ
ムは、レジスタファイルのレジスタセルはデータを書き
込むための入力端子を有し、第１のデータバス、第２の
データバス、第３のデータバスの少なくとも１つのデー
タバスはレジスタファイルのレジスタセルにデータを書
き込むための書き込み信号線群を有するものである。

【００１２】請求項６記載の発明に係る演算処理システ
ムは、レジスタファイルのレジスタセルはデータを書き
込むための入力端子を有し、第１のデータバス、第２の
データバス、第３のデータバスの少なくとも１つのデー
タバスはレジスタファイルのレジスタセルにデータを書
き込むための書き込み信号線群を有するものである。

【００１３】請求項７記載の発明に係る演算処理システ
ムは、レジスタファイルの各レジスタセルは書き込み信
号線群と読み出し信号線群との間に介挿され、制御信号
に基づいて書き込み信号線群上の信号を読み出し信号線
群に出力させる制御を行う信号バイパス手段を有するも
のである。

【００１４】請求項８記載の発明に係る演算処理システ
ムは、レジスタファイルの輪郭線の１つの対角線上に１
つのレジスタを構成する複数のレジスタセルを配置した
ものである。

【００１５】請求項９記載の発明に係る演算処理システ
ムは、レジスタファイルの各レジスタセルは信号のラッ
チ制御を行うセル部と、セル部から出力された信号を増
幅して第１のデータバス、第２のデータバスおよび第３
のデータバスの信号線を複数の共通接続される群に分け
て群毎に別々にドライブする複数のドライバ部とを有す
るものである。

【００１６】請求項１０記載の発明に係る演算処理シス
テムは、レジスタファイルはレジスタファイルの１つの
レジスタを構成するレジスタセル毎に設けられ、レジス
タを構成する複数のレジスタセルに格納されているデー
タを指定された量だけシフトして出力するシフト手段を
有するものである。

【００１７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１の演算処
理システムの構成を示すブロック図である。同図におい
て、１００，２００，３００はそれぞれ算術演算ユニッ
ト（ＡＬＵ）、シフタ等の単一機能のみのブロック又は
これらが集まった集合体としてのブロックである演算部
（第１の演算部、第２の演算部、第３の演算部）を示し
ている。また、４００はほぼ直交する２つの方向にデー
タバスが接続されたレジスタファイルを示している。１
０１は演算部１００とレジスタファイル４００とを電気
的に接続するデータバス（第１のデータバス）である。
２０１は演算部２００とレジスタファイル４００とを電
気的に接続するデータバス（第２のデータバス）であ
る。さらに、３０１は演算部３００とレジスタファイル
４００とを電気的に接続するデータバス（第３のデータ
バス）である。

【００１８】図２はレジスタファイル４００の構成を示
す図である。同図に示すようにレジスタファイル４００
は８つの８ビットレジスタによって構成されている。す
なわち、６４個の１ビットのレジスタセルＲｉｊ（１≦
ｉ≦８，０≦ｊ≦７）から構成されている。第ｍ番目の
８ビットのレジスタは８個のレジスタセルＲｍｊ（０≦
ｊ≦７）から構成されている。なお、第ｍ番目のレジス
タのｎビット目はレジスタセルＲｍｎに格納されること
になる。すなわち、レジスタセルＲｉｊ（１≦ｉ≦８，
０≦ｊ≦７）のｉは何番目のレジスタであるかを示し、
ｊはそのレジスタの何ビット目に対応するレジスタセル
であるかを示している。

【００１９】図２において、４１０は演算部１００とレ
ジスタファイル４００とを結ぶデータバス１０１のビッ
ト０の信号線（第１のデータ読み出し信号線群）を示し
ている。この信号線４１０は第１番目のレジスタのビッ
ト０のレジスタセルＲ１０の出力端子に接続されてい
る。さらに、レジスタセルＲ１０の出力はレジスタセル
Ｒ８０に設けられたターミナルＲ８０−３に接続されて
いる。このターミナルＲ８０−３はデータバス３０１の
ビット０のバス信号線４３０（第１のデータ読み出し信
号線群、第３のデータ読み出し信号線群）として演算部
３００に接続される。また、ターミナルＲ８０−３はデ
ータバス２０１のビット０の信号線４２０（第２のデー
タ読み出し信号線群）として演算部２００に接続され
る。演算部３００へのデータバス３０１のビット並びの
順序と演算部１００，２００へのデータバス２０１のビ
ット並びの順序との整合性をとるためにレジスタセルＲ
８０の位置にターミナルＲ８０−３を設けて、このター
ミナルＲ８０−３から演算部３００へビット０の信号線
４３０を引き出している。同様にして第１番目のレジス
タのレジスタセルＲ１１〜Ｒ１７の出力はデータバス１
０１のビット２から７の信号線４１１〜４１７（第１の
データ読み出し信号線群）として演算部１００に接続さ
れるとともにデータバス２０１のビット２から７の信号
線４２１〜４２７（第２のデータ読み出し信号線群）と
して演算部２００に接続される。さらに、レジスタセル
Ｒ１０の出力の場合と同様にレジスタセルＲ１１からＲ
１７の出力は他のレジスタセルの位置にターミナルを設
け、ビット並びの順序の整合性がとられてデータバス３
０１の信号線４３１〜４３７（第１のデータ読み出し信
号線群、第３のデータ読み出し信号線群）として演算部
３００に供給される。

【００２０】図２において、４５１は第１番目のレジス
タを選択するためのレジスタ選択信号線を示している。
なお、図２においては説明を容易にするために第１番目
のレジスタについてのみ接続を図示したが、実際には第
２番目のレジスタから第８番目のレジスタの各レジスタ
セルＲ２０〜Ｒ８７も第１番目のレジスタＲ１０〜Ｒ１
７と同様に信号線４１０〜４１７、４２０〜４２７、４
３０〜４３７に接続されている。さらに、第２番目のレ
ジスタから第３番目のレジスタにも第１番目のレジスタ
のレジスタ選択信号線４５１と同様のレジスタ選択信号
線を備えており、いずれかのレジスタ選択信号線に選択
信号が印加されることで第１番目から第８番目のレジス
タのうちの１つのレジスタが選択されるようになってい
る。

【００２１】図３は図２に示すレジスタファイルの一部
の構成を詳細に示す図である。この図では図２のレジス
タファイル４００のレジスタセルＲ１７，Ｒ１６，Ｒ２
７，Ｒ２６の部分の構成を示している。レジスタセルＲ
１７はデータをラッチするラッチ部Ｒ１７−１、レジス
タ選択信号線４５１の信号に基づいてラッチ部Ｒ１７−
１とバスのビット７の信号線４１７とを電気的に接続又
は切断の動作を実行するトライステートバッファＲ１７
−２とを有している。また、レジスタセルＲ１６はレジ
スタセルＲ１７と同様にラッチ部Ｒ１６−１、トライス
テートバッファＲ１６−２を有している。さらに、レジ
スタセルＲ２６にはターミナルＲ２６−３が設けられて
おり、データバス１０１のビット６の信号線４１６はレ
ジスタセルＲ１６に接続されターミナルＲ２６−３を介
して演算部３００に引き出されて接続される。

【００２２】次に動作について説明する。レジスタファ
イル４００の各レジスタのうち、１つのレジスタに対応
するレジスタ選択信号線に選択信号が出力されるとその
レジスタの各レジスタセルＲ１０〜Ｒ８７の値がデータ
バス１０１，２０１，３０１を介して演算部１００，２
００，３００に供給される。そして各演算部１００，２
００，３００は必要なデータを入力する。例えば、レジ
スタ選択信号線４５１に選択信号が印加されると第１番
目のレジスタが選択され、レジスタセルＲ１０〜Ｒ１７
に格納されているデータがデータバス１０１，２０１，
３０１を介して演算部１００，２００，３００に供給さ
れる。

【００２３】なお、以上の説明はレジスタファイル４０
０の各データを読み出す場合について説明したが、書き
込みバスに関しても同様の構成とすることも可能であ
る。

【００２４】したがってこの実施の形態１では、演算部
３００とレジスタファイル４００との間のバス線を短縮
することが可能となり、演算処理システムの高速化、低
消費電力化、高信頼性化およびパターン設計の自由度の
向上を実現することができる。

【００２５】実施の形態２．図４はこの発明の実施の形
態２の演算処理システムのレジスタファイル４００ａの
構成を示す図である。同図においてレジスタセルの配列
は図２に示すレジスタファイル４００と同一であり、同
一の部分には同一符号を付し重複する説明は省略する。
なお、この実施の形態２の演算処理システムの基本構成
は図１に示すものと同一である。但し、レジスタファイ
ル４００ａと演算部３００とを結ぶデータバス３０１は
２系統になっており、演算部１００へのデータバス１０
１と共通接続されているデータバスＢＵＳ１（第１の読
み出し信号線群）と、演算部２００へのデータバス２０
１と共通接続されているデータバスＢＵＳ２（第２の読
み出し信号線群）とを有している。さらに、各レジスタ
セルＲ１０〜Ｒ８７の構成は後に説明するように図３に
示すものとは異なっている。

【００２６】図４において、４６０〜４６７はレジスタ
ファイル４００ａと演算部２００との間のデータバス２
０１の信号線を示しており、第１番目のレジスタのレジ
スタセルＲ１０〜Ｒ１７の出力端子（第２の出力端子）
に接続されている。これらの出力端子はデータバス１０
１の信号線４１０〜４１７が接続されている出力端子
（第１の出力端子）とは別系統の出力端子である。すな
わち、各レジスタセルＲ１０〜Ｒ８７は２系統の出力端
子を有し、図４で実線で示す第１の系統は演算部１００
と演算部３００とに共通接続され、点線で示す第２の系
統は演算部２００と演算部３００とに共通接続される。
各レジスタセルＲ１０〜Ｒ８７の第２の系統の出力信号
は他のレジスタセルＲ１０〜Ｒ８７の位置に設けられた
ターミナルを介してデータバスＢＵＳ２の信号線（第２
のデータ読み出し信号線群）４７０〜４７７に接続され
ている。なお、この図では第１番目のレジスタについて
のみの配線を記載しているが、実際には第２番目から第
８番目のレジスタについての配線も第１番目のレジスタ
の配線と同様に施されている。なお、演算部３００は２
系統のデータ入力ポートを有している。なお、４５１
ａ，４５１ｂはレジスタ選択のための信号線であり、詳
細に後述する。

【００２７】図５は図４に示すレジスタファイル４００
ａの左上角のレジスタセルＲ１７の構成を示す図であ
る。なお、図３と同一の部分には同一符号を付し、重複
する説明は省略する。図５において、４５１ａは第１番
目のレジスタを選択して第１系統のデータバスに出力す
る選択信号を印加するための信号線、４５１ｂは第１番
目のレジスタを選択して第２系統のデータバスに出力す
る選択信号を印加するための信号線、Ｒ１７−２ａ，Ｒ
１７−２ｂは選択信号に基づいてラッチ部Ｒ１７−１に
格納されているデータを第１系統の信号線４１７および
４３７に出力するか、第２系統の信号線４６７および４
７７に出力するかの制御を実行するトライステートバッ
ファである。なお、他のレジスタセルも同様の構成をと
っている。

【００２８】次に動作について説明する。まず、演算部
１００と演算部３００とがレジスタファイル４００ａの
第１番目のレジスタのデータを入力する場合について説
明する。この場合には信号線４５１ａに選択信号を印加
すると第１番目のレジスタの値が第１系統の信号線に出
力される。すなわち、第１番目のレジスタの値がデータ
バス１０１の信号線４１０〜４１７とデータバスＢＵＳ
１の信号線４３０〜４３７に出力される。演算部１０
０，３００は必要に応じてこのデータを参照する。ま
た、信号線４５１ｂに選択信号を印加すると第１番目の
レジスタの値が第２系統の信号線に出力される。すなわ
ち、第１番目のレジスタの値がデータバス２０１の信号
線４６０〜４６７とデータバスＢＵＳ２の信号線４７０
〜４７７に出力される。他のレジスタを選択する場合も
第１番目のレジスタの場合と同様である。

【００２９】実施の形態３．図６はこの発明の実施の形
態３の演算処理システムのレジスタファイル４００ｂの
構成を示す図である。同図においてレジスタセルの配列
は図２に示すレジスタファイル４００と同一であり、同
一の部分には同一符号を付し重複する説明は省略する。
なお、この実施の形態３の演算処理システムの基本構成
は図１に示すものと同一である。なお、各レジスタセル
は演算部１００と演算部２００とに共通の第１の系統の
バスのための出力と演算部３００の第２の系統のバスの
ための出力の２系統分の出力端子（第１の出力端子、第
２の出力端子）を有しており、レジスタセルＲ１０〜Ｒ
８７の構成は後に説明するように図３に示すものとは異
なっている。

【００３０】図６において、４８０〜４８７はレジスタ
ファイル４００ｂと演算部３００との間のデータバス３
０１の信号線を示しており、第１のレジスタのレジスタ
セルＲ１０〜Ｒ１７の出力端子に接続されている。これ
らの出力端子はデータバス１０１およびデータバス２０
１の信号線が接続されている出力端子とは別系統の出力
端子である。すなわち、各レジスタセルＲ１０〜Ｒ８７
は２系統の出力端子を有し、図４で実線で示す第１の系
統の信号線は演算部１００と演算部２００とに共通接続
され、点線で示す第２の系統の信号線は演算部３００に
接続される。各レジスタセルＲ１０〜Ｒ８７の第２の系
統の出力信号は他のレジスタセルＲ１０〜Ｒ８７の位置
に設けられたターミナルを介してデータバス３０１の信
号線４８０〜４８７に接続されている。なお、この図で
は第１番目のレジスタについてのみの配線を記載してい
るが、実際には第２番目から第８番目のレジスタについ
ての配線も第１番目のレジスタの配線と同様に施されて
いる。

【００３１】図７は図６に示すレジスタファイル４００
ｂの左上角のレジスタセルＲ１７の構成を示す図であ
る。なお、図５と同一の部分には同一符号を付し、重複
する説明は省略する。図７において、４５１ｃは第１番
目のレジスタを選択して第１系統の信号線に出力する選
択信号を印加するための信号線、４５１ｄは第１番目の
レジスタを選択して第２系統のデータバスに出力する選
択信号を印加するための信号線、Ｒ１７−２ｃ，Ｒ１７
−２ｄは選択信号に基づいてラッチ部Ｒ１７−１に格納
されているデータを第１系統の信号線４１７および４２
７に出力するか、第２系統の信号線４８７に出力するか
の制御を実行するトライステートバッファである。な
お、他のレジスタセルも同様の構成をとっている。

【００３２】次に動作について説明する。まず、演算部
１００と演算部２００とがレジスタファイル４００ｂの
第１番目のレジスタのデータを入力する場合について説
明する。この場合には信号線４５１ｃに選択信号を印加
すると第１番目のレジスタの値が第１系統のバスに出力
される。すなわち、第１番目のレジスタの値がデータバ
ス１０１の信号線４１０〜４１７とデータバス２０１の
信号線４２０〜４２７に出力される。演算部１００，２
００は必要に応じてこのデータを参照する。また、信号
線４５１ｄに選択信号を印加すると第１番目のレジスタ
の値が第２系統の信号線に出力される。すなわち、第１
番目のレジスタの値がデータバス３０１の信号線４８０
〜４８７に出力される。他のレジスタを選択する場合も
第１番目のレジスタの場合と同様である。

【００３３】実施の形態４．図８はこの発明の実施の形
態４の演算処理システムのレジスタファイル４００ｃの
構成を示す図である。なお、この実施の形態４の演算処
理システムの基本構成は図１に示すものと同様であり、
レジスタファイルは図４に示すレジスタファイル４００
ａと同様である。ただし、この実施の形態４ではデータ
バス１０１はデータ読み出し用の信号線４１０〜４１７
の他にレジスタファイル４００ｃにデータを書き込むデ
ータ書き込み用の信号線（書き込み信号線群）４１０Ｗ
〜４１７Ｗを含んでいる。また、データバス２０１はデ
ータ読み出し用の信号線４６０〜４６７の他にレジスタ
ファイル４００ｃにデータを書き込むためのデータ書き
込み用の信号線（書き込み信号線群）４６０Ｗ〜４６７
Ｗを含んでいる。さらに、データバスＢＵＳ１はデータ
読み出し用の信号線４３０〜４３７の他にデータ書き込
み用の信号線（書き込み信号線群）４３０Ｗ〜４３７Ｗ
を有している。また、データバスＢＵＳ２はデータ読み
出し用の信号線４７０〜４７７の他にレジスタファイル
４００ｃにデータを書き込むためのデータ書き込み用の
信号線（書き込み信号線群）４７０Ｗ〜４７７Ｗを含ん
でいる。

【００３４】図９は図８に示すレジスタファイル４００
ｃの左上角のレジスタセルＲ１７の構成を示す図であ
る。同図において図５と同じ部分には同一符号を付し、
重複する説明は省略する。Ｒ１７−２ｇは信号線４１７
Ｗ上のデータを制御信号線４５３ａに選択信号ＳＥＬが
印加された時にラッチ部Ｒ１７−１にラッチさせて保持
させるための制御を行うためのトライステートバッファ
である。Ｒ１７−２ｈは信号線４６７Ｗ上のデータを制
御信号線４５３ｂに選択信号ＳＥＬが印加された時にラ
ッチ部Ｒ１７−１にラッチさせて保持させるための制御
を行うためのトライステートバッファである。Ｒ１７−
２ｅは信号線４５２ａに選択信号ＳＥＬが印加された場
合に信号線４１７Ｗ上の信号を信号線４３７に出力する
制御を実行するトライステートバッファ（バイパス手
段）、Ｒ１７−２ｆは信号線４５２ｂに選択信号ＳＥＬ
が印加された場合に信号線４６７Ｗ上の信号を信号線４
７７に出力する制御を実行するトライステートバッファ
（バイパス手段）を示している。なお、レジスタファイ
ル４００ｃの他のレジスタセルも図９に示すＲ１７と同
様の構成である。なお、レジスタファイル４００ｃ内で
のデータ読み出し用の信号線４１０〜４１７，４６０〜
４６７，４３０〜４３７，４７０〜４７７のレジスタセ
ルＲ１０〜Ｒ８７との接続は図４に示すレジスタファイ
ル４００ａと同様である。この実施の形態４ではさらに
データ読み出し用の信号線４１０〜４１７，４６０〜４
６７，４３０〜４３７，４７０〜４７７と同様にデータ
書き込み用の信号線４１０Ｗ〜４１７Ｗ，４６０Ｗ〜４
６７Ｗ，４３０Ｗ〜４３７Ｗ，４７０Ｗ〜４７７Ｗが各
レジスタセルＲ１０〜Ｒ８７に接続されている。

【００３５】次に動作について説明する。図８に示すレ
ジスタファイル４００ｃは８個の８ビットレジスタの集
合体であり、８ビット毎に書き込み、読み出しが行われ
るのが一般的である。しかしながら、説明の都合上、図
９を参照してレジスタセルＲ１７に１ビットのデータの
書き込み／読み出しの動作およびデータのラッチをせず
にある演算部から他の演算部に転送する動作について説
明する。

【００３６】まず、演算部１００からデータを出力して
レジスタセルＲ１７のラッチ部Ｒ１７−１にラッチして
ラッチしたデータを演算部３００が入力する動作につい
て説明する。この場合には演算部１００から出力された
信号線４１７Ｗ上のデータは制御信号線４５３ａに選択
信号ＳＥＬが印加されるとトライステートバッファＲ１
７−２ｇによってデータがラッチ部Ｒ１７−１に入力さ
れて保持される。次に、制御信号線４５１ａに選択信号
ＳＥＬを印加することによってトライステートバッファ
Ｒ１７−２ａはラッチ部Ｒ１７−１にラッチされたデー
タを信号線４３７に出力し、演算部３００は信号線４３
７上のデータを入力してデータの演算処理等を実行す
る。

【００３７】次に、演算部１００からデータをラッチせ
ずに演算部３００に出力する場合の動作について説明す
る。まず、演算部１００から信号線４１７Ｗにデータを
出力する。そして制御信号線４５２ａに選択信号ＳＥＬ
を印加する。このとき、トライステートバッファＲ１７
−２ｅは信号線４１７Ｗ上のデータを信号線４３７に出
力する。演算部３００は信号線４３７Ｗ上のデータを入
力してデータの演算処理等を実行する。

【００３８】なお、演算部２００と演算部３００との間
のデータの転送もトライステートバッファＲ１７−２ｆ
を用いてレジスタセルＲ１７のラッチ部Ｒ１７−１にラ
ッチすることなしに実行することができる。

【００３９】実施の形態５．図１０はこの発明の実施の
形態５の演算処理システムのレジスタファイル４００ｄ
の構成を示す図である。なお、この実施の形態５の演算
処理システムの基本構成は図１に示すものと同様であ
る。但し、以下、説明の都合上演算部１００と演算部３
００とについてのみ説明し演算部２００についての説明
は省略する。

【００４０】この実施の形態５のレジスタファイル４０
０ｄはレジスタセルＲ１ｊ（０≦ｊ≦７）から構成され
る第１番目のレジスタを図１０に示すように対角線方向
に配置する。さらに、他のレジスタのレジスタセルＲ２
０〜Ｒ８７も斜め方向に配置している。このように配置
することで第１番目のレジスタについては演算部１００
と演算部３００との間のビット並びの順序の整合性をと
るために他のレジスタセルＲ２０〜Ｒ８７の位置にター
ミナルを設けることは必要ではない。さらに、演算部１
００と演算部３００との間でレジスタセルＲ１０〜Ｒ８
７までの長さを同じにすることができるので演算部１０
０のデータバス１０１と演算部３００のデータバス３０
１とのバス線負荷をほぼ同一にすることができる。この
ため、第１レジスタはアキュムレータなど、頻繁に使用
するレジスタとして用いることが適当である。なお、図
１０において４５１ｅは第１レジスタを選択する選択信
号線を示している。

【００４１】図１１は図１０に示すレジスタファイル４
００ｄの一部のレジスタセルを示す図である。なお、図
３と同一の部分については同一符号を付し重複する説明
は省略する。同図に示すようにラッチ部Ｒ１６−１，Ｒ
１７−１の出力をデータバスの信号線に出力するか否か
を制御するトライステートバッファＲ１６−２，Ｒ１７
−２に制御信号を供給するための制御信号線４５１ｅは
階段状に設けられている。

【００４２】実施の形態６．図１２はこの発明の実施の
形態６の演算処理システムの構成を示すブロック図であ
る。上記実施の形態１から実施の形態５では、図１に示
すように１つのレジスタファイル４００と３つの演算部
１００，２００，３００とを有する構成の演算処理シス
テムについて説明したが、図１２に示すように、さらに
演算部５００をデータバス５０１によってレジスタファ
イル４００に接続するようにしてもよい。

【００４３】なお、データバス１０１，２０１，３０
１，５０１のそれぞれを同時に駆動しても良いし、各々
のデータバス毎に独立して駆動しても良い。さらに４つ
のうちの例えば２つをまとめて駆動するようにしても良
い。

【００４４】図１３は上述したレジスタファイル４００
の１つのレジスタセル６００を示す図である。同図にお
いて、６０１は演算部１００とレジスタファイル４００
とを結ぶデータバス１０１の信号線、６０２は演算部３
００とレジスタファイル４００とを結ぶデータバス３０
１の信号線、６０３は演算部２００とレジスタファイル
４００とを結ぶデータバス２０１の信号線、６０４は演
算部５００とレジスタファイル４００とを結ぶデータバ
ス５０１の信号線をそれぞれ示している。レジスタセル
６００はラッチされた信号の増幅を実行するドライバ部
を含んでいる。そして各信号線６０１〜６０４は共通に
駆動されるようになっている。

【００４５】図１４はこの実施の形態６のレジスタセル
の構成の別の例を示す図である。図１３と同一の部分に
は同一符号を付し重複する説明は省略する。このレジス
タセル６１０はデータをラッチ等の制御を行うセル部６
１１と信号の増幅を行うドライバ部６１２，６１３を有
している。なお、セル部６１１の出力端子とドライバ部
６１２，６１３の入力端子とはローカルバス６１４で電
気的に接続されている。なお、信号線６０１，６０４は
共通接続されてドライバ部６１２の出力端子に接続され
ており、信号線６０２，６０３は共通接続されてドライ
バ部６１３の出力端子に接続されている。そして、各ド
ライバ部６１２，６１３はデータバスの信号線を２本ず
つ駆動するようになっている。このため、図１４の構成
によれば各ドライバ部６１２，６１３の負担を軽減する
ことができる。

【００４６】図１５はこの実施の形態６のレジスタセル
の構成の別の例を示す図である。図１３と同一の部分に
は同一符号を付し、重複する説明は省略する。このレジ
スタセル６２０はデータのラッチ等を行うセル部６２１
と、セル部６２１から出力された信号の増幅を行うドラ
イバ部６２２〜６２５とを有している。なお、セル部６
２１の出力端子とドライバ部６２２〜６２５の入力端子
とはローカルバス６２６で電気的に接続されている。な
お、信号線６０１，６０４，６０２，６０３はそれぞれ
ドライバ部６２２〜６２５の出力端子に接続されてい
る。そして、各ドライバ部６２２〜６２５はデータバス
の信号線を１本ずつ駆動するようになっている。このた
め、図１５の構成によれば各ドライバ部６２２〜６２５
の負担をさらに軽減することができる。

【００４７】実施の形態７．図１６はこの発明の実施の
形態７のレジスタファイルに組み込むバレルシフタ（シ
フト手段）の構成を示す回路図である。説明の都合上、
図１６には４×４のバレルシフタを示したが、例えば図
４のように複数の８ビットのレジスタを有するレジスタ
ファイルの場合には８×８のバレルシフタが用いられ
る。

【００４８】図１６に示すバレルシフタでは入力端子Ｉ
ｎ０〜Ｉｎ３に４ビットのデータが入力され、シフト制
御信号入力端子Ｓ０〜Ｓ３のうち１つが選択されて、選
択されたシフト制御信号入力端子Ｓ０〜Ｓ３に選択信号
が印加されると、シフト制御信号入力端子Ｓ０〜Ｓ３の
選択に基づいたシフト量だけデータがシフトされて出力
端子Ｏｕｔ０〜Ｏｕｔ３に出力される。８×８のバレル
シフタを用いた場合には入力端子Ｉｎ０〜Ｉｎ７に８ビ
ットのデータが入力され、シフト制御信号入力端子Ｓ０
〜Ｓ７の選択に基づいたシフト量だけデータがシフトさ
れて出力端子Ｏｕｔ０〜Ｏｕｔ７に出力されることにな
る。このバレルシフタの構成を例えば図２のレジスタフ
ァイル４００の各レジスタに組み込んで、バレルシフタ
の入力端子Ｉｎ０〜Ｉｎ７を各レジスタのレジスタセル
の出力端子Ｏｕｔ０〜Ｏｕｔ７に接続してシフト制御信
号入力端子Ｓ０〜Ｓ７の選択に基づいてシフトされたデ
ータがデータバス１０１，２０１，３０１の信号線に出
力されるように構成する。

【００４９】なお、以上の説明は図２のレジスタファイ
ル４００を例にとって説明したが、他の実施の形態で説
明したレジスタファイルに図１６に示すバレルシフタを
組み込むようにしても良い。さらに、レジスタファイル
４００に読み出すときではなく、書き込むときにバレル
シフタによって任意の量シフトさせてからレジスタファ
イル４００に書き込むようにしてもよい。

【００５０】したがって、この実施の形態７では、レジ
スタファイルに格納したデータを任意の量だけシフトし
て転送することができるので演算部の負担を軽減するこ
とができる。

【００５１】

【発明の効果】以上のように、請求項１記載の発明によ
れば、レジスタファイルの少なくとも３つの辺に沿って
第１、第２および第３の演算部を配置し、各演算部とレ
ジスタファイルとをデータバスで結ぶように構成したの
で、全体としてバス線の負荷を低下させてシステムの高
速化、低消費電力化および高信頼性化を図ることができ
る効果がある。

【００５２】請求項２記載の発明によれば、第１、第２
および第３の演算部と連絡するデータバスを共通に駆動
するように構成したので、共通のデータをレジスタファ
イルから第１、第２および第３の演算部が取り込む場合
に高速な処理ができる効果がある。

【００５３】請求項３記載の発明によれば、第１の演算
部と第３の演算部とを結ぶデータバスを共通に駆動する
とともに第２の演算部と第３の演算部とを結ぶデータバ
スを共通に駆動するように構成したので、レジスタセル
１つあたりのデータバスの駆動の負荷を減少させること
ができる効果がある。

【００５４】請求項４記載の発明によれば、第１の演算
部、第２の演算部のデータバスを共通に駆動するととも
に第３の演算部のデータバスを独立して駆動するように
構成したので、レジスタセル１つあたりのデータバスの
駆動の負荷を減少させることができる効果がある。

【００５５】請求項５記載の発明によれば、第１のデー
タバス、第２のデータバス、第３のデータバスの少なく
とも１つのデータバスはレジスタファイルのレジスタセ
ルにデータを書き込むための書き込み信号線群を有する
ように構成したので、レジスタセルの書き込み処理を行
うことができる効果がある。

【００５６】請求項６記載の発明によれば、第１のデー
タバス、第２のデータバス、第３のデータバスの少なく
とも１つのデータバスはレジスタファイルのレジスタセ
ルにデータを書き込むための書き込み信号線群を有する
ように構成したので、レジスタセルの書き込み処理を行
うことができる効果がある。

【００５７】請求項７記載の発明によれば、レジスタフ
ァイルの各レジスタセルが書き込み信号線群と読み出し
信号線群との間に介挿され、制御信号に基づいて書き込
み信号線群上の信号を読み出し信号線群に出力させる制
御を行う信号バイパス手段を有するように構成したの
で、データのラッチをせずにデータをある演算部から他
の演算部に転送することができる効果がある。

【００５８】請求項８記載の発明によれば、レジスタフ
ァイルの輪郭線の１つの対角線上に１つのレジスタを構
成する複数のレジスタセルを配置するように構成したの
で、このレジスタについては特別なターミナル等を設け
なくてもビット並びの順序の整合性をとることができる
効果がある。

【００５９】請求項９記載の発明によれば、各レジスタ
セルはセル部から出力された信号を増幅して第１のデー
タバス、第２のデータバスおよび第３のデータバスの信
号線を複数の共通接続される群に分けて群毎に別々にド
ライブする複数のドライバ部を有するように構成したの
で、ドライバ部１つあたりの負荷を減少させることがで
きる効果がある。

【００６０】請求項１０記載の発明によれば、レジスタ
ファイルはレジスタファイルの１つのレジスタを構成す
るレジスタセル毎に設けられ、レジスタを構成する複数
のレジスタセルに格納されているデータを指定された量
だけシフトして出力するシフト手段を有するように構成
したので、演算部のデータ処理の負担を軽減することが
できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の演算処理システム
の構成を示すブロック図である。

【図２】 この発明の実施の形態１の演算処理システム
のレジスタファイルの構成を示す図である。

【図３】 この発明の実施の形態１のレジスタファイル
の一部の構成を詳細に示す図である。

【図４】 この発明の実施の形態２の演算処理システム
のレジスタファイルの構成を示す図である。

【図５】 図４に示すレジスタファイルのレジスタセル
の構成を示す図である。

【図６】 この発明の実施の形態３の演算処理システム
のレジスタファイルの構成を示す図である。

【図７】 図６に示すレジスタファイルのレジスタセル
の構成を示す図である。

【図８】 この発明の実施の形態４の演算処理システム
のレジスタファイルの構成を示す図である。

【図９】 図８に示すレジスタファイルのレジスタセル
の構成を示す図である。

【図１０】 この発明の実施の形態５の演算処理システ
ムのレジスタファイルの構成を示す図である。

【図１１】 図１０に示すレジスタファイルの一部のレ
ジスタセルを示す図である。

【図１２】 この発明の実施の形態６の演算処理システ
ムの構成を示すブロック図である。

【図１３】 この発明の実施の形態６の演算処理システ
ムのレジスタファイルの１つのレジスタセルを示す図で
ある。

【図１４】 この発明の実施の形態６のレジスタセルの
他の構成例を示す図である。

【図１５】 この発明の実施の形態６のレジスタセルの
他の構成例を示す図である。

【図１６】 この発明の実施の形態７のレジスタファイ
ルに組み込むバレルシフタの構成を示す回路図である。

【図１７】 ３つの演算部を有する従来の演算処理シス
テムの構成を示す図である。

【符号の説明】

１００ 演算部（第１の演算部）、１０１ データバス
（第１のデータバス）、２００ 演算部（第２の演算
部）、２０１ データバス（第２のデータバス）、３０
０ 演算部（第３の演算部）、３０１ データバス（第
３のデータバス）、４００，４００ａ〜４００ｄ レジ
スタファイル、４１０〜４１７ 信号線（第１のデータ
読み出し信号線群）、４１０Ｗ〜４１７Ｗ，４３０Ｗ〜
４３７Ｗ，４６０Ｗ〜４６７Ｗ，４７０Ｗ〜４７７Ｗ
信号線（書き込み信号線群）、４２０〜４２７，４７０
〜４７７ 信号線（第２のデータ読み出し信号線群）、
４３０〜４３７ 信号線（第１のデータ読み出し信号線
群、第３のデータ読み出し信号線群）、６１２，６１
３，６２２〜６２５ ドライバ部、Ｒ１０〜Ｒ８７ レ
ジスタセル、Ｒ１７−２ｅ，Ｒ１７−２ｆ トライステ
ートバッファ（バイパス手段）。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 輪郭線が四角形状で複数のレジスタセル
   を有するレジスタファイルと、前記レジスタファイルの
   前記輪郭線の第１の辺に沿って設けられた第１の演算部
   と、前記レジスタファイルの前記輪郭線の前記第１の辺
   に対向する第２の辺に沿って設けられた第２の演算部
   と、前記第１の辺および前記第２の辺とは異なる前記輪
   郭線の第３の辺に沿って設けられた第３の演算部と、前
   記第１の演算部と前記レジスタファイルとの間のデータ
   転送を行うための第１のデータバスと、前記第２の演算
   部と前記レジスタファイルとの間のデータ転送を行うた
   めの第２のデータバスと、前記第３の演算部と前記レジ
   スタファイルとの間でデータ転送を行うための第３のデ
   ータバスとを具備する演算処理システム。
2. 【請求項２】 第１のデータバス、第２のデータバス、
   第３のデータバスはそれぞれレジスタファイルに格納さ
   れたデータを読み出すための第１のデータ読み出し信号
   線群、第２のデータ読み出し信号線群、第３のデータ読
   み出し信号線群とを有し、前記第１のデータ読み出し信
   号線群、前記第２のデータ読み出し信号線群、前記第３
   のデータ読み出し信号線群は前記レジスタファイルの複
   数のレジスタセルの各々の出力端子に各データバスのビ
   ット並びの順序を保持して接続されていることを特徴と
   する請求項１記載の演算処理システム。
3. 【請求項３】 レジスタファイルのレジスタセルは互い
   に独立して信号出力の制御が可能な第１の出力端子と第
   ２の出力端子とを有し、第３のデータバスは第１のデー
   タバスの信号線と共通にレジスタセルの前記第１の出力
   端子に接続される第１のデータ読み出し信号線群と、第
   ２のデータバスの信号線と共通にレジスタセルの前記第
   ２の出力端子に接続される第２のデータ読み出し信号線
   群とを有することを特徴とする請求項１記載の演算処理
   システム。
4. 【請求項４】 レジスタファイルのレジスタセルは互い
   に独立して信号の出力制御が可能な第１の出力端子と第
   ２の出力端子とを有し、第１のデータバスの信号線と第
   ２のデータバスの信号線は共通に前記第１の出力端子に
   接続され、第３のデータバスの信号線は前記第２の出力
   端子に接続されていることを特徴とする請求項１記載の
   演算処理システム。
5. 【請求項５】 レジスタファイルのレジスタセルはデー
   タを書き込むための入力端子を有し、第１のデータバ
   ス、第２のデータバス、第３のデータバスの少なくとも
   １つのデータバスは前記レジスタファイルの前記レジス
   タセルにデータを書き込むための書き込み信号線群を有
   することを特徴とする請求項１または請求項４記載の演
   算処理システム。
6. 【請求項６】 レジスタファイルのレジスタセルはデー
   タを書き込むための入力端子を有し、第１のデータバ
   ス、第２のデータバス、第３のデータバスの少なくとも
   １つのデータバスは前記レジスタファイルの前記レジス
   タセルにデータを書き込むための書き込み信号線群を有
   することを特徴とする請求項２または請求項３記載の演
   算処理システム。
7. 【請求項７】 レジスタファイルの各レジスタセルは書
   き込み信号線群と読み出し信号線群との間に介挿され、
   制御信号に基づいて前記書き込み信号線群上の信号を前
   記読み出し信号線群に出力させる制御を行う信号バイパ
   ス手段を有することを特徴とする請求項６記載の演算処
   理システム。
8. 【請求項８】 レジスタファイルの輪郭線の１つの対角
   線上に１つのレジスタを構成する複数のレジスタセルを
   配置したことを特徴とする請求項２から請求項７のうち
   のいずれか１項記載の演算処理システム。
9. 【請求項９】 レジスタファイルの各レジスタセルは信
   号のラッチ制御を行うセル部と、前記セル部から出力さ
   れた信号を増幅して第１のデータバス、第２のデータバ
   スおよび第３のデータバスの信号線を複数の共通接続さ
   れる群に分けて群毎に別々にドライブする複数のドライ
   バ部とを有することを特徴とする請求項１から請求項８
   のうちのいずれか１項記載の演算処理システム。
10. 【請求項１０】 レジスタファイルは、前記レジスタフ
    ァイルの１つのレジスタを構成するレジスタセル毎に設
    けられ、前記レジスタを構成する複数のレジスタセルに
    格納されているデータを指定された量だけシフトして出
    力するシフト手段を有することを特徴とする請求項１か
    ら請求項９のうちのいずれか１項記載の演算処理システ
    ム。