JPH10503331A - 基板上に導体路を有する包装されていないｉｃ構成素子の電気接続部を接続させる方法 - Google Patents

Abstract

(57)【要約】 包装されていないＩＣ構成素子（１５）の電気接続部（１０）を導体路（３５）と、基板（３０）上で接続させる１つの方法が記載されている。電気接続部（１０）の接触させるべき表面上に良好に金属化可能な層（２０）が施こされる。接続部（１０）の接触させるべき表面（１０，２０）は、導体路（３５）の所有面（４５）と距離をもって基板（３０）上で対向して配置されている。接触させるべき２つの面（１０，２０；４５）間の自由容積を充填させるために、所有面（４５）上および接触させるべき表面（１０，２０）上には、同時に導電性物質（５０）が施こされる。

Description

【発明の詳細な説明】 基板上に導体路を有する包装されていない ＩＣ構成素子の電気接続部を接続させる方法 公知技術水準 本発明は、請求項１の上位概念に相応して基板上に導体路を有する包装されて いないＩＣ構成素子の電気接続部を接続させる方法に関する。ＷＯ ９４／０５ １３９には、微細にパターン化された導電性層を基板上に製造する方法が記載さ れており、この場合パターンの微細度および縁部の鮮鋭度を改善するために薄手 の活性化層（芽晶）は、望ましい層パターンで施こされ、次いで芽晶には、導電 性金属、例えば銅（Ｃｕ）またはニッケル（Ｎｉ）が付着される。この付着は、 電気メッキ浴（galvanisches Bad）からの析出によって行なわれるかまたは無電 流で還元浴からの析出によって行なわれる。 ＩＣ構成素子を基板上に取り付けるための常用の接続技術の場合には、導体路 は、ＩＣ構成素子から離れた基板面の上に施こされ、かつ接触面が備えられた。 ＩＣ構成素子を導体路の接触面と接続させるために、基板および導体路の貫通孔 が存在し、この貫通孔上には、接触面を有するＩＣ構成素子が位置している。従 って、全ての接触面は、それに属する貫通孔を覆って いる。引続き、これらの接触面は、金属層が貫通孔中で結合しかつ電気接続が生 じるまで化学的に金属で強化される。この接続技術の欠点は、適度な温度負荷の 際に薄手の基板だけを使用することができることにある。基板材料の貫通孔の製 造は、機械的に費用がかかりかつ高価である。しばしば一定の基板材料だけが使 用可能である。 発明の利点 独立請求項の特徴を有する本発明による方法は、基板中のＩＣ接続部の狭い配 置内に貫通孔が不用であるという利点を有している。従って、使用可能な基板材 料の厚さは、制限されていない。片面でパターン化された基板が可能である。薄 手の基板またはシート状基板は、基板工作物の衰弱を全く蒙らない。別のフリッ プ−チップ技術（Flip-Chip-Techniken）によれば多くの場合に特殊に前処理さ れた（ガス抜き処理された）ＩＣ’ｓに限定されるのであるけれども、前記方法 は、ケーシングを装備せずに集積された全ての接続回路（ＩＣ’ｓ）の使用を可 能にする。本発明により接続された基板およびそれに属する構成素子の良好な熱 伝導性および改善された高周波特性を有する極めて短時間に伝導する接続を実現 させることができる。ロウ付けの際の加熱による敏感な構成素子の損傷は、排除 され、プラスチック部材は、基板に隣接して存在するように配置させることがで きる。この方法の自動化は、可 能である。包装された構成素子に対してＩＣ構成素子の並置された接続部の間隔 を短くすることにより、基板材料および導体路のための材料および絶縁層は、回 路の耐用範囲を比較した際に節約することができる。 従属請求項に記載された方法によれば、公知技術水準と比較して他の改善およ び利点が達成される。導電性物質の析出によって取得される接触結合は、特別な 品質を有している。接触させるべき表面間の自由容積の充填は、電気メッキ浴中 のニッケル−または銅塩溶液を用いて特に良好に成功し、この場合電流密度は、 自由に調節可能であり、かつ製造の間に変えることができる。選択的な析出は、 ヒドラジン（またはホルムアルデヒド）のような還元剤を有しかつ商取引されて いる金属含有反応溶液を用いて成功する。濃度を析出の前に適当に選択するかま たは折出の際に還元剤または金属含有溶液を供給することは、常用のことである 。完成チップの数を増大させるために、反応および結晶化を有利に接続すべき部 分上に転じさせかつ望ましくない競合反応を阻止する目的で、導体路の所有面の 接続すべき接触面を前処理することができる。大面積の不動態層を施こすことに より、製品後の電気的絶縁は改善され、かつ導電性物質の析出の際に材料の浪費 は排除される。析出の際の温度が低いために、接触位置で望ましくない拡散は、 云うに価する程は起こらない。 図面 本発明は、添付図面に関連して実施例につき詳説される。第１ａ図は、包装さ れていないＩＣ構成素子を示し、第１ｂ図は、前調整された基板を示し、第１ｃ 図は、基板上のＩＣ構成素子の位置合わせを示し、かつ第１ｄ図は、基板上のＩ Ｃ構成素子を示す。 第１ａ図には、包装されていないＩＣ構成素子１５の電気接続部１０が示され ている。接続部１０の接触させるべき表面は、良好に金属化可能な層２０を有し ている。絶縁および金属的保護のために、接続部１０の側方表面は、不動態層２ ５で包囲されている。 第１ｂ図は、表面を部分的に覆う導体路３５を有する基板を示し、この導体路 上には、導体路３５上の所有面４５として電気接続可能な自由表面が留まるよう に距離スペーサー４０が施こされている。 第１ｃ図は、第１ｂ図による基板上に第１ａ図によるＩＣ構成素子を示し、こ の場合接触させるべき表面２０、４５は、互いに対向している。１つの適当な位 置合わせは、金属化可能な層２０の表面と所有面４５が接触なしに対向するよう に、基板３０およびＩＣ構成素子１５を第１ａ図および第１ｂ図に示された矢印 の方向に重ね合わさるように置くことにより、達成される。 第１ｄ図は、ＩＣ構成素子１５と基板３０との接続を示す。導電性物質５０は 、所有面４５と金属化可能 な層２０との間の自由容積を充填している。 実施例１ 電気接続部１０の接触させるべき表面上にパラジウム芽晶を含有するペースト を圧膜技術で金属化可能な層２０として施こす。同時に、酸化アルミニウム基板 ３０上に銅導体路３５を、例えばドイツ連邦共和国特許出願公開第３５３７１６ １号明細書（Ａ１）＝米国特許第４７８０３３２号明細書の記載された常法で施 こす。銅導体路３５を銅所有面４５を除外して、距離スペーサー４０としての絶 縁層、例えばエポキシ樹脂層で被覆し、この場合この絶縁層の厚さを導体路３５ 上で正確に調節する。この導体路３５を第１ｃ図に示されているように、位置合 わせし、パラジウム芽晶を有する金属化可能な層２０上および銅所有面４５上に 同時にニッケルを化学的に析出させることによって、ＷＯ ９４／０５１３９に 記載された方法によりニッケルを導電性物質５０として折出する。析出は、対向 するニッケル被膜が結合しかつ接続部１０と導体路３５とが電気接続を生じるま で行なわれる。この結合の終了は、例えば接続部の液滴形または抵抗測定を評価 することによって制御される。また、ＩＣ構成素子の代わりに、別の電気構成素 子を使用することもできる。 実施例２ 数多くのＩＣ構成素子１５の接続部１０と導体路３ ５とを同時に接続させ、そのほかは、実施例１の場合と同様に行なう。 実施例３ 基板３０を片面だけ被覆させ、この場合被覆されてない面は、十分な厚手の基 板の際に装置の外側ケーシング壁を形成し、その内壁上には、ＩＣ構成素子１５ が取り付けられているが、そのほかは、実施例１の場合と同様にして完成される 。 実施例４ 実施例１に記載された金属化可能な層２０の芽晶は不用であり、そのほかは、 実施例１の記載により作業される。 実施例５ 接続パターンが極めて小さい場合には、金属化可能な層２０の芽晶形成のため のペーストをタンポン押圧法（Tampondruckverfahren）で施こす。 実施例６ 実施例１および２に記載された多数の接続部が完成された際には、基板３０の 周縁の導体路３５の場合または少なくとも３つの離れ離れになっている導体路の 場合に距離スペーサー４０を備えさせることで十分である。 実施例７ 芽晶形成のために、貴金属、例えばＰｔ、Ｒｈ、Ｐｄ、Ｒｕ、Ｒｈ、Ａｕ、Ａ ｇ、Ｉｒ、Ｏｓ、Ｒｅまた は貴金属合金を使用することができ、そのほかは、実施例１の場合と同様に実施 される。 実施例８ 先の実施例に対して選択的に、次表中に記載された材料を使用する：

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルティン ザイフェルト ドイツ連邦共和国 31139 ヒルデスハイ ム カルトイザー シュトラーセ １ (72)発明者 フランク−ディーター ハウシルト ドイツ連邦共和国 31134 ヒルデスハイ ム カイザー−フリードリッヒ−シュトラ ーセ 17

Claims (1)

1. 【特許請求の範囲】 １．包装されていないＩＣ構成素子（１５）の電気接続部（１０）を導体路（３ ５）と、基板（３０）上で接続させ、ＩＣ構成素子（１５）の接触させるべき表 面（１０）上に有利に良好に金属化可能な層（２０）を施こす方法において、所 有面（４５）の外の導体路（３５）上に距離スペーサー（４０）を施こし、ＩＣ 構成素子（１５）の接触させるべき表面（１０，２０）と基板（３０）の導体路 （３５）とを互いに距離をもって対向させ、かつ接触させるべき２つの面（１０ ，２０；４５）間の自由容積を充填させるために、導体路（３５）の所有面（４ ５）上およびＩＣ構成素子（１５）の接触させるべき表面（１０，２０）上に同 時に導電性物質（５０）を施こすことを特徴とする、基板上に導体路を有する包 装されていないＩＣ構成素子の電気接続部を接続させる方法。 ２．電気メッキ浴からの導電性物質（５０）の折出を実施するかまたは無電流で 還元浴からの導電性物質（５０）の析出を実施する、請求項１記載の方法。 ３．導電性物質（５０）としてニッケル（Ｎｉ）を析出させる、請求項１または ２に記載の方法。 ４．１つの導体路平面を有する基板（３０）（片面の基板）を使用する、請求項 １から３までのいずれか １項に記載の方法。 ５．ＩＣ構成素子（１５）の表面を基板（３０）に対向した面上で不動態層（２ ５）で被覆し、この場合接触させるべき表面（１０）は熱処理されないままであ る、請求項１から４までのいずれか１項に記載の方法。 ６．少なくとも導体路の所有面（４５）を銅（Ｃｕ）から製造する、請求項１か ら５までのいずれか１項に記載の方法。 ７．ＩＣ構成素子（１５）と導体路（３５）との間の距離スペーサー（４０）を 少なくとも１つの印刷された距離スペーサー（４０）から製造する、請求項１か ら６までのいずれか１項に記載の方法。