JPH10506226A - オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 - Google Patents

オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造

Info

Publication number
JPH10506226A
JPH10506226A JP8503309A JP50330996A JPH10506226A JP H10506226 A JPH10506226 A JP H10506226A JP 8503309 A JP8503309 A JP 8503309A JP 50330996 A JP50330996 A JP 50330996A JP H10506226 A JPH10506226 A JP H10506226A
Authority
JP
Japan
Prior art keywords
integrated circuit
die
lead
circuit die
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8503309A
Other languages
English (en)
Inventor
ゴルウォーカー,サレシュ・ブィ
フォーリンガー,リチャード
ウェントリング,マイケル
良 高築
茂雄 川島
圭一 辻本
信明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Intel Corp
Original Assignee
Mitsui High Tec Inc
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc, Intel Corp filed Critical Mitsui High Tec Inc
Publication of JPH10506226A publication Critical patent/JPH10506226A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07178Means for aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 ダイ・パッド(25)とそのダイ・パッドに対応する1組のリード・フィンガ(40、42)とを有するリードフレーム(20)上に両面チップ・パッケージを構築するための方法を開示する。集積回路ダイを受け入れ、各リード・フィンガを支持し、前に形成したワイヤ・ボンディングのスティッチ・ボンディング(56、58、94、96)用のクリアランスとなる、キャビティ(120、320)を有するサポート・ブロック(118、122)でリードフレームを支持しながら、集積回路ダイ(50、90)をダイ・パッドの両面にそれぞれ配置する。その後、両面集積回路ダイと、ダイ・パッドと、ワイヤ・ボンディングとを含む各アセンブリの周りに1ステップのプラスチック・モールド(66)を形成する。

Description

【発明の詳細な説明】 オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティ を使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 発明の背景 1.発明の分野: 本発明は、集積回路ダイ・パッケージの分野に関する。より具体的には、本発 明は、オフセット・ワイヤ・ボンディングを備えたワイヤ・ボンディング・プロ セス技術と、スティッチ・ボンディングをサポートするためのキャビティを備え たサポート・ブロックとを使用する両面集積回路チップ・パッケージを作成する ことに関する。 2.技術の背景: 一般に、集積回路ダイを保持するためにプラスチックのチップ・パッケージを 使用する。典型的な従来のプラスチック・パッケージは、金属リードフレームの 1セクションの上に構築される。各リードフレーム・セクションは、集積回路ダ イを取り付けるためのダイ・パッドになる。また、各リードフレーム・セクショ ンは、対応する集積回路ダイと外部回路との電気接続のための1組のリード・フ ィンガになる。このようなプラスチック・パッケージは、集積回路ダイを保護し 、パッケージから延びるリード・フィンガにより集積回路ダイへの電気接続を可 能にする。 このような従来のプラスチック・チップ・パッケージは、通常、パッケージ当 たり集積回路ダイを1つずつ含む。集積回路ダイは、一般に、ダイ・パッドの一 方の面に取り付けられる。集積回路は、通常、ダイ・パッドの上面または底面の いずれかに取り付けられる。また、ダイ・パッドに取り付けられた集積回路ダイ は、通常、対応するリード・フィンガにワイヤ・ボンディングされる。ダイ・パ ッドと集積回路ダイとワイヤ・ボンディングは、通常、プラスチック射出成形に よる成形化合物またはグロブ・トップ(glob top)で封止されている。 集積回路チップ・パッケージの効用は、2つまたはそれ以上の集積回路ダイを 1つのチップ・パッケージ内に封入することによって高めることができる。たと えば、1つの集積回路ダイ・パッケージに2つのメモリ・チップを含めると、そ のメモリ・チップを含むプリント回路基板の面積を増加させずに、メモリ・シス テムの密度を2倍にすることができる。もう1つの例としては、1つの集積回路 ダイ・パッケージの一面にマイクロコントローラまたはプロセッサを含め、もう 一方の面にメモリ・チップを含めるという方法もある。 このような両面集積回路チップ・パッケージを構築するための従来の製造技法 では、通常、テープ自動ボンディング(TAB)技法を使用する。残念ながら、 一般にTAB技法では、集積回路ダイに金の信号パッド構造を形成する必要があ る。金の構造を形成することによって、このような両面チップ・パッケージのコ ストが高くなる。さらに、TAB技法では、通常、製造プロセス用としてギャン グ・ボンディング装置が必要である。このようなギャング・ボンディング装置は 、このような両面パッケージの製造コストが大幅に増大する。さらに、現在のT AB技法は、従来のワイヤ・ボンディング技法ほど信頼性が高くない可能性があ る。 発明の概要および目的 本発明の一目的は、同様または異なる寸法を有し、同様または異なる機能を実 行する2つまたはそれ以上の集積回路チップを含む両面集積回路チップ・パッケ ージを提供することにある。 本発明の他の目的は、各パッケージごとに単一のプラスチック成形ステップを 含む、両面集積回路チップ・パッケージを製造するための方法を提供することに ある。 本発明の他の目的は、リードフレームの両面にオフセット・スティッチ・ワイ ヤ・ボンディングを使用する両面集積回路チップ・パッケージを提供することに ある。 本発明の他の目的は、ダイ取付けおよびワイヤ・ボンディング・プロセス・ス テップ中に集積回路ダイを受け入れるキャビティを有するサポート・ブロックを 使用する、両面集積回路チップ・パッケージを製造するための方法を提供するこ とにある。 本発明の他の目的は、新たに形成するスティッチ・ボンディングをサポートし ながら、前に形成したスティッチ・ボンディング用の余裕を与えるキャビティを 有するサポートまたはクランプ・ブロックを使用する、両面集積回路チップ・パ ッケージを製造するための方法を提供することにある。 本発明の他の目的は、ワイヤ・ボンディング・ステップ中の振動を低減し、ボ ンディング・パッドのボンディング・クレータやダイ・クラックなどの欠陥を防 止するかまたは最小限にするような、両面集積回路チップ・パッケージを製造す るための方法を提供することにある。 他の目的は、装置当たりの機能性を増し、結果として得られるパッケージの信 頼性を高めることにより、生産装置の効率および使用率を高めることにある。 本発明の上記およびその他の目的は、両面チップ・パッケージを構築するため の方法によってもたらされる。一実施態様では、少なくとも1つのダイ・パッド とそのダイ・パッドに対応する1組のリード・フィンガとを有するリードフレー ムを形成する。ダイ・パッドの第1の面に集積回路ダイを取り付け、第1の面の ダイ取付けを硬化させる。次に、2面用集積回路ダイを受け入れるキャビティを 有するダイ表面無接点サポート・ブロックでリードフレームを支持しながらダイ ・パッドの第2の面に集積回路ダイを取り付け、第2の面のダイ取付けを硬化さ せる。1面用集積回路ダイを受け入れ各リード・フィンガの端部を支持するキャ ビティを有するサポートおよびクランプ・ブロックでリードフレームを支持しな がら、2面用集積回路ダイを対応するリード・フィンガにワイヤ・ボンディング する。2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの2面上に各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕をもって各リード・フィンガを支持する、キャビティを有するダイ表面 無接点サポート・ブロックでダイ・パッドを支持しながら1面用集積回路ダイを 対応するリード・フィンガにワイヤ・ボンディングする。たとえば、2面を先に ワイヤ・ボンディングし、1面を後でワイヤ・ボンディングするというように、 ワイヤ・ボンディングの手順は逆にすることができる。その後、第1および第2 の集積回路ダイと、ダイ・パッドと、ワイヤ・ボンディングとを含むアセンブリ の周りに、1ステップのプラスチック・モールドが形成される。 他の実施態様では、リードフレームを形成し、ダイ・パッドの第1の面に1面 用集積回路ダイを配置する。次に、平らなサポート・ブロックまたはキャビティ を有するサポート・ブロックのいずれかでリードフレームを支持しながら、1面 用集積回路ダイを対応するリード・フィンガの第1の面にワイヤ・ボンディング する。1面用集積回路ダイとそれに対応するワイヤ・ボンディングとを受け入れ るキャビティを有するサポートおよびクランプ・ブロックでリードフレームを支 持しながら、ダイ・パッドの第2の面に2面用集積回路ダイを配置する。次に、 キャビティを有するサポート・ブロックでリードフレームを支持しながら、2面 用集積回路ダイを対応するリード・フィンガの第2の面にワイヤ・ボンディング し、その後、第1および第2の集積回路ダイと、ダイ・パッドと、ワイヤ・ボン ディングとを含むアセンブリの周りに、1ステップのプラスチック・モールドを 形成する。ワイヤ・ボンディングの手順は逆転可能である。 本発明の上記以外の目的、特徴、利点は、添付図面ならびに以下に示す詳細な 説明から明らかになるだろう。 図面の簡単な説明 限定ではなく、一例として、本発明を添付図面に図示するが、同図では同様の 参照番号は同様の要素を示すものとする。 第1図は、一実施形態として集積回路ダイ用の取付けプラットフォームとなる 1組のダイ・パッドを形成するリードフレームの一面を示す平面図である。 第2図は、ダイ・パッドに取り付けられた集積回路への電気結合を可能にする ためのダイ・パッドとそれに対応するリード・フィンガとを示す、リードフレー ムの平面図である。 第3図は、一実施形態としてダイ・パッドのそれぞれに両面ワイヤ・ボンディ ング・プラスチック・チップ・パッケージを形成するために適用される一連のプ ロセス・ステップを示す流れ図である。 第4図は、接着層を使用してダイ・パッドの1面に取り付けられた集積回路ダ イを示す、断面4−4におけるリードフレームの断面図である。 第5a図は、2面用ダイ取付中に1面用集積回路ダイ用の余裕となるサポート ・ブロックのキャビティを示す、リードフレームの断面4−4における断面図で ある。 第5b図は、1面用集積回路ダイ用の余裕となるサポート・ブロックのキャビ ティを示し、2面用ワイヤ・ボンディング中のクランプ・ブロックを示す、リー ドフレームの断面4−4における断面図である。 第6図は、2面用集積回路ダイとリード・フィンガとのワイヤ・ボンディング を示す、リードフレームの断面6−6における断面図である。 第7図は、1面用集積回路ダイとリードフレームのリード・フィンガとのワイ ヤ・ボンディングを示す、リードフレームの断面6−6における断面図である。 第8図は、サポート・ブロック・キャビティの位置を示し、各集積回路ダイの 一方の端部のみがワイヤ・ボンディングされた状態の、1面用および2面用集積 回路ダイと、ダイ・パッド上に形成された対応するワイヤ・ボンディングとを含 む両面集積回路アセンブリの底面図である。 第9図は、単一ステップ射出成形中に射出成形プレス内に位置決めされたリー ドフレーム上の集積回路ダイ・アセンブリの断面図である。 第10図は、ダイ・パッドの両面に取り付けられ、プラスチック・モールドに よって封入された1面用および2面用集積回路ダイを含む両面プラスチック・チ ップ・パッケージの断面図である。 第11図は、他の実施形態としてダイ・パッドのそれぞれに両面プラスチック ・チップ・パッケージを形成するためにリードフレームに適用される一連のプロ セス・ステップを示す図である。 第12図は、平らなサポート・ブロック上に取り付けられたリードフレームを 示す、断面6−6におけるリードフレームの断面図である。 詳細な説明 第1図は、リードフレーム20の一方の面を示す平面図である。リードフレー ム20の一方の面を以下1面と呼び、リードフレーム20のもう一方の面を2面 と呼ぶ。リードフレーム20は1組のダイ・パッド22〜29を形成する。ダイ ・パッド22〜29は集積回路ダイ用の取付けプラットフォームとなる。また、 リードフレーム20は、ダイ・パッド22〜29のそれぞれに対応する1組のリ ード・フィンガも形成している。 リードフレーム形成ステップ中、ダイ・パッド22〜29とそれに対応するリ ード・フィンガはリードフレーム20にエッチングされる。あるいは、ダイ・パ ッド22〜29とそれに対応するリード・フィンガをリードフレーム20に刻印 することもできる。 リードフレーム20は、鋼または銅から構築することが好ましい。鋼または銅 材は、シリコンおよびプラスチックとの相互作用特性のために選択されたもので ある。一実施形態のリードフレーム20は、通常、5ミルの厚さになっている。 位置合せ穴21などの1組の位置合せ穴を使用して、チップ・パッケージ製造 プロセス中にリードフレーム20を正確に位置決めする。 第2図は、リードフレーム20の平面図であり、ダイ・パッド24および25 とそれに対応するリード・フィンガとを示している。1組のリード・フィンガ2 8と1組のリード・フィンガ30がダイ・パッド24に対応している。リード・ フィンガ28および30により、ダイ・パッド24に取り付けられた集積回路ダ イへの電気結合が可能になる。1組のリード・フィンガ40と1組のリード・フ ィンガ42により、ダイ・パッド25に取り付けられた集積回路ダイへの電気結 合が可能になる。 リードフレーム・メッキ・ステップ中、ダイ・パッド22〜29の両面に銀メ ッキを付着させる。ダイ・パッド22〜29に対応するリード・フィンガの先端 の両面にもスポット銀メッキを付着させる。 たとえば、リード・フィンガ28の領域32と、リード・フィンガ30の領域 34に沿って、スポット銀メッキを付着させる。同様に、リード・フィンガ40 の領域33と、リード・フィンガ42の領域35に沿って、スポット銀メッキを 付着させる。 この銀メッキは、リードフレーム20の1面に施し、次に2面に施すことがで きる。あるいは、リードフレーム20の1面と2面の両方に同時に銀メッキを施 すこともできる。 ダイ・パッド22〜29に銀メッキを施すと、集積回路ダイとダイ・パッド2 2〜29との熱伝導ならびに電気伝導が改善される。また、リード・フィンガの 先端に銀メッキを施すことにより、金の信号リードとリードフレーム20とのワ イヤ・ボンディングが可能になる。あるいは、リードフレーム20と成形化合物 との密着性を高めるために、ダイ・パッド22〜29でのメッキ・ステップを省 略することもできる。 ダイ・パッド22〜29ならびにリード・フィンガに銀メッキを施すことによ り、リードフレーム・メッキ・ステップが簡略化される。リード・フィンガとと もにダイ・パッド22〜29にメッキを施さない場合、ダイ・パッド22〜29 用に個別のマスキングが必要である。 銀メッキに代わるものとして、ダイ・パッド22〜29とそれに対応するリー ド・フィンガの先端に金メッキまたはパラジウム・メッキを付着させることもで きる。 一実施形態では、各ダイ・パッド22〜29を延長し、リードフレーム20の ダイ・パッド22〜29のそれぞれに1組のガイド・ピン・ホールを形成する。 各ダイ・パッド22〜29のガイド・ピン・ホールは、リードフレーム20への ダイ取付けおよびワイヤ・ボンディング・ステップ中にダイ・パッド22〜29 の構造上のサポートとなる。たとえば、ダイ・パッド25には1組のガイド・ピ ン・ホール300〜305を形成する。ガイド・ピン・ホール300〜305は 、対応するサポート・ブロックのガイド・ピンを受け入れ、ダイ・パッド25に 両面集積回路ダイ・パッケージを形成する際のダイ取付けおよびワイヤ・ボンデ ィング・ステップ中に構造上のサポートとなる。 ガイド・ピン・ホール300〜305により、ワイヤ・ボンディング中のダイ ・パッド25の振動が低減され、大型の集積回路ダイを収容するチップ・パッケ ージの製造時のボンディング・クレータが防止される。集積回路ダイによっては 、 それをパッケージ化する際に、ガイド・ピン・ホール300〜305とガイド・ ピンが不要なものもある。 第3図は、一実施形態としてリードフレーム20に適用される一連のプロセス ・ステップ200〜214を示す流れ図である。プロセス・ステップ200〜2 14は、ダイ・パッド22〜29のそれぞれに両面ワイヤ・ボンディングされた プラスチック・チップ・パッケージを形成するためにリードフレーム20に適用 される。 プロセス・ステップ200では、リードフレーム20の1面上の各ダイ・パッ ド22〜29に集積回路ダイを取り付ける。一実施形態では、ダイ取付けとは、 接着共晶2100テープ・タイプのプロセスに続いて必要に応じて適切な硬化を 行うことを意味する。 第4図は、プロセス・ステップ200中のダイ・パッド25の断面4−4にお けるリードフレーム20の断面図である。集積回路ダイ50は、接着層52を使 用してダイ・パッド25の1面に取り付けた状態で示されている。プロセス・ス テップ200中、ダイ・パッド25はサポート・ブロック118によって支持さ れている。他の実施形態のサポート・ブロック118は、ダイ取付けのプロセス ・ステップ200中にガイド・ピン・ホール300〜305が受け入れる1組の ガイド・ピン(図示せず)を含む。 ダイ・パッド25のエッジ86からエッジ87まで測定したダイ・パッド25 の寸法は、集積回路ダイ50の通常の収容域を越えて延びている。延長ダイ・パ ッド25は、ガイド・ピン・ホール300〜305の配置に対応する。一実施形 態では、集積回路ダイ50のエッジ84とダイ・パッド25のエッジ86との距 離ならびに集積回路ダイ50のエッジ85とダイ・パッド25のエッジ87との 距離は、10〜30ミル延びることができる。 集積回路ダイ50のエッジ84および85を越えるダイ・パッド25の延長部 分の量は、ダイ・パッド25を収容する最終プラスチック・チップ・パッケージ の全体的な寸法に依存する。また、エッジ86と87との間のダイ・パッド25 の延長部分の量は、プロセス・ステップ210のプラスチック・モールド中にリ ードフレーム20の1面と2面との間をプラスチック・モールドが流れるように 制限される。 一実施形態では、ダイ取付け機を使用してダイ・パッド22〜29に集積回路 ダイを取り付けている。このダイ取付け機は、接着層52を形成するためにダイ 取付けペーストを施し、次にダイ・パッド25上に集積回路ダイ50を配置し、 集積回路ダイ50をリードフレーム20に位置合せする。ダイ取付け機は、ダイ ・パッド25上に配置する前にシリコン・ウェハから集積回路ダイ50を取る。 一実施形態の接着層52は、180℃という高温で硬化し、集積回路ダイ50 にとって剛性サポートとなるような、エポキシ・ペーストである。 プロセス・ステップ202では、リードフレーム20の2面上の各ダイ・パッ ド22〜29に集積回路ダイを取り付ける。第5a図は、プロセス・ステップ2 02時のリードフレーム20の断面4−4における断面図を示す。プロセス・ス テップ202中、サポート・ブロック118のキャビティ120は集積回路ダイ 50に対して余裕があり、リードフレーム20はリードフレーム20の末尾の一 方の側で真空によって所定の位置に保持される。集積回路ダイ90は、接着層9 2によってダイ・パッド25の2面に付着された状態で示されている。 プロセス・ステップ204では、リードフレーム20の1面に取り付けられた 集積回路ダイをリードフレーム20の対応するリード・フィンガにワイヤ・ボン ディングする。リード・フィンガ40は、ダイ・パッド25に対応するリード・ フィンガ44を含む。リード・フィンガ42は、ダイ・パッド25に対応するリ ード・フィンガ46を含む。 第5b図は、プロセス・ステップ204時のリードフレーム20の断面4−4 における断面図を示す。1対のクランプ・ブロック110および112を使用し て、ダイ・パッド25をクランプしている。他の実施形態のクランプ・ブロック 110は、サポート・ブロック118のガイド・ピン(図示せず)を受け入れる ための1組の穴を含む。クランプ・ブロック110および112から得られるク ランプ力によって、集積回路ダイ90へのワイヤ・ボンディング中にダイ・パッ ド25の剛性が増し、振動が低減される。 さらに他の実施形態では、クランプ・ブロック110および112とともにサ ポート・ブロック118のガイド・ピン(図示せず)を使用して、ガイド・ピン 間でダイ・パッド25を引く。ダイ・パッド25を引くと、集積回路ダイ90へ のワイヤ・ボンディング中に集積回路ダイ50上に形成される信号パッドの振動 がさらに低減され、ボンディング・クレータが防止される。 さらに、接着層52は、集積回路ダイ50とあいまって、集積回路ダイ90へ のワイヤ・ボンディング・ステップ中にさらに剛性を高めることになる。 第6図は、集積回路ダイ50とリードフレーム20のリード・フィンガ44お よび46とのワイヤ・ボンディングを示す、リードフレーム20の断面6−6に おける断面図である。ワイヤ・ボンディング56は、集積回路ダイ50上の信号 パッド54とリード・フィンガ44との間に結合される。ワイヤ・ボンディング 56は、リード・フィンガ44の銀メッキ領域33によりリード・フィンガ44 に結合する。同様に、ワイヤ・ボンディング58は、銀メッキ領域35により信 号パッド35とリード・フィンガ46との間に結合される。 プロセス・ステップ204中、リード・フィンガ44を含むリード・フィンガ 40はサポート・ブロック118によって支持されている。さらに、リード・フ ィンガ46を含むリード・フィンガ42は、サポート・ブロック118によって 支持されている。また、サポート・ブロック118は、ワイヤ・ボンディング・ プロセス用の熱も供給する。ワイヤ・ボンディング・プロセス中の温度が高くな ると、ワイヤ・ボンディング・プロセス・ステップ中の振動を最小限に抑えるの に必要な力やエネルギーが減少する可能性がある。クランプ・ブロック110お よび112により、1面のワイヤ・ボンディング中の剛性が増し、振動が低減さ れる。 サポート・ブロック118の表面130と表面132との間のサポート・ブロ ック118のキャビティ120の幅は、リード・フィンガ44および46の端部 付近でワイヤ・ボンディング・サポートを形成できるように選択されている。表 面130の位置によってリード・フィンガ44の端部80付近を支持し、表面1 32の位置によってリード・フィンガ46の端部82付近を支持する。表面13 0と132との間のキャビティ120の幅は、端部80および82の付近にリー ド・フィンガ44および46へのスティッチ・ボンディングをそれぞれ形成でき るようにするためのサポートになる。 プロセス・ステップ206では、リードフレーム20の2面上の集積回路ダイ をリードフレーム20の対応するリード・フィンガにワイヤ・ボンディングする 。第7図は、集積回路ダイ90とリード・フィンガ44および46とのワイヤ・ ボンディングを示す。ワイヤ・ボンディング94は、リード・フィンガ44上の 銀メッキ域75により集積回路ダイ90上の信号パッド93とリード・フィンガ 44との間に結合される。同様に、ワイヤ・ボンディング96は、銀メッキ域7 6により集積回路ダイ90上の信号パッド95とリード・フィンガ46との間に 結合される。 プロセス・ステップ206中、リード・フィンガ44および46はサポート・ ブロック122によって支持されている。クランプ・ブロック110および11 2により、2面のワイヤ・ボンディング中の剛性が増し、振動が低減される。サ ポート・ブロック122は、集積回路ダイ50とリード・フィンガ56および5 8とそれに対応するリード・フィンガ上のスティッチ・ボンディングの余裕を与 えるキャビティ320を形成する。サポート・ブロック122の表面100と表 面102との間のキャビティ320の幅は、銀メッキ域33および35へのステ ィッチ・ボンディングのための余裕を与える。表面100および102の位置に よって銀メッキ域75および76へのワイヤ・ボンディング94および96のス ティッチ・ボンディングを支持する。 ワイヤ・ボンディング94および96のスティッチ・ボンディングは、ワイヤ ・ボンディング56および58のスティッチ・ボンディングに比べ、リード・フ ィンガ44および46の端部80および82から離れた位置に形成されている。 表面100と102との間のキャビティ320の寸法は、ワイヤ・ボンディング 94および96のスティッチ・ボンディングの下を支持すると同時にワイヤ・ボ ンディング56および58のスティッチ・ボンディングのための余裕を与えるよ うに選択されている。 あるいは、キャビティ320から得られるサポートの寸法は、サポート・ブロ ック118の表面130と表面132の位置を調整することによって得られる。 この代替実施形態のサポート・ブロック118は、リードフレーム20のリード ・フィンガを支持し、キャビティ120の寸法を調整可能にするような、可動部 分を含む。 第8図は、集積回路ダイ50および90と、プロセス・ステップ206中にダ イ・パッド25上に形成されたそれに対応するワイヤ・ボンディングとを含む両 面集積回路アセンブリの平面図である。サポート・ブロック122によって形成 された表面100および102を含むキャビティ320の垂直表面を示す輪郭1 06とともに、ガイド・ピン・ホール300〜305とリード・フィンガ40お よび42が示されている。また、ワイヤ・ボンディング56を含む、リード・フ ィンガ40と集積回路ダイ50の間のワイヤ・ボンディングと、ワイヤ・ボンデ ィング96を含む、リードフィンガ42と集積回路ダイ90の間のワイヤ・ボン ディングも示されている。 プロセス・ステップ210では、射出成形プレスによってプラスチック・モー ルドを形成し、単一プラスチック成形パッケージ内に集積回路ダイ50および9 0を封入する。第9図は、プロセス・ステップ210中に射出成形プレス内に位 置決めされたリードフレーム20上の集積回路ダイ・アセンブリの断面図である 。射出成形プレスは、上部モールド100と下部モールド102とを含む。上部 モールド100および下部モールド102により、リードフレーム20上の各集 積回路ダイ・アセンブリ用のモールド・キャビティが形成される。たとえば、上 部モールド100および下部モールド102により、ダイ・パッド25上に形成 された集積回路ダイ50および90を含む集積回路ダイ・アセンブリ用のモール ド・キャビティ60が得られる。 プラスチック・モールド注入器(図示せず)で各モールド・キャビティにプラ スチックを注入して、リードフレーム20上の各集積回路ダイ・アセンブリの周 りにプラスチック・モールドを形成する。ガイド・ピン・ホール300〜305 を含むダイ・パッド22〜29の穴によって、ダイ・パッド25上の集積回路ダ イ・アセンブリ周辺のプラスチック・モールドの流れが改善される。このプラス チック射出成形ステップに続いて必要な成形化合物の硬化が行われる。 プロセス・ステップ212では、鉛/すず化合物を使ってリードフレーム20 のリード・フィンガに電気メッキを施す。プロセス・ステップ214では、リー ドフレーム20上の各集積回路ダイ・アセンブリのリード・フィンガを最終形状 に形成する。第10図は、両面プラスチック・チップ・パッケージ130の断面 図である。両面プラスチック・チップ・パッケージ130は、ダイ・パッド25 の両面に取り付けられ、プラスチック・モールド66で封入された集積回路ダイ 50および90を含む。 第11図は、他の実施形態としてダイ・パッド22〜29のそれぞれに両面プ ラスチック・チップ・パッケージを形成するためにリードフレーム20に適用さ れる一連のプロセス・ステップ230〜242を示す。プロセス・ステップ23 0では、各ダイ・パッド22〜29の1面に集積回路ダイを取り付ける。プロセ ス・ステップ232では、リードフレーム20の1面に取り付けられた集積回路 ダイをリードフレーム20の対応するリード・フィンガにワイヤ・ボンディング する。リードフレーム20は、プロセス・ステップ200〜204に関して前述 したように、プロセス・ステップ230および232の間、余裕を設けたキャビ ティを有するサポート・ブロックによって支持してもよい。 あるいは、プロセス・ステップ230および232は、リードフレーム20を 支持するために平らなサポート・ブロックを使用して実行してもよい。第12図 は、プロセス・ステップ230および232で平らなサポート・ブロック350 上に取り付けられたリードフレーム20を示す、ダイ・パッド25の断面Aにお けるリードフレーム20の断面図である。集積回路ダイ50は、接着層52によ ってダイ・パッド25の1面に取り付けられた状態で示されている。 ワイヤ・ボンディング56は、リード・フィンガ44の銀メッキ域33により 集積回路ダイ50上の信号パッド54とリード・フィンガ44との間に結合され る。ワイヤ・ボンディング58は、銀メッキ域35により信号パッド55とリー ド・フィンガ46との間に結合される。平らなサポート・ブロック350により 、端部80および82付近のリード・フィンガ44および46へのスティッチ・ ボンディングを形成することができる。 プロセス・ステップ234では、リードフレーム20の2面上の各ダイ22〜 29に集積回路ダイを取り付ける。プロセス・ステップ234中、リードフレー ム20はサポート・ブロック118上に取り付けられ、キャビティ120はプロ セス・ステップ202に関して前述したように集積回路ダイ50用の余裕を有す る。 プロセス・ステップ236では、リードフレーム20の2面上の集積回路ダイ をリードフレーム20の対応するリード・フィンガにワイヤ・ボンディングする 。プロセス・ステップ236中、リード・フィンガ44および46はサポート・ ブロック122に支持され、このブロックは、プロセス・ステップ206に関し て前述したように、集積回路ダイ50とリード・フィンガ56および58とそれ に対応するスティッチ・ボンディングとを収容するためのキャビティ320を備 えている。 プロセス・ステップ238では、プロセス・ステップ210に関して前述した ように、単一プラスチック成形パッケージに集積回路ダイ50および90を封入 するために、射出成形プレスを使ってプラスチック・モールドを形成する。プロ セス・ステップ240では、鉛/すず化合物を使ってリードフレーム20のリー ド・フィンガに電気メッキを施す。プロセス・ステップ242では、リードフレ ーム20上の各集積回路ダイ・アセンブリのリード・フィンガを最終形状に形成 する。 上記の明細書では、その具体的な実施形態に関して本発明を説明してきた。し かし、請求の範囲に記載した本発明のより広範囲の精神および範囲から逸脱せず に、本発明の様々な修正および変更が可能であることは明らかになるだろう。し たがって、明細書および添付図面は、限定ではなく例示的なものと見なすべきで ある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,MW,SD,SZ,UG), AM,AT,AT,AU,BB,BG,BR,BY,C A,CH,CN,CZ,CZ,DE,DE,DK,DK ,EE,ES,FI,FI,GB,GE,HU,IS, JP,KE,KG,KP,KR,KZ,LK,LR,L T,LU,LV,MD,MG,MN,MW,MX,NO ,NZ,PL,PT,RO,RU,SD,SE,SG, SI,SK,SK,TJ,TM,TT,UA,UG,U Z,VN (72)発明者 フォーリンガー,リチャード アメリカ合衆国 95628 カリフォルニア 州・フェア オークス・ワィンディング ウッズ ウェイ・4249 (72)発明者 ウェントリング,マイケル アメリカ合衆国 98563 カリフォルニア 州・カメロン パーク・ゲートウェイ ド ライブ・3128 (72)発明者 高築 良 茨城県守谷町守谷甲594−11−102 (72)発明者 川島 茂雄 福岡県北九州市八幡西区永王丸西町2−4 −22 (72)発明者 辻本 圭一 福岡県北九州市八幡西区大平1−8−2 (72)発明者 佐藤 信明 福岡県北九州市八幡東区清田1−1−6

Claims (1)

  1. 【特許請求の範囲】 1.両面チップ・パッケージを作成する方法において、 少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード・ フィンガとを有し、かつ第1の面と第2の面とを有するリードフレームを形成す るステップと、 ダイ・パッドの第1の面に1面用集積回路ダイを配置するステップと、 1面用集積回路ダイを受け入れるキャビティを有するサポート・ブロックでリ ードフレームを支持しながら、ダイ・パッドの第2の面に2面用集積回路ダイを 配置するステップと、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持するキャビ ティを有するサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするス テップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、対応するリード・フィンガの第2の面 に2面用集積回路ダイをワイヤ・ボンディングするステップと を含むことを特徴とする方法。 2.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード ・フィンガとを有するリードフレームを形成する前記ステップが、ダイ・パッド が1面用および2面用集積回路ダイ用のダイ取付け域上の周辺に配置された1組 の延長域を含むダイ・パッドとそのダイ・パッドに対応する1組のリード・フィ ンガを有するリードフレームを形成するステップを含むことを特徴とする請求項 1に記載の方法。 3.2面用集積回路ダイを受け入れ各リード・フィンガの端部を支持するキャビ ティを有するサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持し、真空力 でリードフレームを保持する、キャビティを有するサポート・ブロックを用意す るステップと、 2面用集積回路ダイを受け入れるキャビティを有するサポート・ブロック上に リードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項2に記載の方法。 4.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレ ームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減する ためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項3に記 載の方法。 5.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リ ードフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用 の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2の 面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えるとともに、各リード・フィンガを支持する、キャビティを有するサ ポート・ブロックを用意ステップと、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れるキャ ビティを有するサポート・ブロック上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項2に記載の方法。 6.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレ ームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減する ためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項5に記 載の方法。 7.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード ・フィンガとを有するリードフレームを形成する前記ステップが、1面用および 2面用集積回路ダイ用のダイ取付け域上のダイ・パッドの両面の周辺域にガイド ・ピン・ホールが配置されるようにダイ・パッド内に1組のガイド・ピン・ホー ルを形成するステップをさらに含むことを特徴とする請求項1に記載の方法。 8.2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持するキャ ビティを有するサポート・ブロックでリードフレームを支持しながら、対応する リード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする 前記ステップが、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持し、ダイ・ パッドの各ガイド・ピン・ホールに対応するガイド・ピンを含む、キャビティを 有するサポート・ブロックを用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、2面用集積回路ダ イを受け入れるキャビティを有するサポート・ブロック上にリードフレームを配 置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項7に記載の方法。 9.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブ ロックでサポート・ブロック上にリードフレームをクランプする前記ステップが 、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パッ ドを引くステップをさらに含むことを特徴とする請求項8に記載の方法。 10.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持し、ダイ・パッドの各ガイド・ピン・ホ ールに対応するガイド・ピンを含む、キャビティを有するサポート・ブロックを 用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、2面用集積回路ダ イとそれに対応するワイヤ・ボンディングを受け入れるキャビティを有するサポ ート・ブロック上にリードフレームを配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項7に記載の方法。 11.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項10に記載の方法。 12.両面チップ・パッケージを作成する方法において、 少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード・ フィンガとを有し、かつ第1の面と第2の面とを有するリードフレームを形成す るステップと、 ダイ・パッドの第1の面に1面用集積回路ダイを配置するステップと、 第1のサポート・ブロックでリードフレームを支持しながら、対応するリード ・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするステッ プと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、ダイ・パッドの第2の面に2面用集積 回路ダイを配置するステップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、対応するリード・フィンガの第2の面 に2面用集積回路ダイをワイヤ・ボンディングするステップと を含むことを特徴とする方法。 13.ダイ・パッドの第1の面に1面用集積回路ダイを配置する前記ステップが 、第1のサポート・ブロックでリードフレームを支持するステップを含むことを 特徴とする請求項12に記載の方法。 14.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、キャビティを有し、リード・フィンガを支持するサポート・ブロ ックでリードフレームを支持しながら、対応するリード・フィンガの第1の面に 1面用集積回路ダイをワイヤ・ボンディングするステップを含むことを特徴とす る請求項12に記載の方法。 15.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、ダイ・パッドとそれに対応するリード・フィンガを支持する平ら なサポート・ブロックでリードフレームを支持しながら、対応するリード・フィ ンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするステップを含 むことを特徴とする請求項12に記載の方法。 16.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリー ド・フィンガとを有するリードフレームを形成する前記ステップが、ダイ・パッ ドが1面用および2面用集積回路ダイ用のダイ取付け域上の周辺に配置された1 組の延長域を含むダイ・パッドとそのダイ・パッドに対応するリード・フィンガ を有するリードフレームを形成するステップを含むことを特徴とする請求項12 に記載の方法。 17.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 各リード・フィンガの端部を支持するキャビティを有する第1のサポート・ブ ロックを用意するステップと、 各リード・フィンガの端部を支持するキャビティを有するサポート・ブロック 上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項16に記載の方法。 18.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフ レームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減す るためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項17 に記載の方法。 19.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックを設けるステップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れるキャ ビティを有するサポート・ブロック上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンディ ングするステップとを含むことを特徴とする請求項16に記載の方法。 20.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフ レームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減す るためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項19 に記載の方法。 21.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリー ド・フィンガとを有するリードフレームを形成する前記ステップが、1面用およ び2面用集積回路ダイ用のダイ取付け域上のダイ・パッドの両面の周辺域にガイ ド・ピン・ホールが配置されるようにダイ・パッド内に1組のガイド・ピン・ホ ールを形成するステップをさらに含むことを特徴とする請求項12に記載の方法 。 22.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 各リード・フィンガの端部を支持し、ダイ・パッドの各ガイド・ピン・ホール に対応するガイド・ピンを含むキャビティを有する第1のサポート・ブロックを 用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、各リード・フィン ガの端部を支持するキャビティを有するサポート・ブロック上にリードフレーム を配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項21に記載の方法。 23.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項22に記載の方法。 24.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持し、ダイ・パッドの各ガイド・ピン・ホ ールに対応するガイド・ピンを含む、キャビティを有するサポート・ブロックを 設けるステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、1面用集積回路ダ イとそれに対応するワイヤ・ボンディングを受け入れるキャビティを有するサポ ート・ブロック上にリードフレームを配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項21に記載の方法。 25.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項24に記載の方法。 26.ダイ・パッドとそのダイ・パッドに対応する1組のリード・フィンガであ って、ダイ・パッドが第1の面と第2の面とを有する、ダイ・パッドと1組のリ ード・フィンガと、 ダイ・パッドの第1の面に配置された1面用集積回路ダイと、 ダイ・パッドの第2の面に配置された2面用集積回路ダイと、 1面用集積回路ダイと対応するリード・フィンガの第1の面との間の少なくと も1つのワイヤ・ボンディングと、 2面用集積回路ダイと対応するリード・フィンガの第2の面との間にあり、1 面用集積回路ダイと対応するリード・フィンガの第1の面との間のワイヤ・ボン ディングに対して各リード・フィンガの端部からずらして配置されている、少な くとも1つのワイヤ・ボンディングとを含むことを特徴とする両面チップ・パッ ケージ。 27.前記ダイ・パッドが、1面用および2面用集積回路ダイ用のダイ取付け域 上の周辺に配置された1組の延長域を含むことを特徴とする請求項26に記載の 両面チップ・パッケージ。 28.前記延長域が、1面用および2面用集積回路ダイ用のダイ取付け域上のダ イ・パッドの両面の周辺域にガイド・ピン・ホールが配置されるように1組のピ ン・ホールを含むことを特徴とする請求項27に記載の両面チップ・パッケージ 。
JP8503309A 1994-06-28 1995-06-21 オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 Pending JPH10506226A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/267,878 1994-06-28
US08/267,878 US5527740A (en) 1994-06-28 1994-06-28 Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
PCT/US1995/007893 WO1996000980A1 (en) 1994-06-28 1995-06-21 Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities

Publications (1)

Publication Number Publication Date
JPH10506226A true JPH10506226A (ja) 1998-06-16

Family

ID=23020514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8503309A Pending JPH10506226A (ja) 1994-06-28 1995-06-21 オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造

Country Status (8)

Country Link
US (2) US5527740A (ja)
EP (1) EP0774162B1 (ja)
JP (1) JPH10506226A (ja)
KR (1) KR100255550B1 (ja)
CN (1) CN1104045C (ja)
AU (1) AU2869895A (ja)
MX (1) MX9606556A (ja)
WO (1) WO1996000980A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337521B1 (en) 1999-09-22 2002-01-08 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
TW281795B (ja) 1994-11-30 1996-07-21 Sharp Kk
US5867721A (en) * 1995-02-07 1999-02-02 Intel Corporation Selecting an integrated circuit from different integrated circuit array configurations
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US5801072A (en) * 1996-03-14 1998-09-01 Lsi Logic Corporation Method of packaging integrated circuits
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
TW338180B (en) * 1996-03-29 1998-08-11 Mitsubishi Electric Corp Semiconductor and its manufacturing method
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JP3034814B2 (ja) 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US5990549A (en) * 1998-02-06 1999-11-23 Intel Corporation Thermal bus bar design for an electronic cartridge
US6121674A (en) 1998-02-23 2000-09-19 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
DE19816066A1 (de) * 1998-04-09 1999-10-14 Philips Patentverwaltung Folie als Träger von integrierten Schaltungen
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6077724A (en) * 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
US6313527B1 (en) * 1998-12-10 2001-11-06 United Microelectronics Corp. Dual-dies packaging structure and packaging method
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6677665B2 (en) 1999-01-18 2004-01-13 Siliconware Precision Industries Co., Ltd. Dual-die integrated circuit package
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
US6344687B1 (en) * 1999-12-22 2002-02-05 Chih-Kung Huang Dual-chip packaging
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
US6739884B2 (en) 2001-05-23 2004-05-25 Samtec, Inc. Electrical connector having a ground plane with independently configurable contacts
US7165994B2 (en) * 2001-05-23 2007-01-23 Samtec, Inc. Electrical connector having a ground plane with independently configurable contacts
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
TW499743B (en) 2001-09-13 2002-08-21 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package having a die carrier with leads extended downwardly
US6542393B1 (en) 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
KR100442698B1 (ko) * 2002-06-19 2004-08-02 삼성전자주식회사 촬상용 반도체 장치 및 그 제조방법
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6821817B1 (en) 2002-09-03 2004-11-23 Asat Ltd. Premolded cavity IC package
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
KR100536898B1 (ko) * 2003-09-04 2005-12-16 삼성전자주식회사 반도체 소자의 와이어 본딩 방법
JP4014579B2 (ja) * 2004-04-01 2007-11-28 沖電気工業株式会社 ワイヤボンディング装置及びワイヤボンディング方法
US6933223B1 (en) 2004-04-15 2005-08-23 National Semiconductor Corporation Ultra-low loop wire bonding
TWM260864U (en) * 2004-07-23 2005-04-01 Fen Te Co Ltd Transistor for stable chip mounting
TWI256091B (en) * 2004-08-02 2006-06-01 Siliconware Precision Industries Co Ltd A semiconductor package having stacked chip package and a method
TWM264652U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Structure of image sensor package
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
US8519517B2 (en) 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
US7816182B2 (en) * 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TWI326914B (en) * 2007-03-13 2010-07-01 Siliconware Precision Industries Co Ltd Multi-chip stack structure and fabrication method thereof
CN101276762B (zh) * 2007-03-26 2010-07-21 矽品精密工业股份有限公司 多芯片堆叠结构及其制法
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
US8264074B2 (en) 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
TWI448231B (zh) * 2010-12-13 2014-08-01 Quanta Comp Inc 機殼上製備導電凸肋的方法、具導電凸肋之機殼及電子裝置之組裝方法
US8759956B2 (en) 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9076783B2 (en) * 2013-03-22 2015-07-07 Freescale Semiconductor, Inc. Methods and systems for selectively forming metal layers on lead frames after die attachment
US20150179477A1 (en) * 2013-12-23 2015-06-25 Stmicroelectronics, Inc. Packaged ic devices and associated ic device packaging methods
CN109545717B (zh) * 2018-11-26 2023-09-15 金瑞泓科技(衢州)有限公司 一种硅片贴片机
CN117038623B (zh) * 2023-08-18 2024-08-02 上海纳矽微电子有限公司 用于将芯片打线至框架的载具组件和芯片打线方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533896A (en) * 1967-03-27 1970-10-13 Du Pont Anchoring device of thermoplastic resin
NL7609815A (nl) * 1976-09-03 1978-03-07 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS58130553A (ja) * 1982-01-29 1983-08-04 Toshiba Corp 半導体装置
JPS58155749A (ja) * 1982-03-12 1983-09-16 Victor Co Of Japan Ltd 集積回路素子
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
JPS61189656A (ja) * 1985-02-19 1986-08-23 Hitachi Ltd 樹脂封止型半導体装置
JPS6292456A (ja) * 1985-10-18 1987-04-27 Mitsubishi Electric Corp 集積回路装置
JPS62109333A (ja) * 1985-11-04 1987-05-20 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体パツケ−ジ
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
JPS62131555A (ja) * 1985-12-03 1987-06-13 Mitsubishi Electric Corp 半導体集積回路装置
JPS6418246A (en) * 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
IT1214254B (it) * 1987-09-23 1990-01-10 Sgs Microelettonica S P A Dispositivo a semiconduttore in contenitore plastico o ceramico con "chips" fissati su entrambi i lati dell'isola centrale del "frame".
JPH01272144A (ja) * 1988-04-25 1989-10-31 Hitachi Ltd 半導体装置とその組立方法
DE3826736A1 (de) * 1988-08-05 1990-02-08 Siemens Ag Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
EP0408779B1 (en) * 1989-07-18 1993-03-17 International Business Machines Corporation High density semiconductor memory module
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH03277927A (ja) * 1990-03-28 1991-12-09 Iwasaki Electric Co Ltd 光―周波数変換装置
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH0575016A (ja) * 1991-09-11 1993-03-26 Seiko Epson Corp 半導体装置
JPH05121462A (ja) * 1991-10-24 1993-05-18 Mitsui High Tec Inc 半導体装置の製造方法
JPH05136323A (ja) * 1991-11-13 1993-06-01 Nec Corp 集積回路装置
JP3029736B2 (ja) * 1992-06-11 2000-04-04 株式会社日立製作所 混成集積回路装置の製造方法
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337521B1 (en) 1999-09-22 2002-01-08 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6576498B2 (en) 1999-09-22 2003-06-10 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ

Also Published As

Publication number Publication date
CN1162366A (zh) 1997-10-15
AU2869895A (en) 1996-01-25
EP0774162A1 (en) 1997-05-21
CN1104045C (zh) 2003-03-26
US5545922A (en) 1996-08-13
WO1996000980A1 (en) 1996-01-11
EP0774162A4 (en) 1997-07-30
MX9606556A (es) 1997-03-29
KR100255550B1 (ko) 2000-05-01
EP0774162B1 (en) 2006-11-02
US5527740A (en) 1996-06-18

Similar Documents

Publication Publication Date Title
JPH10506226A (ja) オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造
US6459148B1 (en) QFN semiconductor package
JP3461720B2 (ja) 樹脂封止型半導体装置
US6723585B1 (en) Leadless package
US6878570B2 (en) Thin stacked package and manufacturing method thereof
EP1032037B1 (en) Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
JPH07321139A (ja) 半導体装置およびその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
US6677665B2 (en) Dual-die integrated circuit package
JPH10275880A (ja) チップサイズパッケージ半導体
JPH0730046A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
US6777266B2 (en) Dual-chip integrated circuit package and method of manufacturing the same
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
US6309914B1 (en) Method for making a semiconductor package
JP3497775B2 (ja) 半導体装置
US20010042912A1 (en) Dual-die integrated circuit package
US5990544A (en) Lead frame and a semiconductor device having the same
JPH05102216A (ja) 半導体装置
JPH05144865A (ja) 半導体装置の製造方法と製造装置
TWI294680B (ja)
KR200224097Y1 (ko) 몰딩용 다이
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
CN1126161C (zh) 半导体晶片的封装方法及其成品
JPH03222441A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124