JPH10506226A - オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 - Google Patents
オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造Info
- Publication number
- JPH10506226A JPH10506226A JP8503309A JP50330996A JPH10506226A JP H10506226 A JPH10506226 A JP H10506226A JP 8503309 A JP8503309 A JP 8503309A JP 50330996 A JP50330996 A JP 50330996A JP H10506226 A JPH10506226 A JP H10506226A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- die
- lead
- circuit die
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.両面チップ・パッケージを作成する方法において、 少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード・ フィンガとを有し、かつ第1の面と第2の面とを有するリードフレームを形成す るステップと、 ダイ・パッドの第1の面に1面用集積回路ダイを配置するステップと、 1面用集積回路ダイを受け入れるキャビティを有するサポート・ブロックでリ ードフレームを支持しながら、ダイ・パッドの第2の面に2面用集積回路ダイを 配置するステップと、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持するキャビ ティを有するサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするス テップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、対応するリード・フィンガの第2の面 に2面用集積回路ダイをワイヤ・ボンディングするステップと を含むことを特徴とする方法。 2.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード ・フィンガとを有するリードフレームを形成する前記ステップが、ダイ・パッド が1面用および2面用集積回路ダイ用のダイ取付け域上の周辺に配置された1組 の延長域を含むダイ・パッドとそのダイ・パッドに対応する1組のリード・フィ ンガを有するリードフレームを形成するステップを含むことを特徴とする請求項 1に記載の方法。 3.2面用集積回路ダイを受け入れ各リード・フィンガの端部を支持するキャビ ティを有するサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持し、真空力 でリードフレームを保持する、キャビティを有するサポート・ブロックを用意す るステップと、 2面用集積回路ダイを受け入れるキャビティを有するサポート・ブロック上に リードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項2に記載の方法。 4.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレ ームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減する ためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項3に記 載の方法。 5.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リ ードフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用 の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2の 面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えるとともに、各リード・フィンガを支持する、キャビティを有するサ ポート・ブロックを用意ステップと、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れるキャ ビティを有するサポート・ブロック上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項2に記載の方法。 6.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレ ームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減する ためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項5に記 載の方法。 7.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード ・フィンガとを有するリードフレームを形成する前記ステップが、1面用および 2面用集積回路ダイ用のダイ取付け域上のダイ・パッドの両面の周辺域にガイド ・ピン・ホールが配置されるようにダイ・パッド内に1組のガイド・ピン・ホー ルを形成するステップをさらに含むことを特徴とする請求項1に記載の方法。 8.2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持するキャ ビティを有するサポート・ブロックでリードフレームを支持しながら、対応する リード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする 前記ステップが、 2面用集積回路ダイを受け入れ、各リード・フィンガの端部を支持し、ダイ・ パッドの各ガイド・ピン・ホールに対応するガイド・ピンを含む、キャビティを 有するサポート・ブロックを用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、2面用集積回路ダ イを受け入れるキャビティを有するサポート・ブロック上にリードフレームを配 置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項7に記載の方法。 9.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブ ロックでサポート・ブロック上にリードフレームをクランプする前記ステップが 、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パッ ドを引くステップをさらに含むことを特徴とする請求項8に記載の方法。 10.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持し、ダイ・パッドの各ガイド・ピン・ホ ールに対応するガイド・ピンを含む、キャビティを有するサポート・ブロックを 用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、2面用集積回路ダ イとそれに対応するワイヤ・ボンディングを受け入れるキャビティを有するサポ ート・ブロック上にリードフレームを配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項7に記載の方法。 11.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項10に記載の方法。 12.両面チップ・パッケージを作成する方法において、 少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリード・ フィンガとを有し、かつ第1の面と第2の面とを有するリードフレームを形成す るステップと、 ダイ・パッドの第1の面に1面用集積回路ダイを配置するステップと、 第1のサポート・ブロックでリードフレームを支持しながら、対応するリード ・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするステッ プと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、ダイ・パッドの第2の面に2面用集積 回路ダイを配置するステップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックでリードフレームを支持しながら、対応するリード・フィンガの第2の面 に2面用集積回路ダイをワイヤ・ボンディングするステップと を含むことを特徴とする方法。 13.ダイ・パッドの第1の面に1面用集積回路ダイを配置する前記ステップが 、第1のサポート・ブロックでリードフレームを支持するステップを含むことを 特徴とする請求項12に記載の方法。 14.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、キャビティを有し、リード・フィンガを支持するサポート・ブロ ックでリードフレームを支持しながら、対応するリード・フィンガの第1の面に 1面用集積回路ダイをワイヤ・ボンディングするステップを含むことを特徴とす る請求項12に記載の方法。 15.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、ダイ・パッドとそれに対応するリード・フィンガを支持する平ら なサポート・ブロックでリードフレームを支持しながら、対応するリード・フィ ンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングするステップを含 むことを特徴とする請求項12に記載の方法。 16.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリー ド・フィンガとを有するリードフレームを形成する前記ステップが、ダイ・パッ ドが1面用および2面用集積回路ダイ用のダイ取付け域上の周辺に配置された1 組の延長域を含むダイ・パッドとそのダイ・パッドに対応するリード・フィンガ を有するリードフレームを形成するステップを含むことを特徴とする請求項12 に記載の方法。 17.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 各リード・フィンガの端部を支持するキャビティを有する第1のサポート・ブ ロックを用意するステップと、 各リード・フィンガの端部を支持するキャビティを有するサポート・ブロック 上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項16に記載の方法。 18.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフ レームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減す るためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項17 に記載の方法。 19.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 2面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上に各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート・ブ ロックを設けるステップと、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れるキャ ビティを有するサポート・ブロック上にリードフレームを配置するステップと、 少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフレー ムをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンディ ングするステップとを含むことを特徴とする請求項16に記載の方法。 20.少なくとも1つのクランプ・ブロックでサポート・ブロック上にリードフ レームをクランプする前記ステップが、ワイヤ・ボンディング中の振動を低減す るためにダイ・パッドを引くステップをさらに含むことを特徴とする請求項19 に記載の方法。 21.少なくとも1つのダイ・パッドとそのダイ・パッドに対応する1組のリー ド・フィンガとを有するリードフレームを形成する前記ステップが、1面用およ び2面用集積回路ダイ用のダイ取付け域上のダイ・パッドの両面の周辺域にガイ ド・ピン・ホールが配置されるようにダイ・パッド内に1組のガイド・ピン・ホ ールを形成するステップをさらに含むことを特徴とする請求項12に記載の方法 。 22.第1のサポート・ブロックでリードフレームを支持しながら、対応するリ ード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンディングする前 記ステップが、 各リード・フィンガの端部を支持し、ダイ・パッドの各ガイド・ピン・ホール に対応するガイド・ピンを含むキャビティを有する第1のサポート・ブロックを 用意するステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、各リード・フィン ガの端部を支持するキャビティを有するサポート・ブロック上にリードフレーム を配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第1の面に1面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項21に記載の方法。 23.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項22に記載の方法。 24.1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、 リードフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング 用の余裕を与えて各リード・フィンガを支持する、キャビティを有するサポート ・ブロックでリードフレームを支持しながら、対応するリード・フィンガの第2 の面に2面用集積回路ダイをワイヤ・ボンディングする前記ステップが、 1面用集積回路ダイとそれに対応するワイヤ・ボンディングを受け入れ、リー ドフレームの1面上の各ワイヤ・ボンディングのスティッチ・ボンディング用の 余裕を与えて各リード・フィンガを支持し、ダイ・パッドの各ガイド・ピン・ホ ールに対応するガイド・ピンを含む、キャビティを有するサポート・ブロックを 設けるステップと、 ガイド・ピン・ホールがガイド・ピンを受け入れるように、1面用集積回路ダ イとそれに対応するワイヤ・ボンディングを受け入れるキャビティを有するサポ ート・ブロック上にリードフレームを配置するステップと、 ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ブロ ックでサポート・ブロック上にリードフレームをクランプするステップと、 対応するリード・フィンガの第2の面に2面用集積回路ダイをワイヤ・ボンデ ィングするステップとを含むことを特徴とする請求項21に記載の方法。 25.ガイド・ピンを受け入れるための穴を有する少なくとも1つのクランプ・ ブロックでサポート・ブロック上にリードフレームをクランプする前記ステップ が、ワイヤ・ボンディング中の振動を低減するためにガイド・ピン間でダイ・パ ッドを引くステップをさらに含むことを特徴とする請求項24に記載の方法。 26.ダイ・パッドとそのダイ・パッドに対応する1組のリード・フィンガであ って、ダイ・パッドが第1の面と第2の面とを有する、ダイ・パッドと1組のリ ード・フィンガと、 ダイ・パッドの第1の面に配置された1面用集積回路ダイと、 ダイ・パッドの第2の面に配置された2面用集積回路ダイと、 1面用集積回路ダイと対応するリード・フィンガの第1の面との間の少なくと も1つのワイヤ・ボンディングと、 2面用集積回路ダイと対応するリード・フィンガの第2の面との間にあり、1 面用集積回路ダイと対応するリード・フィンガの第1の面との間のワイヤ・ボン ディングに対して各リード・フィンガの端部からずらして配置されている、少な くとも1つのワイヤ・ボンディングとを含むことを特徴とする両面チップ・パッ ケージ。 27.前記ダイ・パッドが、1面用および2面用集積回路ダイ用のダイ取付け域 上の周辺に配置された1組の延長域を含むことを特徴とする請求項26に記載の 両面チップ・パッケージ。 28.前記延長域が、1面用および2面用集積回路ダイ用のダイ取付け域上のダ イ・パッドの両面の周辺域にガイド・ピン・ホールが配置されるように1組のピ ン・ホールを含むことを特徴とする請求項27に記載の両面チップ・パッケージ 。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/267,878 | 1994-06-28 | ||
| US08/267,878 US5527740A (en) | 1994-06-28 | 1994-06-28 | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
| PCT/US1995/007893 WO1996000980A1 (en) | 1994-06-28 | 1995-06-21 | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10506226A true JPH10506226A (ja) | 1998-06-16 |
Family
ID=23020514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8503309A Pending JPH10506226A (ja) | 1994-06-28 | 1995-06-21 | オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US5527740A (ja) |
| EP (1) | EP0774162B1 (ja) |
| JP (1) | JPH10506226A (ja) |
| KR (1) | KR100255550B1 (ja) |
| CN (1) | CN1104045C (ja) |
| AU (1) | AU2869895A (ja) |
| MX (1) | MX9606556A (ja) |
| WO (1) | WO1996000980A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337521B1 (en) | 1999-09-22 | 2002-01-08 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
| JP2020017692A (ja) * | 2018-07-27 | 2020-01-30 | Tdk株式会社 | 電子部品パッケージ |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0137826B1 (ko) * | 1994-11-15 | 1998-04-28 | 문정환 | 반도체 디바이스 패키지 방법 및 디바이스 패키지 |
| TW281795B (ja) | 1994-11-30 | 1996-07-21 | Sharp Kk | |
| US5867721A (en) * | 1995-02-07 | 1999-02-02 | Intel Corporation | Selecting an integrated circuit from different integrated circuit array configurations |
| US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
| US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
| US5696031A (en) * | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
| KR100192180B1 (ko) * | 1996-03-06 | 1999-06-15 | 김영환 | 멀티-레이어 버텀 리드 패키지 |
| US5801072A (en) * | 1996-03-14 | 1998-09-01 | Lsi Logic Corporation | Method of packaging integrated circuits |
| JP3170199B2 (ja) * | 1996-03-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法及び基板フレーム |
| TW338180B (en) * | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
| JP3266815B2 (ja) * | 1996-11-26 | 2002-03-18 | シャープ株式会社 | 半導体集積回路装置の製造方法 |
| US5814881A (en) * | 1996-12-20 | 1998-09-29 | Lsi Logic Corporation | Stacked integrated chip package and method of making same |
| KR100226737B1 (ko) * | 1996-12-27 | 1999-10-15 | 구본준 | 반도체소자 적층형 반도체 패키지 |
| JP3034814B2 (ja) | 1997-02-27 | 2000-04-17 | 沖電気工業株式会社 | リードフレーム構造及び半導体装置の製造方法 |
| JP3359846B2 (ja) * | 1997-07-18 | 2002-12-24 | シャープ株式会社 | 半導体装置 |
| US6472252B2 (en) * | 1997-07-23 | 2002-10-29 | Micron Technology, Inc. | Methods for ball grid array (BGA) encapsulation mold |
| US5923959A (en) * | 1997-07-23 | 1999-07-13 | Micron Technology, Inc. | Ball grid array (BGA) encapsulation mold |
| JP3482850B2 (ja) * | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US5990549A (en) * | 1998-02-06 | 1999-11-23 | Intel Corporation | Thermal bus bar design for an electronic cartridge |
| US6121674A (en) | 1998-02-23 | 2000-09-19 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
| US6147411A (en) * | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
| DE19816066A1 (de) * | 1998-04-09 | 1999-10-14 | Philips Patentverwaltung | Folie als Träger von integrierten Schaltungen |
| JP3077668B2 (ja) * | 1998-05-01 | 2000-08-14 | 日本電気株式会社 | 半導体装置、半導体装置用リードフレームおよびその製造方法 |
| TW434756B (en) | 1998-06-01 | 2001-05-16 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6077724A (en) * | 1998-09-05 | 2000-06-20 | First International Computer Inc. | Multi-chips semiconductor package and fabrication method |
| US6313527B1 (en) * | 1998-12-10 | 2001-11-06 | United Microelectronics Corp. | Dual-dies packaging structure and packaging method |
| US6977214B2 (en) * | 1998-12-11 | 2005-12-20 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
| US6677665B2 (en) | 1999-01-18 | 2004-01-13 | Siliconware Precision Industries Co., Ltd. | Dual-die integrated circuit package |
| US6291881B1 (en) * | 1999-03-04 | 2001-09-18 | United Microelectronics Corp. | Dual silicon chip package |
| JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
| JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
| USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
| US6890798B2 (en) | 1999-06-08 | 2005-05-10 | Intel Corporation | Stacked chip packaging |
| US6355980B1 (en) * | 1999-07-15 | 2002-03-12 | Nanoamp Solutions Inc. | Dual die memory |
| JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
| US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
| US6344687B1 (en) * | 1999-12-22 | 2002-02-05 | Chih-Kung Huang | Dual-chip packaging |
| US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
| US6858922B2 (en) * | 2001-01-19 | 2005-02-22 | International Rectifier Corporation | Back-to-back connected power semiconductor device package |
| US6744121B2 (en) * | 2001-04-19 | 2004-06-01 | Walton Advanced Electronics Ltd | Multi-chip package |
| US6739884B2 (en) | 2001-05-23 | 2004-05-25 | Samtec, Inc. | Electrical connector having a ground plane with independently configurable contacts |
| US7165994B2 (en) * | 2001-05-23 | 2007-01-23 | Samtec, Inc. | Electrical connector having a ground plane with independently configurable contacts |
| KR100415281B1 (ko) * | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
| US6603916B1 (en) | 2001-07-26 | 2003-08-05 | Lightwave Microsystems Corporation | Lightwave circuit assembly having low deformation balanced sandwich substrate |
| TW499743B (en) | 2001-09-13 | 2002-08-21 | Siliconware Precision Industries Co Ltd | Multi-chip semiconductor package having a die carrier with leads extended downwardly |
| US6542393B1 (en) | 2002-04-24 | 2003-04-01 | Ma Laboratories, Inc. | Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between |
| KR100442698B1 (ko) * | 2002-06-19 | 2004-08-02 | 삼성전자주식회사 | 촬상용 반도체 장치 및 그 제조방법 |
| US6700206B2 (en) * | 2002-08-02 | 2004-03-02 | Micron Technology, Inc. | Stacked semiconductor package and method producing same |
| US7732914B1 (en) | 2002-09-03 | 2010-06-08 | Mclellan Neil | Cavity-type integrated circuit package |
| US6821817B1 (en) | 2002-09-03 | 2004-11-23 | Asat Ltd. | Premolded cavity IC package |
| US20040219342A1 (en) * | 2003-01-07 | 2004-11-04 | Boggs David W. | Electronic substrate with direct inner layer component interconnection |
| US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
| US20040178514A1 (en) * | 2003-03-12 | 2004-09-16 | Lee Sang-Hyeop | Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method |
| KR100536898B1 (ko) * | 2003-09-04 | 2005-12-16 | 삼성전자주식회사 | 반도체 소자의 와이어 본딩 방법 |
| JP4014579B2 (ja) * | 2004-04-01 | 2007-11-28 | 沖電気工業株式会社 | ワイヤボンディング装置及びワイヤボンディング方法 |
| US6933223B1 (en) | 2004-04-15 | 2005-08-23 | National Semiconductor Corporation | Ultra-low loop wire bonding |
| TWM260864U (en) * | 2004-07-23 | 2005-04-01 | Fen Te Co Ltd | Transistor for stable chip mounting |
| TWI256091B (en) * | 2004-08-02 | 2006-06-01 | Siliconware Precision Industries Co Ltd | A semiconductor package having stacked chip package and a method |
| TWM264652U (en) * | 2004-10-21 | 2005-05-11 | Chipmos Technologies Inc | Structure of image sensor package |
| US7731078B2 (en) * | 2004-11-13 | 2010-06-08 | Stats Chippac Ltd. | Semiconductor system with fine pitch lead fingers |
| US8519517B2 (en) | 2004-11-13 | 2013-08-27 | Stats Chippac Ltd. | Semiconductor system with fine pitch lead fingers and method of manufacturing thereof |
| US7816182B2 (en) * | 2004-11-30 | 2010-10-19 | Stmicroelectronics Asia Pacific Pte. Ltd. | Simplified multichip packaging and package design |
| US20080157307A1 (en) * | 2006-12-28 | 2008-07-03 | Semiconductor Manufacturing International (Shanghai) Corporation | Lead frame |
| US20080180921A1 (en) * | 2007-01-31 | 2008-07-31 | Cyntec Co., Ltd. | Electronic package structure |
| JP4751351B2 (ja) * | 2007-02-20 | 2011-08-17 | 株式会社東芝 | 半導体装置とそれを用いた半導体モジュール |
| US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
| TWI326914B (en) * | 2007-03-13 | 2010-07-01 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure and fabrication method thereof |
| CN101276762B (zh) * | 2007-03-26 | 2010-07-21 | 矽品精密工业股份有限公司 | 多芯片堆叠结构及其制法 |
| KR101668444B1 (ko) * | 2010-01-28 | 2016-10-21 | 삼성전자 주식회사 | 프레임 인터포저를 갖는 멀티 칩 패키지 |
| US8541886B2 (en) * | 2010-03-09 | 2013-09-24 | Stats Chippac Ltd. | Integrated circuit packaging system with via and method of manufacture thereof |
| US8264074B2 (en) | 2010-09-10 | 2012-09-11 | General Electric Company | Device for use as dual-sided sensor package |
| TWI448231B (zh) * | 2010-12-13 | 2014-08-01 | Quanta Comp Inc | 機殼上製備導電凸肋的方法、具導電凸肋之機殼及電子裝置之組裝方法 |
| US8759956B2 (en) | 2012-07-05 | 2014-06-24 | Infineon Technologies Ag | Chip package and method of manufacturing the same |
| US9824958B2 (en) * | 2013-03-05 | 2017-11-21 | Infineon Technologies Austria Ag | Chip carrier structure, chip package and method of manufacturing the same |
| US9076783B2 (en) * | 2013-03-22 | 2015-07-07 | Freescale Semiconductor, Inc. | Methods and systems for selectively forming metal layers on lead frames after die attachment |
| US20150179477A1 (en) * | 2013-12-23 | 2015-06-25 | Stmicroelectronics, Inc. | Packaged ic devices and associated ic device packaging methods |
| CN109545717B (zh) * | 2018-11-26 | 2023-09-15 | 金瑞泓科技(衢州)有限公司 | 一种硅片贴片机 |
| CN117038623B (zh) * | 2023-08-18 | 2024-08-02 | 上海纳矽微电子有限公司 | 用于将芯片打线至框架的载具组件和芯片打线方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3533896A (en) * | 1967-03-27 | 1970-10-13 | Du Pont | Anchoring device of thermoplastic resin |
| NL7609815A (nl) * | 1976-09-03 | 1978-03-07 | Philips Nv | Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze. |
| JPS58130553A (ja) * | 1982-01-29 | 1983-08-04 | Toshiba Corp | 半導体装置 |
| JPS58155749A (ja) * | 1982-03-12 | 1983-09-16 | Victor Co Of Japan Ltd | 集積回路素子 |
| FR2571544B1 (fr) * | 1984-10-05 | 1987-07-31 | Haond Michel | Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres |
| JPS61189656A (ja) * | 1985-02-19 | 1986-08-23 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPS6292456A (ja) * | 1985-10-18 | 1987-04-27 | Mitsubishi Electric Corp | 集積回路装置 |
| JPS62109333A (ja) * | 1985-11-04 | 1987-05-20 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体パツケ−ジ |
| US5082802A (en) * | 1985-11-12 | 1992-01-21 | Texas Instruments Incorporated | Method of making a memory device by packaging two integrated circuit dies in one package |
| JPS62131555A (ja) * | 1985-12-03 | 1987-06-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS6418246A (en) * | 1987-07-14 | 1989-01-23 | Shinko Electric Ind Co | Lead frame for semiconductor device |
| DE3731312C2 (de) * | 1987-09-17 | 1997-02-13 | Siemens Ag | Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden |
| IT1214254B (it) * | 1987-09-23 | 1990-01-10 | Sgs Microelettonica S P A | Dispositivo a semiconduttore in contenitore plastico o ceramico con "chips" fissati su entrambi i lati dell'isola centrale del "frame". |
| JPH01272144A (ja) * | 1988-04-25 | 1989-10-31 | Hitachi Ltd | 半導体装置とその組立方法 |
| DE3826736A1 (de) * | 1988-08-05 | 1990-02-08 | Siemens Ag | Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen |
| US4984358A (en) * | 1989-03-10 | 1991-01-15 | Microelectronics And Computer Technology Corporation | Method of assembling stacks of integrated circuit dies |
| JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
| EP0408779B1 (en) * | 1989-07-18 | 1993-03-17 | International Business Machines Corporation | High density semiconductor memory module |
| US5017512A (en) * | 1989-07-27 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US5012323A (en) * | 1989-11-20 | 1991-04-30 | Micron Technology, Inc. | Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe |
| JPH03277927A (ja) * | 1990-03-28 | 1991-12-09 | Iwasaki Electric Co Ltd | 光―周波数変換装置 |
| US5227338A (en) * | 1990-04-30 | 1993-07-13 | International Business Machines Corporation | Three-dimensional memory card structure with internal direct chip attachment |
| US5147815A (en) * | 1990-05-14 | 1992-09-15 | Motorola, Inc. | Method for fabricating a multichip semiconductor device having two interdigitated leadframes |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| JPH0575016A (ja) * | 1991-09-11 | 1993-03-26 | Seiko Epson Corp | 半導体装置 |
| JPH05121462A (ja) * | 1991-10-24 | 1993-05-18 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JPH05136323A (ja) * | 1991-11-13 | 1993-06-01 | Nec Corp | 集積回路装置 |
| JP3029736B2 (ja) * | 1992-06-11 | 2000-04-04 | 株式会社日立製作所 | 混成集積回路装置の製造方法 |
| JPH0730051A (ja) * | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | 半導体装置 |
| US5366933A (en) * | 1993-10-13 | 1994-11-22 | Intel Corporation | Method for constructing a dual sided, wire bonded integrated circuit chip package |
| KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
-
1994
- 1994-06-28 US US08/267,878 patent/US5527740A/en not_active Expired - Lifetime
-
1995
- 1995-03-15 US US08/404,534 patent/US5545922A/en not_active Expired - Lifetime
- 1995-06-21 EP EP95924032A patent/EP0774162B1/en not_active Expired - Lifetime
- 1995-06-21 CN CN95193835A patent/CN1104045C/zh not_active Expired - Fee Related
- 1995-06-21 MX MX9606556A patent/MX9606556A/es not_active IP Right Cessation
- 1995-06-21 KR KR1019960707475A patent/KR100255550B1/ko not_active Expired - Fee Related
- 1995-06-21 AU AU28698/95A patent/AU2869895A/en not_active Abandoned
- 1995-06-21 WO PCT/US1995/007893 patent/WO1996000980A1/en not_active Ceased
- 1995-06-21 JP JP8503309A patent/JPH10506226A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337521B1 (en) | 1999-09-22 | 2002-01-08 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
| US6576498B2 (en) | 1999-09-22 | 2003-06-10 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
| JP2020017692A (ja) * | 2018-07-27 | 2020-01-30 | Tdk株式会社 | 電子部品パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1162366A (zh) | 1997-10-15 |
| AU2869895A (en) | 1996-01-25 |
| EP0774162A1 (en) | 1997-05-21 |
| CN1104045C (zh) | 2003-03-26 |
| US5545922A (en) | 1996-08-13 |
| WO1996000980A1 (en) | 1996-01-11 |
| EP0774162A4 (en) | 1997-07-30 |
| MX9606556A (es) | 1997-03-29 |
| KR100255550B1 (ko) | 2000-05-01 |
| EP0774162B1 (en) | 2006-11-02 |
| US5527740A (en) | 1996-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10506226A (ja) | オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造 | |
| US6459148B1 (en) | QFN semiconductor package | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US6723585B1 (en) | Leadless package | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| EP1032037B1 (en) | Resin-moulded semiconductor device, method for manufacturing the same, and leadframe | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| JPH10275880A (ja) | チップサイズパッケージ半導体 | |
| JPH0730046A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
| US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
| US6777266B2 (en) | Dual-chip integrated circuit package and method of manufacturing the same | |
| JP3482888B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6309914B1 (en) | Method for making a semiconductor package | |
| JP3497775B2 (ja) | 半導体装置 | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| US5990544A (en) | Lead frame and a semiconductor device having the same | |
| JPH05102216A (ja) | 半導体装置 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| TWI294680B (ja) | ||
| KR200224097Y1 (ko) | 몰딩용 다이 | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| CN1126161C (zh) | 半导体晶片的封装方法及其成品 | |
| JPH03222441A (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040706 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |