JPH1051004A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1051004A
JPH1051004A JP21931396A JP21931396A JPH1051004A JP H1051004 A JPH1051004 A JP H1051004A JP 21931396 A JP21931396 A JP 21931396A JP 21931396 A JP21931396 A JP 21931396A JP H1051004 A JPH1051004 A JP H1051004A
Authority
JP
Japan
Prior art keywords
region
regions
source
drain region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21931396A
Other languages
English (en)
Other versions
JPH1051004A5 (ja
JP4176164B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21931396A priority Critical patent/JP4176164B2/ja
Publication of JPH1051004A publication Critical patent/JPH1051004A/ja
Publication of JPH1051004A5 publication Critical patent/JPH1051004A5/ja
Application granted granted Critical
Publication of JP4176164B2 publication Critical patent/JP4176164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 本質的に位置合わせ精度に誤差が存在する場
合に、高抵抗領域の寸法の誤差による影響を抑制する。 【構成】 2つのソース領域105と108、さらに1
つのドレイン領域107を備えた活性層を有し、ドレイ
ン領域に隣接して高抵抗領域113と114を備えてい
る。このような構成とすることにより、高抵抗領域11
3と114の寸法にズレが生じても、その影響がソース
領域に加えられる信号電圧の極性が反転した場合に現れ
ることを抑制することができる。即ち、ソースからドレ
イン及びドレインからソースへの経路の対称性を保持す
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタの構成に関する。特に、極性の反転し
た信号に対する動作の対称性に優れた薄膜トランジスタ
に関する。
【0002】
【従来の技術】従来よりガラス基板や石英基板上に形成
される薄膜トランジスタが知られている。薄膜トランジ
スタは液晶表示装置や各種集積回路に利用することがで
きる。
【0003】図4に示すのは、一般的な構成を有する薄
膜トランンジスタを上方から見たものである。
【0004】図4において、11がソースコンタクトで
あり、12がソース領域である。また、15がドレイン
コンタクトであり、14がドレイン領域である。また1
3がチャネル形成領域である。18はチャネル形成領域
に図示しないゲイト絶縁膜を介して配置されたゲイト電
極である。
【0005】16と17はチャネル形成領域13に隣接
して配置された低濃度不純物領域である。この低濃度不
純物領域は、ソース及びドレイン領域よりも導電型を付
与する不純物を低濃度に含んでいる。
【0006】一般にドレイン領域側の低濃度不純物領域
17がLDD(ライトドープドレイン)領域と称されて
いる。
【0007】低濃度不純物領域を設けるのは、チャネル
領域とドレイン領域との間に形成される高電界を緩和さ
せることにより、OFF電流の低減と劣化の抑制を得る
ためである。
【0008】
【発明が解決しようとする課題】一般に薄膜トランジス
タは高周波(MHz帯以上の周波数)の信号を扱う。そ
して動作形態によっては、ソース/ドレイン間に加わる
電圧の極性が所定の周期で反転したものとなるような動
作が要求される場合がある。
【0009】このような極性を反転させる動作を行わす
場合(反転動作という)、図4に示すような構成におけ
るソース領域12とドレイン領域14の役割は、機能的
な観点からは反転するものとなる。以下においては、便
宜上12をソース領域、14をドレイン領域と定義す
る。
【0010】低濃度不純物領域15及び16を形成する
には、レジストマスクを利用して活性層に対する不純物
イオンの注入量を選択的に異ならせる方法が利用され
る。
【0011】この場合、フォトリソグラフィー工程にお
けるマスク合わせ精度のズレに起因して、低濃度不純物
領域15と16の寸法が僅かに異なってしまう。基板面
積が小さければ、このズレは無視できるレベルのもので
あるが、大面積を有するアクティブマトリクス型の液晶
表示装置等においては、上記寸法のズレは、μmオーダ
ーとなってしまう。
【0012】一般に図4の低濃度不純物領域の寸法は、
1〜2μm程度である。従って、低濃度不純物領域16
と17の設定寸法は、マスク合わせ精度の影響を大きく
受けることになる。
【0013】このような場合、低濃度不純物領域15と
16の寸法が互いに大きく異なるものとなる。
【0014】その結果、それぞれの低濃度不純物領域が
示す抵抗が異なることになり、ソース領域12に加わる
信号電圧が反転した場合における動作の対称性が崩れる
ことになる。
【0015】例えば、図4に示す薄膜トランジスタをN
チャネル型とする。また、低濃度不純物領域は16だけ
が存在しているとする。(15の低濃度不純物領域が存
在しないものとする)
【0016】即ち、ソース/チャネル間とドレイン/チ
ャネル間の抵抗が大きく異なる状態を想定する。
【0017】この状況において、ソース領域12の電位
がグランドレベル(または所定の定電位)に比較して低
い状態を考える。この場合、ON動作によってソース領
域12からドレイン領域14にキャリアである電子が移
動する。(動作状態A)
【0018】他方、上記動作状態Aに対してソース領域
12に供給される信号電圧の極性が反転した場合を考え
る。この状態においては、ON動作によってドレイン領
域14からソース領域12にキャリアである電子が移動
する。(動作状態B)
【0019】この反転した動作状態Bにおいては、ソー
ス領域12とドレイン領域14の役割は、動作状態Aに
対して逆転したものとなる。
【0020】この場合は、ドレイン領域側だけに低濃度
不純物領域16が配置された状況を考えている。従っ
て、上記動作状態Aと動作状態Bとでは、薄膜トランジ
スタの動作インピーダンスは異なるものとなる。
【0021】このことは、2つの動作状態において、移
動するキャリアの経路が異なることに起因する。即ち、
動作状態Aにおいては、キャリア(電子)は、ソース領
域12からチャネル領域13に入り(この場合、16の
領域は存在しないものと設定してある)、さらに低濃度
不純物領域17を通過して、ドレイン領域14に至る経
路を移動する。
【0022】他方、動作状態Bにおいては、キャリア
(電子)は、ドレイン領域14から低濃度不純物領域1
7を通過してチャネル領域13に入り、ドレイン領域1
2に至る経路を移動する。
【0023】絶縁ゲイト型の電界効果トランジスタにお
いては、低濃度不純物領域のような高抵抗領域がチャネ
ルに対してキャリアの流入側にあるのか、あるいは流出
側にあるのか、ということは、動作状態に大きな違いを
与える。
【0024】従ってこのような場合、ソース領域12に
供給される信号電圧の極性が反転することで、薄膜トラ
ンジスタの動作状態は異なるものとなる。これは、ドレ
イン領域14側だけに低濃度不純物領域が配置されてい
ることに起因する。(ここではそのような設定としてい
る)
【0025】この現象は、低濃度不純物領域16と17
の寸法が異なる場合にも同様に発生する。
【0026】このような状況は、同じ情報を取り扱う場
合において、信号の極性を反転して動作させる場合に問
題となる。
【0027】上記の問題は、前述した不可避に発生して
しまうマスク合わせのズレに起因しても生じる。
【0028】本明細書で開示する発明は、上記マスク合
わせのズレに起因して生じる薄膜トランジスタの動作の
対称性の崩れを抑制する技術を提供することを課題とす
る。
【0029】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図1に上面からみた概要を示すように、2つ
のソース領域105及び108と、2つのチャネル領域
115及び116と、1つのドレイン領域107と、前
記チャネル領域とそれぞれのドレイン領域との間に配置
された2つの高抵抗領域113及び114と、が形成さ
れた活性層を有し、前記2つのソース領域は配線112
により接続されており、前記2つのチャネル領域にはゲ
イト電極103及び104より共通の駆動信号が供給さ
れることを特徴とする。
【0030】上記構成において、高抵抗領域は、ソース
及びドレイン領域よりも低濃度に導電型を付与する不純
物がドーピングされた低濃度不純物領域、またはドーピ
ングを行わない真性または実質的に真性な領域でもって
構成される。即ち、高抵抗領域は、ソース及びドレイン
領域よりも高いシート抵抗(低い導電率)を有した領域
として定義される。
【0031】また高抵抗領域は、2つに限定されるもの
でなく、さらにソース領域側に配置する構成としてもよ
い。即ち、チャネル領域115とソース領域105との
間、及びチャネル領域116とソース領域108との間
に高抵抗領域を配置する構造としてもよい。
【0032】本明細書で開示する発明は、高抵抗領域1
13と114とをマスクを用いた被自己製造プロセスに
より形成することを前提としている。従って、個々の製
品(本明細書で開示する発明を利用した個々の製品)
は、それぞれマスク合わせ時のズレに起因して、113
と114とで示される2つの高抵抗領域の寸法が互いに
異なるものとなる。特に基板面積を大きくなった場合、
そのことが顕在化する。
【0033】なお、上記の工程領域の寸法というのは、
ソース領域とドレイン領域を結ぶ線上におけるものとし
て定義される。
【0034】他の発明の構成は、図1にその具体的な構
成例を示すように、2つのソース領域115及び116
と、1つのドレイン領域107と、前記ソース領域10
5及び108からドレイン領域107へ至る2つの経路
と、前記経路のそれぞれに形成された複数の高抵抗領域
113及び114と、を有していることを特徴とする。
【0035】上記構成においては、高抵抗領域の形成時
におけるマスク合わせのズレが生じ、その寸法がズレて
しまっても、個々の高抵抗領域の寸法の和は一定または
概略一定なものとなる。
【0036】例えば、マスク合わせ時のズレにより、高
抵抗領域113の寸法が大きくなれば、高抵抗領域11
4の寸法は小さくなる。またマスク合わせ時のズレが逆
の方向となれば、寸法の大小関係もまた逆になる。そし
て、マスク合わせのズレに係わらず(当然ズレの限界は
あるが)高抵抗領域113と114の和は一定なものと
なる。
【0037】
【発明の実施の形態】図1に示すように、2つのソース
領域105と108とを共通化し、それぞれのソース領
域からドレイン領域107への経路を2つ設けること
で、高抵抗領域113と114の寸法の違いが生じて
も、ソース領域への信号電圧の極性の反転による動作の
対称性を保持することができる。
【0038】即ち、高抵抗領域113と114の寸法
が、マスク合わせ時のズレにより、一方が大きく、かつ
他方が小さく、また逆に一方が小さく、かつ他方が大き
く、なった場合であっても、ソース領域とドレイン領域
を結ぶ経路の対称性を保持することができる。換言すれ
ば、高抵抗領域の形成時におけるマスク合わせのズレに
よらずソース領域からドレイン領域への経路とドレイン
領域からソース領域への経路とを同じものとすることが
できる。
【0039】そしてこのことにより、ソース領域に加わ
る信号電圧の極性が反転した場合であってもその動作の
対称性を保持することができる。
【0040】
【実施例】
〔実施例1〕図1に本実施例の概略の構成の上面図を示
す。
【0041】図1に示す構成は、2つのソース領域10
5及び108を備えている。2つのソース領域105と
108は、コンタクト106及び109を介して、配線
112によって共通に接続されている。
【0042】103と104がゲイト電極であり、これ
らは延在した101の部分で共通化されている。102
は共通化されたゲイト電極101へのコンタクト部であ
る。
【0043】また、ゲイト電極103の下部にはチャネ
ル領域115が、ゲイト電極104の下部にはチャネル
領域116が形成されている。
【0044】107で示されるのがドレイン領域であ
る。ドレイン領域107からは110で示されるパター
ンが延在し、111で示されるコンタクト部分にドレイ
ン電極が形成される。
【0045】113と114で示されるのが、ソース/
ドレイン領域に比較してより低濃度に導電型を付与する
不純物がドーピングされた高抵抗領域(低濃度不純物領
域)である。
【0046】図1に示す構造を有する薄膜トランジスタ
は、高抵抗領域(ここでは低濃度不純物領域)の形成位
置がずれても、その影響により反転動作時における薄膜
トランジスタの動作に非対称性が現れないものとなる。
【0047】高抵抗領域113ち114の形成位置がズ
レてしまう場合には以下の2つの状態が考えられる。
【0048】(状態A)113の領域が所定の寸法より
大きくなり、114の領域の寸法が所定の寸法より小さ
くなる。
【0049】(状態B)113の領域が所定の寸法より
小さくなり、114の領域の寸法が所定の寸法より大き
くなる。
【0050】図1に示す薄膜トランジスタにおいては、
ソース配線112に供給される信号電圧の極性が反転し
ても上記状態(A)及び状態(B)との場合において、
動作の対称性は保持される。
【0051】これは、ソース線112からドレイン領域
110への経路と、ドレイン領域110からソース線1
12への経路とが、上記状態(A)及び状態(B)とに
おいて、同じものとなるからである。
【0052】このように本実施例に示す構成を採用する
ことにより、高抵抗領域113と114の寸法の対称性
がズレてしまった場合であってもその動作の対称性を保
持することができる。
【0053】以下に図1に示す薄膜トランジスタの作製
工程を説明する。図2以下に図1のA−A’で切った断
面の作製工程を示す。まずガラス基板(または石英基
板)201上に図示しない下地膜として酸化珪素膜を3
000Åの厚さにスパッタ法で成膜する。
【0054】次に図示しない非晶質珪素膜を500Åの
厚さにプラズマCVD法で成膜し、さらにレーザー光の
照射を行うことにより、この非晶質珪素膜を結晶化さ
せ、結晶性珪素膜を得る。
【0055】結晶性珪素膜を得たら、パターニングを施
すことにより、202で示される活性層を形成する。こ
の活性層には、後にソース/ドレイン領域、さらにチャ
ネル形成領域、さらに高抵抗領域が形成される。
【0056】活性層202を形成したら、ゲイト絶縁膜
203として酸化珪素膜をプラズマCVD法で成膜す
る。
【0057】さらにゲイト電極を構成するための図示し
ない金属膜をスパッタ法で成膜する。ここでは、この金
属膜として、4000Å厚のモリブデンシリサイド膜を
用いる。この金属膜としては、アルミニウム膜やタンタ
ル膜、さらに各種シリサイド材料を利用することができ
る。また、金属膜の代わりに一導電型を有するシリコン
膜を利用することもできる。
【0058】図示しない金属膜を成膜したら、パターニ
ングを施すことにより、103と104で示されるパタ
ーンを形成する。このパターンを上方から見た状態は図
1に示されている。こうして図2(A)に示す状態を得
る。
【0059】次にレジストマスク204と205を配置
する。このレジストマスクは、高抵抗領域として機能す
る低濃度不純物領域を形成するために利用される。
【0060】レジストマスク204と205を配置した
ら、P(リン)のドーピングをプラズマドーピング法で
もって行う。この工程において、206と208と21
0の領域にライトドーピングが行われる。また、207
と209の領域にはドーピングが行われない。こうして
図2(B)に示す状態を得る。
【0061】なお、本実施例においては、Nチャネル型
の薄膜トランジスタを得るためにPのドーピングを行う
例を示すが、Pチャネル型の薄膜トランジスタを得るの
であれば、B(ボロン)のドーピングを行う。
【0062】次にレジストマスク204と205を除去
し、再度のPのドーピングを行う。この工程では、図2
(B)に示す工程における場合より、低ドーズ量でもっ
てPのドーピング(ライトドーピング)を行う。この結
果、ソース領域105及び108が形成される。また、
ドレイン領域107が形成される。
【0063】また、低濃度不純物領域113と114が
形成される。また、チャネル領域115と116が画定
する。
【0064】ここで、低濃度不純物領域113と114
は、105と108で示されるソース領域より、低濃度
にPがドーピングされている。これら低濃度不純物領域
は、高抵抗領域として機能する。
【0065】なお、このライトドーピングを行わない
と、113と114の領域をオフセットゲイト領域とす
ることができる。
【0066】また、本実施例においては、高抵抗領域を
チャネル領域とドレイン領域との間に形成する構造とな
っているが、(B)の工程で配置されるマスクの形状を
変更すれば、高抵抗領域をソース領域とチャネル領域と
の間にも高抵抗領域を配置することができる。
【0067】こうして図2(C)に示す状態を得る。次
に層間絶縁膜として、窒化珪素膜213と樹脂膜214
を積層する。こうして図2(D)に示す状態を得る。
【0068】次に図3(A)に示すようにコンタクトホ
ール106と109を形成する。そして、チタン膜とア
ルミニウム膜とチタン膜との積層膜でなるソース電極
(延在してソース配線となる)215及び216を形成
する。
【0069】ソース電極215及び216は、図1に示
すソース配線112に延在する。即ち、ソース電極21
5と216は共通に接続されている。
【0070】図2(D)に示す状態を得たら、350℃
の水素雰囲気中において1時間の水素化処理を行う。こ
うして薄膜トランシスタを完成させる。
【0071】〔実施例2〕本明細書に開示する発明は、
アクティブマトリクス型の液晶表示パネルに利用するこ
とができる。以下において、アクティブマトリクス型の
液晶パネルを利用した各種装置の例を示す。
【0072】図5(A)に示すのは、デジタルスチール
カメラや電子カメラ、または動画を扱うことができるビ
デオムービーと称される撮影装置である。
【0073】この装置は、カメラ部2002に配置され
たCCDカメラ(または適当な撮影手段)で撮影した画
像を電子的に保存する機能を有している。そして撮影し
た画像を本体2001に配置された液晶表示パネル20
03に表示する機能を有している。装置の操作は、操作
ボタン2004によって行われる。なお、液晶パネルに
は、バックライトからの光照射によって表示を行うもの
と、外部からの光を反射して表示を行う反射型と呼ばれ
る形式とがある。
【0074】図5(B)に示すのは、携帯型のパーソナ
ルコンピュータ(情報処理装置)である。この装置は、
本体2101に装着された開閉可能なカバー(蓋)21
02に液晶表示パネル2104が備えられ、キーボード
2103から各種情報を入力したり、各種演算操作を行
うことができる。
【0075】図5(C)に示すのは、カーナビゲーショ
ンシステム(情報処理装置)にフラットパネルディスプ
レイを利用した場合の例である。カーナビゲーションシ
ステムは、アンテナ部2304と液晶表示パネル230
2を備えた本体から構成されている。
【0076】ナビゲーションに必要とされる各種情報の
切り換えは、操作ボタン2303によって行われる。一
般には図示しないリモートコントロール装置によって操
作が行われる。
【0077】図5(D)に示すのは、投射型の画像表示
装置の例である。図において、光源2402から発せら
れた光は、液晶表示パネル2403によって光学変調さ
れ、画像となる。画像は、ミラー2404、2405で
反射されてスクリーン2406に映し出される。
【0078】図5(E)に示すのは、ビデオカメラ(撮
影装置)の本体2501にビューファインダーと呼ばれ
る表示装置が備えられた例である。
【0079】ビューファインダーは、大別して液晶表示
パネル2502と画像が映し出される接眼部2503と
から構成されている。
【0080】図5(E)に示すビデオカメラは、操作ボ
タン2504によって操作され、テープホルダー250
5に収納された磁気テープに画像が記録される。また図
示しないカメラによって撮影された画像は液晶表示パネ
ル2502に表示される。また表示装置2502には、
磁気テープに記録された画像が映し出される。
【0081】
【発明の効果】本明細書で開示する発明を利用すること
で、高抵抗領域を備えた薄膜トランジスタの作製工程に
おいて、不可避に発生してしまうマスク合わせのズレに
起因して生じる、極性反転動作時における薄膜トランジ
スタのアンバンラス動作の問題を解決することができ
る。
【図面の簡単な説明】
【図1】 実施例の薄膜トランジスタを上面から見た状
態を示す図。
【図2】 図1のA−A’で切った断面作製工程を示す
図。
【図3】 図1のA−A’で切った断面作製工程を示す
図。
【図4】 従来薄膜トランジスタを上面から見た状態を
示す図。
【図5】 発明を利用した装置の概要を示す図。
【符号の説明】
101 共通化されたゲイト電極 102 ゲイト電極へのコンタクト 103 ゲイト電極 104 ゲイト電極 105 ソース領域 106 ソース領域のコンタクト(コンタクト
開口位置) 107 ドレイン領域 108 ソース領域 109 ソース領域のコンタクト(コンタクト
開口位置) 110 ドレイン領域から延在したパターン 111 ドレイン領域へのコンタクト(コンタ
クト開口位置) 112 ソース配線 113 高抵抗領域(低濃度不純物領域) 114 高抵抗領域(低濃度不純物領域) 115 チャネル領域 116 チャネル領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】2つのソース領域と、 2つのチャネル領域と、 1つのドレイン領域と、 前記チャネル領域とそれぞれのドレイン領域との間に配
    置された2つの高抵抗領域と、 が形成された活性層を有し、 前記2つのソース領域は配線により接続されており、 前記2つのチャネル領域には共通の駆動信号が供給され
    ることを特徴とする半導体装置。
  2. 【請求項2】請求項1において、 2つの高抵抗領域の寸法が互いに異なることを特徴とす
    る半導体装置。
  3. 【請求項3】請求項1において、 2つの高抵抗領域の寸法は、マスク合わせ時のズレによ
    り互いに異なることを特徴とする半導体装置。
  4. 【請求項4】請求項1において、 2つのチャネル領域と、 2つの高抵抗領域と、 は、 2つのソース領域の間であって、かつ2つのソース領域
    を結ぶ線上に形成されていることを特徴とする半導体装
    置。
  5. 【請求項5】2つのソース領域と、 1つのドレイン領域と、 前記ソース領域からドレイン領域へ至る2つの経路と、 前記経路のそれぞれに形成された複数の高抵抗領域と、 を有していることを特徴とする半導体装置。
  6. 【請求項6】請求項5において、 複数の高抵抗領域の寸法の和は、マスク合わせ時のズレ
    に係わらず一定または概略一定なものとなることを特徴
    とする半導体装置。
  7. 【請求項7】請求項5において、 2つの高抵抗領域は、 2つのソース領域の間であって、かつ2つのソース領域
    を結ぶ線上に形成されていることを特徴とする半導体装
    置。
JP21931396A 1996-08-01 1996-08-01 半導体装置 Expired - Lifetime JP4176164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006028866A Division JP4494344B2 (ja) 2006-02-06 2006-02-06 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPH1051004A true JPH1051004A (ja) 1998-02-20
JPH1051004A5 JPH1051004A5 (ja) 2004-08-12
JP4176164B2 JP4176164B2 (ja) 2008-11-05

Family

ID=16733535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21931396A Expired - Lifetime JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4176164B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100133A (ja) * 1999-03-18 2011-05-19 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100133A (ja) * 1999-03-18 2011-05-19 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP4176164B2 (ja) 2008-11-05

Similar Documents

Publication Publication Date Title
US7745271B2 (en) Method of manufacturing a semiconductor device
US6674136B1 (en) Semiconductor device having driver circuit and pixel section provided over same substrate
US6492659B1 (en) Semiconductor device having single crystal grains with hydrogen and tapered gate insulation layer
US7476937B2 (en) Semiconductor device and method of fabricating the same
JP5298094B2 (ja) 半導体装置及びその作製方法
US6359320B1 (en) Thin-film transistor with lightly-doped drain
US7351617B2 (en) Semiconductor device and a method of manufacturing the same
JP4076648B2 (ja) 半導体装置
US20050056934A1 (en) Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
JP2000150906A (ja) 半導体装置および半導体装置の製造方法
JP4094179B2 (ja) 半導体装置の作製方法
JP4583540B2 (ja) 半導体装置およびその作製方法
JP5046439B2 (ja) 半導体装置の作製方法
JP4494451B2 (ja) 半導体装置の作製方法
JP4439630B2 (ja) シリンドリカルレンズアレイおよびビームホモジェナイザー
JP4656685B2 (ja) 半導体装置
JP5292453B2 (ja) 半導体装置の作製方法
JP4176164B2 (ja) 半導体装置
JP4494512B2 (ja) 半導体装置及びその作製方法、液晶パネル
JP4472061B2 (ja) 半導体装置の作製方法
JP4494344B2 (ja) 半導体装置の作製方法
JPH1027913A (ja) 半導体装置およびその作製方法
JP2000010296A (ja) イメージ投写方法、露光方法、液晶表示装置の製造方法、イメージ投写装置および露光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060316

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term