JPH1051004A5 - - Google Patents

Info

Publication number
JPH1051004A5
JPH1051004A5 JP1996219313A JP21931396A JPH1051004A5 JP H1051004 A5 JPH1051004 A5 JP H1051004A5 JP 1996219313 A JP1996219313 A JP 1996219313A JP 21931396 A JP21931396 A JP 21931396A JP H1051004 A5 JPH1051004 A5 JP H1051004A5
Authority
JP
Japan
Prior art keywords
regions
thin film
film transistor
active layer
source regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1996219313A
Other languages
English (en)
Other versions
JP4176164B2 (ja
JPH1051004A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP21931396A priority Critical patent/JP4176164B2/ja
Priority claimed from JP21931396A external-priority patent/JP4176164B2/ja
Publication of JPH1051004A publication Critical patent/JPH1051004A/ja
Publication of JPH1051004A5 publication Critical patent/JPH1051004A5/ja
Application granted granted Critical
Publication of JP4176164B2 publication Critical patent/JP4176164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の名称】薄膜トランジスタ

Claims (13)

  1. 活性層を有し、
    前記活性層には、前記活性層の両端に設けられた2つのソース領域と、前記2つのソース領域の間に設けられた2つのチャネル領域と、前記2つのチャネル領域の間に設けられた1つのドレイン領域と、前記ドレイン領域と前記2つのチャネル領域との間に設けられた2つの高抵抗領域とが形成され、
    前記2つのチャネル領域のそれぞれの上にゲイト絶縁膜を介して2つのゲイト電極が形成された薄膜トランジスタであって、
    前記2つのソース領域を結ぶ線上における前記2つの高抵抗領域の長さの和は一定となることを特徴とする薄膜トランジスタ。
  2. 活性層を有し、
    前記活性層には、前記活性層の両端に設けられた2つのソース領域と、前記2つのソース領域に接して設けられた2つの高抵抗領域と、前記2つの高抵抗領域の間に設けられた2つのチャネル領域と、前記2つのチャネル領域に接して設けられた1つのドレイン領域とが形成され、
    前記2つのチャネル領域のそれぞれの上にゲイト絶縁膜を介して2つのゲイト電極が形成された薄膜トランジスタであって、
    前記2つのソース領域を結ぶ線上における前記2つの高抵抗領域の長さの和は一定となることを特徴とする薄膜トランジスタ。
  3. 活性層を有し、
    前記活性層には、前記活性層の両端に設けられた2つのソース領域と、前記2つのソース領域の間に設けられた2つのチャネル領域と、前記2つのチャネル領域の間に設けられた1つのドレイン領域と、前記ドレイン領域と前記2つのチャネル領域との間に設けられた2つの低濃度不純物領域とが形成され、
    前記2つのチャネル領域のそれぞれの上にゲイト絶縁膜を介して2つのゲイト電極が形成された薄膜トランジスタであって、
    前記2つのソース領域を結ぶ線上における前記2つの低濃度不純物領域の長さの和は一定となることを特徴とする薄膜トランジスタ。
  4. 活性層を有し、
    前記活性層には、前記活性層の両端に設けられた2つのソース領域と、前記2つのソース領域に接して設けられた2つの低濃度不純物領域と、前記2つの低濃度不純物領域の間に設けられた2つのチャネル領域と、前記2つのチャネル領域に接して設けられた1つのドレイン領域とが形成され、
    前記2つのチャネル領域のそれぞれの上にゲイト絶縁膜を介して2つのゲイト電極が形成された薄膜トランジスタであって、
    前記2つのソース領域を結ぶ線上における前記2つの低濃度不純物領域の長さの和は一定となることを特徴とする薄膜トランジスタ。
  5. 請求項1または2において、前記2つのソース領域を結ぶ線上における前記2つの高抵抗領域の長さは互いに異なることを特徴とする薄膜トランジスタ。
  6. 請求項3または4において、前記2つのソース領域を結ぶ線上における前記2つの低濃度不純物領域の長さは互いに異なることを特徴とする薄膜トランジスタ。
  7. 請求項1乃至請求項6のいずれか一において、前記ゲイト電極は、モリブデンシリサイド、アルミニウム、タンタルまたは一導電型を有するシリコンから構成されることを特徴 とする薄膜トランジスタ。
  8. アクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ。
  9. 投影装置に具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ。
  10. パーソナルコンピュータに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ。
  11. カーナビゲーションシステムに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ
  12. 投写型画像表示装置に具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ。
  13. ビデオカメラに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至7のいずれか一に記載の薄膜トランジスタ。
JP21931396A 1996-08-01 1996-08-01 半導体装置 Expired - Lifetime JP4176164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006028866A Division JP4494344B2 (ja) 2006-02-06 2006-02-06 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPH1051004A JPH1051004A (ja) 1998-02-20
JPH1051004A5 true JPH1051004A5 (ja) 2004-08-12
JP4176164B2 JP4176164B2 (ja) 2008-11-05

Family

ID=16733535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21931396A Expired - Lifetime JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4176164B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP4076648B2 (ja) 半導体装置
US5338959A (en) Thin film transistor with three dimensional multichannel structure
US6906347B2 (en) Semiconductor device and manufacturing method thereof
JPH10294280A5 (ja)
JPH1197705A5 (ja)
EP0738012A2 (en) Thin film transistor and liquid crystal display using the same
JP2000194014A5 (ja)
EP1005093A3 (en) Semiconductor circuit with TFTs
JP2000196093A5 (ja)
JP2000183356A5 (ja)
JPH10154816A5 (ja)
EP2259292A3 (en) Electronic equipment having display device
KR930017218A (ko) 박막전계효과 트랜지스터 및 그 제조방법
JP2002134756A5 (ja)
US20090233392A1 (en) Liquid crystal display device and fabrication method thereof
JPH1197702A5 (ja) 半導体装置およびその作製方法並びに電子機器
JPH1126768A (ja) 液晶表示装置用薄膜トランジスタ
JP3072655B2 (ja) アクティブマトリクス表示装置
JP2000243975A5 (ja)
JPH10142636A5 (ja) アクティブマトリクス型表示装置
JPH1051004A5 (ja)
JP3504993B2 (ja) アクティブマトリクス回路
JPH0534837B2 (ja)
JP3321949B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
JPH1197698A (ja) 薄膜トランジスタ