JPH1051302A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】 マスタークロック周波数を高くすることな
く、発振器の発振範囲を好適な範囲に制限し、サイドロ
ックを防止する。 【解決手段】 発振手段での誤差情報に応じた発振周波
数の変化（例えば分周比の可変動作）について許可及び
不許可の制御（ＥＣ）を行なうことで、発振手段で発生
させる周波数信号ＣＫｐの周波数範囲を制限する。つま
り分周比の変化を誤差情報に常に直接は追従しないよう
にすることで、発振範囲を制限する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力信号に同期した
発振周波数信号（クロック）を得ることのできる、例え
ばデジタル方式のＰＬＬ（フェイズ・ロックド・ルー
プ）回路に関するものである。

【０００２】

【従来の技術】例えば光ディスクや光磁気ディスク、磁
気テープなどの記録媒体に記録したデジタルデータを再
生する場合には、記録媒体から読み出した情報から再生
データを抽出（デコード）するために、ビット抜き出し
のための再生クロック（いわゆるビットクロック信号）
が必要とされる。このような、読出情報に同期したクロ
ックを生成するためには、一般にＰＬＬ回路が用いられ
る。

【０００３】ＰＬＬ回路としては従来よりアナログ回路
として形成されることが多かったが、近年ではＰＬＬ回
路のデジタル化も進んでいる。デジタルＰＬＬ回路は、
位相誤差検出部、誤差信号のフィルタリング処理部、ク
ロック発振回路部をデジタル化することで実現される。

【０００４】図５にデジタルＰＬＬ回路の一例を示す。
この例は、ＣＤ（コンパクトディスク）やＭＤ（ミニデ
ィスク）で採用されている変調方式であるＥＦＭ（８−
１４変調）された信号から、それに同期したクロックを
得るＰＬＬ回路であるとする。即ちＣＤやＭＤの再生装
置において、ディスクから抽出されたＥＦＭ信号から、
そのデコードのための再生クロックを生成する回路であ
る。

【０００５】このデジタルＰＬＬ回路はエッジ検出部８
１、位相比較器８２、ローパスフィルタ８３、発振器９
０を有している。発振器９０としては、リミッタ９１、
カウンタ９２、デコーダ９３、１／２分周期９４から形
成されている。エッジ検出部８１、位相比較器８２、カ
ウンタ９２にはマスタークロックＭＣＫが供給される。
また、発振器９０の出力が再生クロックＣＫｐとなる
が、この再生クロックＣＫｐは位相比較器８２での比較
基準信号として用いられるとともに、ローパスフィルタ
８３（デジタルフィルタ）の処理クロックとされる。

【０００６】ＥＦＭ信号はエッジ検出部８１に入力さ
れ、エッジタイミングが抽出される。そして、そのエッ
ジタイミング検出信号が位相比較器８２において再生ク
ロックＣＫｐの位相と比較され、位相誤差情報が出力さ
れる。位相誤差情報はローパスフィルタ８３で帯域制限
処理された後、発振器９０に入力される。

【０００７】発振器９０は、入力された位相誤差情報に
応じて分周比を変化させることで、ＥＦＭ信号に同期し
た再生クロックＣＫｐを得る構成とされている。位相誤
差情報はまずリミッタ９１に入力され、±１の値に制限
される。即ち、位相誤差情報の値としては、『１』
『０』『−１』のいづれかに制限されることになる。こ
のリミッタ９１の出力は、カウンタ９２のロードデータ
となる。

【０００８】カウンタ９２は、ロード信号ＬＤに応じて
リミッタ９１の出力をロードするとともに、マスターク
ロックＭＣＫに基づいてカウントアップを行なう。次段
のデコーダ９３は、カウンタ９２の値が『３』になった
場合に『１』を出力するように構成されている。またこ
のデコーダ９３の『１』出力がカウンタ９２に対するロ
ード信号ＬＤとなっている。

【０００９】このカウンタ９２、デコーダ９３の動作を
図６で説明する。図６（ａ）はマスタークロックＭＣ
Ｋ、図６（ｂ）はロードタイミングでのリミッタ９１の
出力、図６（ｃ）はカウンタ９２のカウント値、図６
（ｄ）はデコーダ９３の出力を示している。

【００１０】デコーダ９３の出力はカウンタ９２の値が
『３』になると『１』となり、これがロード信号ＬＤと
なるため、カウンタ９２は『３』の次の値としては、リ
ミッタ９１の出力がロードされることになる。ここでリ
ミッタ９１の出力が『０』である場合は、カウンタ９２
はマスタークロックＭＣＫに基づいて『０』『１』
『２』『３』とカウントアップしていく。そしてカウン
タ９２の値が『３』になるとデコーダ９３の出力は
『１』となるため、カウンタ９２の次の値としてはリミ
ッタ９１の出力がロードされることになる。

【００１１】そしてリミッタ９１の出力『１』がロード
されれば、カウンタ９２は『１』『２』『３』とカウン
トアップしていき、『３』のときにデコーダ９３の出力
は『１』となる。またリミッタ９１の出力『−１』がロ
ードされた場合は、カウンタ９２は『−１』『０』
『１』『２』『３』とカウントアップしていき、『３』
のときにデコーダ９３の出力は『１』となる。

【００１２】従って、デコーダ９３の出力で見ると、図
６最下段に示すように、ロード値（リミッタ出力）が
『０』のときは分周比４、ロード値が『１』のときは分
周比３、ロード値が『−１』のときは分周比５として
の、各分周動作が実現されていることになる。

【００１３】図７に分周比の可変動作を示す。Ｔ１〜Ｔ
３０は時間軸上のタイミングを示している。リミッタ入
力としては、ローパスフィルタ８３からの位相誤差情報
について、リミット後の値として示している。リミッタ
出力は、カウンタ９２のロードデータとなる値のことで
あるが、この場合上段のリミッタ入力の値と同値とな
る。リミッタ入力（位相誤差情報）が各タイミングで図
示するように推移していくときに、それに応じて分周比
は最下段に示すように変化していくことになる。

【００１４】このような分周比可変動作が実行されたデ
コーダ９３の出力は、１／２分周器９４で分周されて、
パルスディーティが５０％とされた状態で、再生クロッ
クＣＫｐとなる。つまりこの再生クロックＣＫｐは、Ｅ
ＦＭ信号の位相誤差に応じて分周比が可変されること
で、ＥＦＭ信号に同期した周波数信号に収束されていく
ように発生されるものとなる。

【００１５】

【発明が解決しようとする課題】ところでＥＦＭ信号の
ウインドウは３Ｔ〜１１Ｔとされている（０又は１の連
続する長さが３〜１１に制限されている）が、このよう
な信号の場合、ＰＬＬ回路が本来ロックすべき周波数と
は異なる周波数にロックする（サイドロック）条件が生
じ易い。サイドロックを防ぐためには、発振器の発振範
囲を制限することが必要である。

【００１６】上記のような分周比３〜分周比５の範囲で
分周比が変化する発振器の場合、再生クロックＣＫｐの
周波数は、ＭＣＫ／３〜ＭＣＫ／１０に制限されること
になる。マスタークロックＭＣＫ／８がセンター周波数
となるため、このＭＣＫ／８をｆｃとすると、発振器９
０の発振範囲は 0.8ｆｃ〜1.33ｆｃとなる。ところが実
用上、このような発振範囲はサイドロックの防止という
観点から見ると広すぎるものとなり、サイドロックが発
生しやすい状況となっている。

【００１７】発振範囲を狭めるには、センター周波数で
の分周比を上記例の『４』よりも大きく、例えば『８』
『１６』『３２』などのようにすればよい。ところがこ
のためにはマスタークロックＭＣＫの周波数を非常に高
くする必要があり、動作が困難になったり消費電力が増
大するという問題がある。

【００１８】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて、マスタークロック周波数を高くすることな
く、発振器の発振範囲を好適な範囲に制限し、サイドロ
ックを防止できるＰＬＬ回路を提供することを目的とす
る。

【００１９】このためＰＬＬ回路において、入力信号に
対する誤差情報を検出するに誤差検出手段と、誤差情報
に応じて発振周波数を、例えば分周比の可変動作により
変化させることで入力信号に同期した周波数信号を発生
させることのできる発振手段と、発振手段での誤差情報
に応じた発振周波数の変化（例えば分周比の可変動作）
について許可及び不許可の制御を行なうことで、発振手
段で発生させる周波数信号の周波数範囲を制限すること
のできる発振周波数範囲制限手段とを備えるようにす
る。つまり分周比の変化を誤差情報に常に直接は追従し
ないようにすることで、発振範囲を制限する。

【００２０】

【発明の実施の形態】以下本発明の実施の形態として、
ミニディスク再生装置に搭載されるＰＬＬ回路を例にあ
げる。ミニディスク再生装置はミニディスクと呼ばれる
記録可能な光磁気ディスクや再生専用の光ディスクを用
いたオーディオデータ再生装置として知られているもの
である。

【００２１】図１は再生装置の概略的なブロック図を示
している。音声データが記録されているディスク１（ミ
ニディスクと呼ばれる光磁気ディスク又は光ディスク）
はスピンドルモータ２により回転駆動される。光学ヘッ
ド３は回転されているディスク１に対してレーザ光を照
射し、その反射光を検出することで再生動作を行なう。

【００２２】このため光学ヘッド３にはレーザ出力手段
としてのレーザダイオード、偏光ビームスプリッタや対
物レンズ等からなる光学系、及び反射光を検出するため
のディテクタ等が搭載されている。対物レンズ３ａは２
軸機構４によってディスク半径方向及びディスクに接離
する方向に変位可能に保持されている。光学ヘッド３全
体は、スレッド機構５によりディスク半径方向に移動可
能とされている。

【００２３】再生動作によって、光学ヘッド３により光
磁気ディスク１から検出された情報はＲＦアンプ７に供
給される。ＲＦアンプ７は供給された情報の演算処理に
より、再生ＲＦ信号、トラッキングエラー信号、フォー
カスエラー信号、グルーブ情報（光磁気ディスク１にプ
リグルーブ（ウォブリンググルーブ）として記録されて
いる絶対位置情報）等を抽出する。

【００２４】そして、抽出された再生ＲＦ信号は、２値
化回路６で２値化されることでＥＦＭ信号としてのパル
ス列となり、ＥＦＭ／ＣＩＲＣデコーダ８に供給され
る。ＥＦＭ信号はＰＬＬ回路１０にも供給され、ＰＬＬ
回路１０ではＥＦＭ信号に同期した再生クロックＣＫｐ
を生成する。この再生クロックＣＫｐはＥＦＭ／ＣＩＲ
Ｃデコーダ８に供給され、ＥＦＭ信号に対するデコード
処理の基準クロックとなる。

【００２５】ＲＦアンプ７で抽出されるグルーブ情報
は、アドレスデコーダ１０に供給される。アドレスデコ
ーダ１０はグルーブ情報からアドレスデータ（絶対位置
情報）及びアドレスビットクロックを発生させ、ＥＦＭ
／ＣＩＲＣデコーダ８に供給する。この絶対位置情報
は、マイクロコンピュータによって構成されるシステム
コントローラ１１に供給される。また、データとして記
録されているアドレスその他のサブコード情報は、ＥＦ
Ｍ信号がＥＦＭ／ＣＩＲＣデコーダ８でデコードされる
際に抽出されるが、そのアドレス情報や制御動作に供さ
れるサブコードデータもシステムコントローラ１１に供
給され、各種の制御動作に用いられる。

【００２６】ＲＦアンプ７で抽出されるトラッキングエ
ラー信号、フォーカスエラー信号はサーボ回路９に供給
される。サーボ回路９は供給されたトラッキングエラー
信号、フォーカスエラー信号や、システムコントローラ
１１からのトラックジャンプ指令、アクセス指令、スピ
ンドルモータ２の回転速度検出情報等により各種サーボ
駆動信号を発生させ、２軸機構４及びスレッド機構５を
制御してフォーカス及びトラッキング制御を行なう。ま
たＥＦＭ／ＣＩＲＣデコーダ８からのＣＬＶサーボ信号
に基づいてスピンドルモータ２を一定線速度（ＣＬＶ）
に回転制御する。なお、場合によってはスピンドルモー
タ２の回転速度情報を得て一定角速度（ＣＡＶ）に回転
制御するようにしてもよい。

【００２７】ＥＦＭ信号はＥＦＭ／ＣＩＲＣデコーダ８
でＥＦＭ復調、エラー訂正デコード、セクターデコード
等のデコード処理された後、メモリコントローラ１２の
制御によって一旦バッファメモリ１３に書き込まれる。
バッファメモリ１３は１ＭビットのＤ−ＲＡＭが用いら
れたり、４Ｍビット、１６ＭビットのＤ−ＲＡＭが用い
られる。なお、光学ヘッド３による光磁気ディスク１か
らのデータの読み取り及び光学ヘッド３からバッファメ
モリ１３までの系における再生データの転送は高速レー
トで、しかも間欠的に行なわれる。

【００２８】バッファメモリ１３に書き込まれたデータ
は、低速レートで継続的に読み出され、音声圧縮デコー
ダ１４に供給される。ミニディスクシステムにおいては
記録データには音声圧縮処理が施されることでデータ量
が約１／５とされるものであるが、このため再生時には
音声圧縮デコーダ１４で記録時の圧縮処理とは逆の伸長
処理が行なわれて元のデータ量のデジタルオーディオ信
号とされる。

【００２９】音声圧縮処理に対するデコード処理が行な
われた再生データはＤ／Ａ変換器１５によってアナログ
音声信号とされ、出力端子１６から例えばＬ，Ｒアナロ
グ音声信号として出力される。

【００３０】システムコントローラ１１は再生装置全体
を制御する部位とされ、以上のような再生動作に関して
各部の動作制御を行なうことになる。操作部１９はユー
ザー操作に供されるキーが設けられており、その操作情
報はシステムコントローラ１１に供給される。システム
コントローラ１１は操作情報に応じて再生、停止、サー
チなどの動作を実行させる。表示部２０は例えば液晶デ
ィスプレイによって構成され、システムコントローラ１
１の制御によって動作状態やモード、再生時間情報など
の表示を行なう。

【００３１】発振器２１は水晶系のマスタークロックＭ
ＣＫを発生させる。マスタークロックＭＣＫはシステム
コントローラ１１他必要各部に供給され、動作処理に用
いられる。

【００３２】このようなミニディスク再生装置に搭載さ
れる本例のＰＬＬ回路１０の構成を図２に示す。このＰ
ＬＬ回路１０はエッジ検出部３１、位相比較器３２、ロ
ーパスフィルタ３３、発振器３４を有したデジタル回路
構成とされている。

【００３３】エッジ検出部３１、位相比較器３２、発振
器３４にはマスタークロックＭＣＫが供給される。ま
た、発振器３４の出力が再生クロックＣＫｐとなるが、
この再生クロックＣＫｐは位相比較器３２での比較基準
信号として用いられるとともに、ローパスフィルタ３３
（デジタルフィルタ）の処理クロックとされる。

【００３４】２値化処理部６から出力されるＥＦＭ信号
は、このＰＬＬ回路１０におけるエッジ検出部３１に入
力され、エッジタイミングが抽出される。そして、その
エッジタイミング検出信号が位相比較器３２において再
生クロックＣＫｐの位相と比較され、位相誤差情報が出
力される。位相誤差情報はローパスフィルタ３３で帯域
制限処理された後、発振器３４に入力される。

【００３５】発振器３４は、いわゆるＮＣＯ（Number C
ontrolled Oscillator）として形成され、入力された位
相誤差情報に応じて分周比を変化させることで、ＥＦＭ
信号に同期した再生クロックＣＫｐを得る構成とされて
いる。

【００３６】この発振器３４は、図３に示すように基本
的にはリミッタ４１、カウンタ４２、デコーダ４３、１
／２分周期４４から形成される。そしてこれらの基本的
なＮＣＯとしての構成部分とは別に、ｎ段シフトレジス
タ４５（本例の場合は４段シフトレジスタ４５-1〜４５
-4とした）、ゲート回路４６を備えるようにしている。

【００３７】まず基本的なＮＣＯとしての構成部分の動
作としては、位相誤差情報に応じて分周比が可変され発
振周波数（再生クロックＣＫｐ）が変化するものとな
る。ローパスフィルタ３３からの位相誤差情報はまずリ
ミッタ４１に入力され、±１の値に制限される。即ち、
位相誤差情報の値としては、『１』『０』『−１』のい
づれかに制限されることになる。このリミッタ４１の出
力は、カウンタ４２のロードデータとなる。

【００３８】カウンタ４２は、ロード信号ＬＤに応じて
リミッタ４１の出力をロードするとともに、マスターク
ロックＭＣＫに基づいてカウントアップを行なう。次段
のデコーダ４３は、カウンタ４２の値が『３』になった
場合に『１』を出力するように構成されている。またこ
のデコーダ４３の『１』出力がカウンタ４２に対するロ
ード信号ＬＤとなっている。

【００３９】このカウンタ４２、デコーダ４３の動作
は、図６で説明した動作と同様となるため、ここでの重
複説明は避けるが、デコーダ４３の出力で見ると、カウ
ンタ４２のロード値（リミッタ出力）が『０』のときは
分周比４、ロード値が『１』のときは分周比３、ロード
値が『−１』のときは分周比５としての、各分周動作が
実現される。

【００４０】このような分周比可変動作が実行されたデ
コーダ４３の出力は、１／２分周器４４で分周されて、
パルスディーティが５０％とされた状態で、再生クロッ
クＣＫｐとなる。つまりこの再生クロックＣＫｐは、Ｅ
ＦＭ信号の位相誤差に応じて分周比が可変されること
で、ＥＦＭ信号に同期した周波数信号に収束されていく
ように発生されるものとなる。

【００４１】ただし本例では、シフトレジスタ４５及び
ゲート回路４６により、変化許可信号ＥＣを発生させ、
この変化許可信号ＥＣでリミッタ４１の動作を制御する
ようにしている。つまり変化許可信号ＥＣ＝『０』のと
きは、リミッタ４１の出力値は、そのときの入力値（つ
まり位相誤差情報）にかかわらず前値を保持し、出力値
の変化が禁止された状態となる。そして変化許可信号Ｅ
Ｃ＝『１』のときのみ、リミッタ４１の出力は入力され
た位相誤差情報に応じて『１』『０』『−１』のいずれ
かとなる。

【００４２】変化許可信号ＥＣは、リミッタ出力＝
『０』となることが４回以上連続したら『１』となる信
号とされている。即ちリミッタ４１の出力はシフトレジ
スタ４５に供給される。そしてシフトレジスタ４５のシ
フトクロックはデコーダ４３の出力が用いられるため、
各レジスタ４５-1〜４５-4において、過去４タイミング
分のリミッタ出力値（カウンタ４２のロード値）が保持
されることになる。この各レジスタ４５-1〜４５-4のＱ
出力はアンドゲート構成のゲート回路４６に反転入力さ
れるため、各レジスタ４５-1〜４５-4のＱ出力、つまり
各レジスタ４５-1〜４５-4に保持されている値が全て
『０』であるときに、変化許可信号ＥＣは『１』とな
る。これは、リミッタ出力＝『０』となることが４回以
上連続した場合に、リミッタ４１の出力が＋１〜−１の
範囲で変化されることが許可されることを意味する。

【００４３】また、変化許可信号ＥＣが『１』となり、
変化が許可された次のタイミングで変化許可信号ＥＣ＝
『０』となると、リミッタ４１の出力値の変化が禁止さ
れるとともに、リミッタ４１の出力値は『０』にクリア
される。

【００４４】このような変化許可信号ＥＣによってリミ
ッタ４１の動作が制御されたうえでの、本例の発振器３
４での分周比の可変動作を図４に示す。なおこの図４は
前述した図７と同様の形態としており、Ｔ１〜Ｔ３０は
時間軸上のタイミングを示している。リミッタ入力とし
ては、ローパスフィルタ３３からの位相誤差情報につい
て、リミット後の値として示している（本例の場合は、
実際に常にリミットされた値が出力されるわけではな
い）。リミッタ出力は、カウンタ４２のロードデータと
なる値のことである。また図中の矢印ＥＣは、変化許可
信号ＥＣ＝『１』となるタイミングを示している。比較
を行ない易いように、リミッタ入力値（位相誤差情報）
の推移は図７の例と同様にした。

【００４５】この場合、Ｔ１〜Ｔ４時点で４回連続して
リミッタ入力は『１』となっているが、変化許可信号Ｅ
Ｃが『０』であるため、リミッタ出力の変化が許可され
ず、リミッタ出力（＝カウンタ４２のロードデータ）は
『０』となっている。従ってこの期間は発振器３４は分
周比４の動作状態となっている。

【００４６】Ｔ４時点までで『ロード値＝０』が４回続
いたことにより、変化許可信号ＥＣ＝『１』となり、Ｔ
５時点でリミッタ入力＝『１』であったとすると、リミ
ッタ出力の変化が許可されているため、リミッタ出力
（ロード値）＝『１』となる。これによってＴ５時点の
分周比は『３』となる。Ｔ５時点でリミッタ出力＝
『１』となることでレジスタ４５-1の保持値が『１』と
なり、従って変化許可信号ＥＣ＝『０』となるため、Ｔ
６時点ではリミッタ出力（ロード値）＝『０』となる。

【００４７】以降Ｔ９時点まで変化許可信号ＥＣ＝
『１』とならないため、リミッタ出力は位相誤差情報に
関わらず『０』のままとなるが、Ｔ１０時点では変化許
可信号ＥＣ＝『１』となり位相誤差情報『−１』に応じ
てリミッタ出力＝『−１』となり、カウンタ４２に『−
１』がロードされる。

【００４８】このような動作により、分周比は図示する
ように変化していくことになり、これを図７と比較して
みると、本例のようにリミッタ出力が４回以上『０』が
連続しなければ、カウンタ４２のロード値は変化しない
ようにされることで、分周比の変化がかなり制限されて
いることが分かる。

【００４９】今、リミッタ入力である位相誤差情報の値
がずっと『−１』に相当するレベルであった場合を考え
ると、分周比の推移は、『４』→『４』→『４』→
『４』→『５』→『４』→『４』→『４』→『４』→
『５』→『４』→『４』→ ・・・・・となる。つまり５回に
１回だけ分周比が『５』となり、その他の時点は４分周
動作となる。この場合の平均分周比を考えると、（４×
４＋５）／５＝4.2 となる。再生クロックＣＫｐとして
の周波数は、センター周波数＝ｆｃとすると、（４／4.
2 ）×ｆｃ＝ 0.952ｆｃとなる。

【００５０】同様に、リミッタ入力である位相誤差情報
の値がずっと『１』に相当するレベルであった場合を考
えると、分周比の推移は、『４』→『４』→『４』→
『４』→『３』→『４』→『４』→『４』→『４』→
『３』→『４』→『４』→ ・・・・・となる。つまり５回に
１回だけ分周比が『３』となり、その他の時点は４分周
動作となる。この場合の平均分周比を考えると、（４×
４＋３）／５＝3.8 となる。再生クロックＣＫｐとして
の周波数は、（４／3.8 ）×ｆｃ＝ 1.052ｆｃとなる。

【００５１】従って本例の場合、発振器３４の発振周波
数範囲は 0.952ｆｃ〜 1.052ｆｃとなり、従来例として
説明した図５の発振器９０の発振周波数範囲 0.8ｆｃ〜
1.33ｆｃに比べて、範囲がかなり制限されている。即ち
本例の場合はマスタークロックＭＣＫの周波数を高くし
なくても、サイドロックを有効に防止できる程度に発振
周波数範囲を制限することができる。

【００５２】なお、上記例ではシフトレジスタ４５を４
段構成とし、４回連続してリミッタ出力が『０』となっ
たら変化許可信号ＥＣ＝『１』とするようにしたが、シ
フトレジスタ４５を５段構成とすれば、５回連続してリ
ミッタ出力が『０』となったら変化許可信号ＥＣ＝
『１』となることになる。つまり、ｎ段構成のシフトレ
ジスタ４５の『ｎ』の値を大きくすればするほど、発振
周波数範囲を狭く制限できることになる。また『ｎ』の
値をダイナミックに変化させるようにすると、発振周波
数範囲をより細かく設定することができる。もちろん、
リミッタ出力『０』が３回連続したらに２回は変化許可
信号ＥＣ＝『１』としてロード値の変化を許可するとい
ったような制御も可能である。もちろんシフトレジスタ
を用いなくても同様の制御は可能である。

【００５３】また、上記例ではマスタークロックＭＣＫ
の１波単位で再生クロックＣＫｐの周期が変化する構成
のデジタルＰＬＬ回路としたが、マスタークロックＭＣ
Ｋの半波単位で再生クロックＣＫｐの周期が変化するデ
ジタルＰＬＬ回路においても、本発明は適用できるもの
である。

【００５４】なお本例ではミニディスク再生装置に搭載
されるデジタルＰＬＬ回路としたが、本発明のデジタル
ＰＬＬ回路はＣＤ再生装置、ＣＤ−ＲＯＭ再生装置、テ
ープ再生装置など、各種の機器に搭載されるデジタルＰ
ＬＬ回路として好適なものである。

【００５５】

【発明の効果】以上説明したように本発明のデジタルＰ
ＬＬ回路は、発振手段での誤差情報に応じた発振周波数
の変化（例えば分周比の可変動作）について許可及び不
許可の制御を行なうことで、発振手段で発生させる周波
数信号の周波数範囲を制限するようにしている。これに
よってマスタークロック周波数を高くしなくても発振周
波数範囲を制限でき、これによってサイドロックの発生
を有効に防止することができる。

【００５６】特にマスタークロック周波数と発振出力周
波数の周波数比にあまり差がないような場合でも、簡単
に発振周波数範囲の制限及びそれによるサイドロックの
防止を実現できる。さらに、マスタークロック周波数を
高くしなくてもよいことから、動作速度限界の点や消費
電力の削減という点で、非常に有利な構成となる。

【図面の簡単な説明】

【図１】本発明の実施の形態のデジタルＰＬＬ回路を搭
載した再生装置のブロック図である。

【図２】実施の形態のデジタルＰＬＬ回路のブロック図
である。

【図３】実施の形態のデジタルＰＬＬ回路の発振器のブ
ロック図である。

【図４】実施の形態の発振器の分周比の推移の説明図で
ある。

【図５】従来のデジタルＰＬＬ回路のブロック図であ
る。

【図６】デジタルＰＬＬ回路の分周比可変動作の説明図
である。

【図７】従来の発振器の分周比の推移の説明図である。

【符号の説明】

６ ２値化回路、８ ＥＦＭ／ＣＩＲＣデコーダ １０
デジタルＰＬＬ回路、１１ システムコントローラ、
１２ メモリコントローラ、１３ バッファメモリ、１
４ 音声圧縮デコーダ、３１ エッジ検出部、３２ 位
相比較器、３３ローパスフィルタ、３４ 発振器、４１
リミッタ、４２ カウンタ、４３デコーダ、４４ １
／２分周期、４５ シフトレジスタ、４６ ゲート回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号に同期した周波数信号を生成す
   るＰＬＬ回路において、 入力信号に対する誤差情報を検出する誤差検出手段と、 前記誤差検出手段で検出された誤差情報に応じて発振周
   波数を変化させることで前記入力信号に同期した周波数
   信号を発生させることのできる発振手段と、 誤差情報に応じた前記発振手段での発振周波数の変化動
   作についての許可及び不許可の制御を行なうことで、前
   記発振手段で発生させる周波数信号の周波数範囲を制限
   することのできる発振周波数範囲制限手段と、 を備えていることを特徴とするＰＬＬ回路。
2. 【請求項２】 前記発振手段は、前記誤差検出手段で検
   出された誤差情報に応じて分周比を変化させることで前
   記入力信号に同期した周波数信号を発生させるように形
   成され、 前記発振周波数範囲制限手段は、誤差情報に応じた前記
   発振手段での分周比の変化について許可及び不許可の制
   御を行なうことで、前記発振手段で発生させる周波数信
   号の周波数範囲を制限するように構成されていることを
   特徴とする請求項１に記載のＰＬＬ回路。
3. 【請求項３】 前記発振周波数範囲制限手段は、分周比
   の可変範囲内における特定の分周比とされている状態が
   所定期間以上連続した場合にのみ、誤差情報に応じた分
   周比の変化を許可することを特徴とする請求項２に記載
   のＰＬＬ回路。