JPH1063540A - 信号入力回路 - Google Patents
信号入力回路Info
- Publication number
- JPH1063540A JPH1063540A JP8217538A JP21753896A JPH1063540A JP H1063540 A JPH1063540 A JP H1063540A JP 8217538 A JP8217538 A JP 8217538A JP 21753896 A JP21753896 A JP 21753896A JP H1063540 A JPH1063540 A JP H1063540A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input
- comparison
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 低消費電力化、低雑音化が可能である信号入
力回路を提供する。 【解決手段】 保持器５は読み込み信号が入力された時
にデータを読み込み且つ保持し、比較器６は入力された
データと保持器５の出力とを比較し、ＣＰＵ３は比較器
６による比較結果が不一致である場合に読み込み信号を
出力するとともにデータを読み込む。ＣＰＵ３は、比較
器６による比較結果が一致である場合には処理を休止
し、比較器６による比較結果が不一致である場合にはデ
ータの読み込みあるいは当該データの演算処理を実行す
る。または、比較器６による比較結果はＣＰＵ３の割り
込み入力端子に供給され、ＣＰＵ３は、比較器６による
比較結果が一致である場合には予め設定される処理を実
行し、比較器６による比較結果が不一致である場合には
データの読み込みあるいは当該データの演算処理を実行
する。
力回路を提供する。 【解決手段】 保持器５は読み込み信号が入力された時
にデータを読み込み且つ保持し、比較器６は入力された
データと保持器５の出力とを比較し、ＣＰＵ３は比較器
６による比較結果が不一致である場合に読み込み信号を
出力するとともにデータを読み込む。ＣＰＵ３は、比較
器６による比較結果が一致である場合には処理を休止
し、比較器６による比較結果が不一致である場合にはデ
ータの読み込みあるいは当該データの演算処理を実行す
る。または、比較器６による比較結果はＣＰＵ３の割り
込み入力端子に供給され、ＣＰＵ３は、比較器６による
比較結果が一致である場合には予め設定される処理を実
行し、比較器６による比較結果が不一致である場合には
データの読み込みあるいは当該データの演算処理を実行
する。
Description
【０００１】
【発明の属する技術分野】この発明は、入力される信号
が変化したときに当該信号を入力して処理を実行する信
号入力回路に関する。
が変化したときに当該信号を入力して処理を実行する信
号入力回路に関する。
【０００２】
【従来の技術】図３は、従来技術による信号変化監視回
路の構成の一例を示すブロック図である。この信号変化
監視とは、２値の入力信号ｉ0、ｉ1…ｉnの各々が、
“Ｈ”（ハイレベル）から“Ｌ”（ローレベル）、ある
いは“Ｌ”から“Ｈ”へと変化したか否かを監視するこ
とである。
路の構成の一例を示すブロック図である。この信号変化
監視とは、２値の入力信号ｉ0、ｉ1…ｉnの各々が、
“Ｈ”（ハイレベル）から“Ｌ”（ローレベル）、ある
いは“Ｌ”から“Ｈ”へと変化したか否かを監視するこ
とである。
【０００３】図３に示す信号変化監視回路では、ＣＰＵ
（Ｃentral Ｐrocessing Ｕnit：中央処理装置）１３が
数ミリ秒から数十ミリ秒の間隔で定期的にパルス状の読
み込み信号Ｒを発生させる。
（Ｃentral Ｐrocessing Ｕnit：中央処理装置）１３が
数ミリ秒から数十ミリ秒の間隔で定期的にパルス状の読
み込み信号Ｒを発生させる。
【０００４】これに対して３ステートバスバッファ１２
は、読み込み信号Ｒが入力されているときだけ、入力信
号ｉ0、ｉ1…ｉnが供給される入力端子側を高抵抗から
入力状態にし、入力された入力信号ｉ0、ｉ1…ｉnをＣ
ＰＵ１３に渡す。
は、読み込み信号Ｒが入力されているときだけ、入力信
号ｉ0、ｉ1…ｉnが供給される入力端子側を高抵抗から
入力状態にし、入力された入力信号ｉ0、ｉ1…ｉnをＣ
ＰＵ１３に渡す。
【０００５】ＣＰＵ１３は、ここで受け取った入力信号
ｉ0、ｉ1…ｉnの値と前回読み込み信号Ｒを出力したと
きに受け取った対応する入力信号（入力信号ｉ0-1、ｉ
1-1…ｉ n-1）とを比較して、各入力信号ｉ0、ｉ1…ｉn
が変化したか否かを監視する。
ｉ0、ｉ1…ｉnの値と前回読み込み信号Ｒを出力したと
きに受け取った対応する入力信号（入力信号ｉ0-1、ｉ
1-1…ｉ n-1）とを比較して、各入力信号ｉ0、ｉ1…ｉn
が変化したか否かを監視する。
【０００６】
【発明が解決しようとする課題】即ち図３に示す回路に
よれば、入力信号ｉ0、ｉ1…ｉnを定期的に読み込むこと
によって、その変化を監視しているため、ＣＰＵ１３は
入力信号の変化の有無にかかわりなく動作していること
になる。
よれば、入力信号ｉ0、ｉ1…ｉnを定期的に読み込むこと
によって、その変化を監視しているため、ＣＰＵ１３は
入力信号の変化の有無にかかわりなく動作していること
になる。
【０００７】このため、入力信号の変化がなく、処理す
べき項目がなくてもＣＰＵ１３は動作し続ける必要があ
り、低消費電力化の妨げとなっていた。また仮に、処理
すべき項目がない場合にはＣＰＵ１３が休止する構成で
あっても、上述のように入力信号を読み込むために、数
ミリ秒から数十ミリ秒の間隔でＣＰＵ１３を再起動させ
る必要があった。
べき項目がなくてもＣＰＵ１３は動作し続ける必要があ
り、低消費電力化の妨げとなっていた。また仮に、処理
すべき項目がない場合にはＣＰＵ１３が休止する構成で
あっても、上述のように入力信号を読み込むために、数
ミリ秒から数十ミリ秒の間隔でＣＰＵ１３を再起動させ
る必要があった。
【０００８】さらに、このような信号変化監視回路で
は、ＣＰＵ１３の動作間隔である数ミリ秒から数十ミリ
秒の周期の可聴周波数帯域の雑音（数十Ｈｚから数百Ｈ
ｚ）が発生する。
は、ＣＰＵ１３の動作間隔である数ミリ秒から数十ミリ
秒の周期の可聴周波数帯域の雑音（数十Ｈｚから数百Ｈ
ｚ）が発生する。
【０００９】従って、この回路を、増幅した音響をスピ
ーカ等により出力する装置に適用する場合には、増幅器
に雑音成分が混入し、必要な音声とともに雑音が出力さ
れることがある。このため、増幅器と信号変化監視回路
とを分離したり、各々の回路をシールドケースで囲む等
の対策が必要であった。この発明は、このような背景の
下になされたもので、低消費電力化および低雑音化が可
能である信号入力回路を提供することを目的としてい
る。
ーカ等により出力する装置に適用する場合には、増幅器
に雑音成分が混入し、必要な音声とともに雑音が出力さ
れることがある。このため、増幅器と信号変化監視回路
とを分離したり、各々の回路をシールドケースで囲む等
の対策が必要であった。この発明は、このような背景の
下になされたもので、低消費電力化および低雑音化が可
能である信号入力回路を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、データの読
み込み時に読み込み信号を出力するデータ処理手段と、
前記読み込み信号が入力された時に前記データを読み込
み且つ保持するデータ保持手段と、入力された前記デー
タと前記データ保持手段の出力とを比較するデータ比較
手段と具備し、前記データ処理手段は、前記データ比較
手段による比較結果が不一致である場合に前記データを
読み込むことを特徴とする。また、請求項２に記載の発
明にあっては、請求項１に記載の信号入力回路では、前
記データ処理手段は、前記データ比較手段による比較結
果が一致である場合には処理を休止し、前記データ比較
手段による比較結果が不一致である場合には前記データ
の読み込みあるいは当該データの演算処理を実行するこ
とを特徴とする。また、請求項３に記載の発明にあって
は、請求項１に記載の信号入力回路では、前記データ比
較手段による比較結果は前記データ処理手段の割り込み
入力端子に供給され、前記データ処理手段は、前記デー
タ比較手段による比較結果が一致である場合には予め設
定される処理を実行し、前記データ比較手段による比較
結果が不一致である場合には前記データの読み込みある
いは当該データの演算処理を実行することを特徴とす
る。
ために、請求項１に記載の発明にあっては、データの読
み込み時に読み込み信号を出力するデータ処理手段と、
前記読み込み信号が入力された時に前記データを読み込
み且つ保持するデータ保持手段と、入力された前記デー
タと前記データ保持手段の出力とを比較するデータ比較
手段と具備し、前記データ処理手段は、前記データ比較
手段による比較結果が不一致である場合に前記データを
読み込むことを特徴とする。また、請求項２に記載の発
明にあっては、請求項１に記載の信号入力回路では、前
記データ処理手段は、前記データ比較手段による比較結
果が一致である場合には処理を休止し、前記データ比較
手段による比較結果が不一致である場合には前記データ
の読み込みあるいは当該データの演算処理を実行するこ
とを特徴とする。また、請求項３に記載の発明にあって
は、請求項１に記載の信号入力回路では、前記データ比
較手段による比較結果は前記データ処理手段の割り込み
入力端子に供給され、前記データ処理手段は、前記デー
タ比較手段による比較結果が一致である場合には予め設
定される処理を実行し、前記データ比較手段による比較
結果が不一致である場合には前記データの読み込みある
いは当該データの演算処理を実行することを特徴とす
る。
【００１１】この発明によれば、データ保持手段は読み
込み信号が入力された時にデータを読み込み且つ保持
し、データ比較手段は入力されたデータとデータ保持手
段の出力とを比較し、データ処理手段はデータ比較手段
による比較結果が不一致である場合に読み込み信号を出
力するとともにデータを読み込む。またデータ処理手段
は、データ比較手段による比較結果が一致である場合に
は処理を休止し、データ比較手段による比較結果が不一
致である場合にはデータの読み込みあるいは当該データ
の演算処理を実行する。あるいは、データ比較手段によ
る比較結果はデータ処理手段の割り込み入力端子に供給
され、データ処理手段は、データ比較手段による比較結
果が一致である場合には予め設定される処理を実行し、
データ比較手段による比較結果が不一致である場合には
データの読み込みあるいは当該データの演算処理を実行
する。
込み信号が入力された時にデータを読み込み且つ保持
し、データ比較手段は入力されたデータとデータ保持手
段の出力とを比較し、データ処理手段はデータ比較手段
による比較結果が不一致である場合に読み込み信号を出
力するとともにデータを読み込む。またデータ処理手段
は、データ比較手段による比較結果が一致である場合に
は処理を休止し、データ比較手段による比較結果が不一
致である場合にはデータの読み込みあるいは当該データ
の演算処理を実行する。あるいは、データ比較手段によ
る比較結果はデータ処理手段の割り込み入力端子に供給
され、データ処理手段は、データ比較手段による比較結
果が一致である場合には予め設定される処理を実行し、
データ比較手段による比較結果が不一致である場合には
データの読み込みあるいは当該データの演算処理を実行
する。
【００１２】
【発明の実施の形態】以下に本発明について説明する。
図１は、本発明の一実施の形態にかかる信号入力回路の
構成を示すブロック図である。図１に示す入力回路は、
ｎ＋１ビット（ビット０〜ビットｎ）のデータを入力す
る構成である。
図１は、本発明の一実施の形態にかかる信号入力回路の
構成を示すブロック図である。図１に示す入力回路は、
ｎ＋１ビット（ビット０〜ビットｎ）のデータを入力す
る構成である。
【００１３】同図において、２は３ステートバスバッフ
ァである。この３ステートバッファ２は、入力された入
力データｉ0〜ｉnをＣＰＵ３に渡すための入力バッファ
であるが、ＣＰＵ３からの読み込み信号Ｒが入力される
ことによって、各データ入力端子が高抵抗状態から入力
状態になる。
ァである。この３ステートバッファ２は、入力された入
力データｉ0〜ｉnをＣＰＵ３に渡すための入力バッファ
であるが、ＣＰＵ３からの読み込み信号Ｒが入力される
ことによって、各データ入力端子が高抵抗状態から入力
状態になる。
【００１４】このＣＰＵ３には、後述する不一致信号Ｄ
が入力される。ＣＰＵ３は、この不一致信号Ｄが“Ｌ”
のときは休止状態（ＣＰＵ３が低消費電力状態で待機す
る場合や、他の処理を行うことを含む）であり、不一致
信号が“Ｈ”になることで動作状態に移る。
が入力される。ＣＰＵ３は、この不一致信号Ｄが“Ｌ”
のときは休止状態（ＣＰＵ３が低消費電力状態で待機す
る場合や、他の処理を行うことを含む）であり、不一致
信号が“Ｈ”になることで動作状態に移る。
【００１５】３ステートバスバッファが出力するデータ
は、ＣＰＵ３と保持器５とに供給される。保持器５は、
読み取り信号Ｒが入力されることによって３ステートバ
スバッファの出力データを読み取って出力し、読み取り
信号Ｒが入力されていない場合には読み取ったデータを
保持して出力する。
は、ＣＰＵ３と保持器５とに供給される。保持器５は、
読み取り信号Ｒが入力されることによって３ステートバ
スバッファの出力データを読み取って出力し、読み取り
信号Ｒが入力されていない場合には読み取ったデータを
保持して出力する。
【００１６】６は比較器であり、入力データｉ0〜ｉnと
保持器５が出力するデータとが入力され、これらを比較
して一致していなければ不一致信号Ｄを出力する。この
不一致信号ＤはＣＰＵ３が有する割り込み入力端子等に
入力される。
保持器５が出力するデータとが入力され、これらを比較
して一致していなければ不一致信号Ｄを出力する。この
不一致信号ＤはＣＰＵ３が有する割り込み入力端子等に
入力される。
【００１７】以下に、本実施の形態の動作について説明
する。図２は、本実施の形態の各部における信号レベル
等を示すタイミングチャートである。なお図２において
は、入力データｉnと、これに対応する保持器５の出力
ビット（データｉn）に関して示している。
する。図２は、本実施の形態の各部における信号レベル
等を示すタイミングチャートである。なお図２において
は、入力データｉnと、これに対応する保持器５の出力
ビット（データｉn）に関して示している。
【００１８】図２の時刻ｔ0においては、入力データｉn
のレベルと保持器５の出力のレベルとは一致している。
この場合、比較器６が出力する不一致信号Ｄは“Ｌ”で
あるので、ＣＰＵ３は休止状態のままである。
のレベルと保持器５の出力のレベルとは一致している。
この場合、比較器６が出力する不一致信号Ｄは“Ｌ”で
あるので、ＣＰＵ３は休止状態のままである。
【００１９】次に、時刻ｔ1において入力データｉnが
“Ｌ”から“Ｈ”へと変化した。即ち、入力データｉn
のレベルと保持器５の出力のレベルとは異なる状態とな
り、このため比較器６が出力する不一致信号Ｄは“Ｈ”
となる。
“Ｌ”から“Ｈ”へと変化した。即ち、入力データｉn
のレベルと保持器５の出力のレベルとは異なる状態とな
り、このため比較器６が出力する不一致信号Ｄは“Ｈ”
となる。
【００２０】この不一致信号Ｄが“Ｈ”になることで、
ＣＰＵ３が動作状態になり、読み込み信号Ｒを出力す
る。これによって、３ステートバスバッファ２が入力状
態となってＣＰＵ３に入力データが読み込まれる。
ＣＰＵ３が動作状態になり、読み込み信号Ｒを出力す
る。これによって、３ステートバスバッファ２が入力状
態となってＣＰＵ３に入力データが読み込まれる。
【００２１】また、同時に保持器５の出力は、新たに読
み込まれた入力データの内容に書き換えられる。従っ
て、比較器６が出力する不一致信号Ｄは再び“Ｌ”とな
る。なお、ＣＰＵ３は動作状態となってから、所定の処
理を終了すると（この間、一例として数十ミリ秒）、再
び休止状態に戻る。
み込まれた入力データの内容に書き換えられる。従っ
て、比較器６が出力する不一致信号Ｄは再び“Ｌ”とな
る。なお、ＣＰＵ３は動作状態となってから、所定の処
理を終了すると（この間、一例として数十ミリ秒）、再
び休止状態に戻る。
【００２２】さらに、時刻ｔ2において入力データｉnが
“Ｈ”から“Ｌ”へと変化した。即ち、入力データｉn
のレベルと保持器５の出力のレベルとは異なる状態とな
り、このため比較器６が出力する不一致信号Ｄは“Ｈ”
となる。
“Ｈ”から“Ｌ”へと変化した。即ち、入力データｉn
のレベルと保持器５の出力のレベルとは異なる状態とな
り、このため比較器６が出力する不一致信号Ｄは“Ｈ”
となる。
【００２３】この不一致信号Ｄが“Ｈ”になることで、
上述同様にＣＰＵ３が動作状態になり、読み込み信号Ｒ
を出力し、３ステートバスバッファ２が入力状態となっ
てＣＰＵ３に入力データが読み込まれる。
上述同様にＣＰＵ３が動作状態になり、読み込み信号Ｒ
を出力し、３ステートバスバッファ２が入力状態となっ
てＣＰＵ３に入力データが読み込まれる。
【００２４】また、同時に保持器５の出力は、新たに読
み込まれた入力データの内容に書き換えられ、比較器６
が出力する不一致信号Ｄは再び“Ｌ”となる。この後、
ＣＰＵ３は再び休止状態に戻る。
み込まれた入力データの内容に書き換えられ、比較器６
が出力する不一致信号Ｄは再び“Ｌ”となる。この後、
ＣＰＵ３は再び休止状態に戻る。
【００２５】このように本実施の形態では、入力データ
ｉｎのレベルが変化してから、ＣＰＵ３による所定の処
理が終了するまでの間、当該ＣＰＵ３が動作状態とな
り、これ以外ではＣＰＵ３が休止状態となるため、信号
入力回路の消費電力を低減化させることができる。ま
た、ＣＰＵ３は周期的に休止状態から動作状態に移る必
要がないため、特に可聴周波数帯の雑音成分が発生する
ことはない。
ｉｎのレベルが変化してから、ＣＰＵ３による所定の処
理が終了するまでの間、当該ＣＰＵ３が動作状態とな
り、これ以外ではＣＰＵ３が休止状態となるため、信号
入力回路の消費電力を低減化させることができる。ま
た、ＣＰＵ３は周期的に休止状態から動作状態に移る必
要がないため、特に可聴周波数帯の雑音成分が発生する
ことはない。
【００２６】なお上述の実施の形態では、入力データｉn
のレベルが変化した場合についてを例に挙げて説明した
が、入力データｉ0〜ｉnの何れが変化した場合も動作は
同様であるので、その説明は省略する。
のレベルが変化した場合についてを例に挙げて説明した
が、入力データｉ0〜ｉnの何れが変化した場合も動作は
同様であるので、その説明は省略する。
【００２７】また上述の実施の形態では、ＣＰＵ３は動
作状態になってから所定の処理が終了した後に休止状態
に戻ったが、図２に示すように、動作状態になってから
予め設定される所定の時間ｔa（例えば数十ミリ秒）が
経過した後に、休止状態に戻る構成であってもよい。
作状態になってから所定の処理が終了した後に休止状態
に戻ったが、図２に示すように、動作状態になってから
予め設定される所定の時間ｔa（例えば数十ミリ秒）が
経過した後に、休止状態に戻る構成であってもよい。
【００２８】
【発明の効果】以上説明したように、この発明によれ
ば、データ保持手段は読み込み信号が入力された時にデ
ータを読み込み且つ保持し、データ比較手段は入力され
たデータとデータ保持手段の出力とを比較し、データ処
理手段はデータ比較手段による比較結果が不一致である
場合に読み込み信号を出力するとともにデータを読み込
む。またデータ処理手段は、データ比較手段による比較
結果が一致である場合には処理を休止し、データ比較手
段による比較結果が不一致である場合にはデータの読み
込みあるいは当該データの演算処理を実行する。あるい
は、データ比較手段による比較結果はデータ処理手段の
割り込み入力端子に供給され、データ処理手段は、デー
タ比較手段による比較結果が一致である場合には予め設
定される処理を実行し、データ比較手段による比較結果
が不一致である場合にはデータの読み込みあるいは当該
データの演算処理を実行するので、低消費電力化および
低雑音化が可能である信号入力回路が実現可能であると
いう効果が得られる。
ば、データ保持手段は読み込み信号が入力された時にデ
ータを読み込み且つ保持し、データ比較手段は入力され
たデータとデータ保持手段の出力とを比較し、データ処
理手段はデータ比較手段による比較結果が不一致である
場合に読み込み信号を出力するとともにデータを読み込
む。またデータ処理手段は、データ比較手段による比較
結果が一致である場合には処理を休止し、データ比較手
段による比較結果が不一致である場合にはデータの読み
込みあるいは当該データの演算処理を実行する。あるい
は、データ比較手段による比較結果はデータ処理手段の
割り込み入力端子に供給され、データ処理手段は、デー
タ比較手段による比較結果が一致である場合には予め設
定される処理を実行し、データ比較手段による比較結果
が不一致である場合にはデータの読み込みあるいは当該
データの演算処理を実行するので、低消費電力化および
低雑音化が可能である信号入力回路が実現可能であると
いう効果が得られる。
【００２９】即ちこの発明によれば、中央処理装置によ
る常時もしくは周期的な入力信号の監視を行う必要がな
く、完全に休止状態にすることができる。これは、入力
信号の変化を監視する回路を設けたことにより、中央処
理装置は入力信号が変化していない場合には休止状態を
保つことができるからで、これにより低消費電力化がで
きるようになる。
る常時もしくは周期的な入力信号の監視を行う必要がな
く、完全に休止状態にすることができる。これは、入力
信号の変化を監視する回路を設けたことにより、中央処
理装置は入力信号が変化していない場合には休止状態を
保つことができるからで、これにより低消費電力化がで
きるようになる。
【００３０】雑音を除去するために回路の分離、および
シールドケース等による対策が不要になる。これは、中
央処理装置が周期的に動作していないため、中央処理装
置からの周期的な雑音が発生しないからである。また、
入力の変化があった場合の処理も、中央処理装置は数十
ミリ秒で処理を完了して再度中央処理装置が休止状態に
なるため、人の可聴範囲の雑音は発生しないからであ
る。
シールドケース等による対策が不要になる。これは、中
央処理装置が周期的に動作していないため、中央処理装
置からの周期的な雑音が発生しないからである。また、
入力の変化があった場合の処理も、中央処理装置は数十
ミリ秒で処理を完了して再度中央処理装置が休止状態に
なるため、人の可聴範囲の雑音は発生しないからであ
る。
【図１】 本発明の一実施の形態にかかる信号入力回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 同実施の形態の各部における信号レベル等を
示すタイミングチャートである。
示すタイミングチャートである。
【図３】 従来技術による信号変化監視回路の構成の一
例を示すブロック図である。
例を示すブロック図である。
３ ＣＰＵ（データ処理手段） ５ 保持器（データ保持手段） ６ 比較器（データ比較手段）
Claims (3)
- 【請求項１】 データの読み込み時に読み込み信号を出
力するデータ処理手段（３）と、 前記読み込み信号が入力された時に前記データを読み込
み且つ保持するデータ保持手段（５）と、 入力された前記データと前記データ保持手段の出力とを
比較するデータ比較手段（６）と具備し、 前記データ処理手段は、前記データ比較手段による比較
結果が不一致である場合に前記データを読み込むことを
特徴とする信号入力回路。 - 【請求項２】 前記データ処理手段は、 前記データ比較手段による比較結果が一致である場合に
は処理を休止し、 前記データ比較手段による比較結果が不一致である場合
には前記データの読み込みあるいは当該データの演算処
理を実行することを特徴とする請求項１に記載の信号入
力回路。 - 【請求項３】 前記データ比較手段による比較結果は前
記データ処理手段の割り込み入力端子に供給され、 前記データ処理手段は、 前記データ比較手段による比較結果が一致である場合に
は予め設定される処理を実行し、 前記データ比較手段による比較結果が不一致である場合
には前記データの読み込みあるいは当該データの演算処
理を実行することを特徴とする請求項１に記載の信号入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217538A JPH1063540A (ja) | 1996-08-19 | 1996-08-19 | 信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217538A JPH1063540A (ja) | 1996-08-19 | 1996-08-19 | 信号入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063540A true JPH1063540A (ja) | 1998-03-06 |
Family
ID=16705831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8217538A Pending JPH1063540A (ja) | 1996-08-19 | 1996-08-19 | 信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016597A1 (fr) * | 1998-09-14 | 2000-03-23 | Ibiden Co., Ltd. | Plaquette de circuit imprime et son procede de fabrication |
-
1996
- 1996-08-19 JP JP8217538A patent/JPH1063540A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016597A1 (fr) * | 1998-09-14 | 2000-03-23 | Ibiden Co., Ltd. | Plaquette de circuit imprime et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306532B1 (ko) | 클록제어형정보처리장치 | |
| US5404356A (en) | Microcomputer with watchdog timer and I/O port control | |
| JPH1063540A (ja) | 信号入力回路 | |
| JPH10240371A (ja) | ディジタル信号処理プロセッサのクロック速度制御装置 | |
| KR970004088B1 (ko) | 디지탈 신호 처리기 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JP2558721B2 (ja) | 入出力回路 | |
| JP2001356917A (ja) | パルス判定装置 | |
| JP4206309B2 (ja) | データ処理方法及び装置 | |
| JPH04321999A (ja) | 半導体集積回路 | |
| JPH0241532A (ja) | マイクロプロセッサの例外処理方法 | |
| JPH02263222A (ja) | ディジタル・シグナル・プロセッサーのリセット入力方式 | |
| JPS63253598A (ja) | Ｒｏｍ装置 | |
| JPH05100889A (ja) | 自己診断回路 | |
| JPH0764824A (ja) | プログラマブルコントローラ | |
| JPH04175917A (ja) | ノイズ除去回路 | |
| JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 | |
| JPH01133174A (ja) | プログラム同期回路 | |
| JPS63129426A (ja) | デ−タフロ−型計算機用タイマ−モジユ−ル | |
| JPS6285349A (ja) | タイマ制御方式 | |
| JPH01189749A (ja) | 割込み制御方法 | |
| JPS6086606A (ja) | デイジタル制御装置 | |
| JPS6324432A (ja) | デイジタル入出力制御装置 | |
| JPS62241043A (ja) | 履歴情報収集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991019 |