JPH1069401A - エミュレータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムの実行をブレークさせたときのプ
ログラムカウンタが示す現在のアドレスまでのプログラ
ム実行経路の把握が容易でない課題があった。 【解決手段】 分岐命令が実行されたときの各種情報を
格納するトレース情報格納手段と、前記分岐命令の実行
および復帰命令の実行を検出し、前記復帰命令の実行を
検出したときの前記トレース情報格納手段へ格納されて
いる最新の前記各種情報を前記トレース情報格納手段か
ら削除する分岐・復帰命令実行検出回路と、前記トレー
ス情報格納手段へ格納されている前記各種情報を前記ホ
ストコンピュータからの要求をもとに参照可能にするト
レース情報参照回路とを備えるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータシステムの開発を効率良く行うことの出来るエミ
ュレータ装置に関するものである。

【０００２】

【従来の技術】マイクロコンピュータシステムのプログ
ラム開発では、プログラム上の誤りを発見、修正するた
めの支援システムとしてエミュレータ装置が用いられ
る。図４は、従来のエミュレータ装置の構成を示すシス
テム構成図であり、図において、１はエミュレータ装置
３を制御するためのホストコンピュータ、２はホストコ
ンピュータ１との間でコマンドやデータを送受信する通
信ケーブル、３はターゲットシステム４で動作するプロ
グラムを実行することでデバッグを行うエミュレータ装
置、４はマイクロコンピュータを構成するターゲットシ
ステム、５はターゲットシステム４とエミュレータ装置
３との間を接続したプローブ装置である。このプローブ
装置５の先端は、ターゲットシステム４上のＣＰＵ（マ
イクロコンピュータ）パッケージと同一の形状をしてお
り、前記ＣＰＵのソケットへ接続される。

【０００３】図５は、エミュレータ装置３の内部構成を
示すブロック図であり、図において、１１はエミュレー
ション用マイクロコンピュータ、１２はホストコンピュ
ータ１でソースプログラムから変換した機械語によるオ
ブジェクトプログラムを格納するエミュレーションメモ
リである。１３はシステムバス、１４はホストコンピュ
ータ１から発行されたコマンドを解釈してその解釈に応
じた処理を行い、エミュレータ装置３の各部の制御を行
うモニタ回路、１５はシステムバス１３を制御するため
のバス制御回路である。

【０００４】このエミュレータ装置は、プログラムの実
行機能とターゲットシステムの状態やマイクロコンピュ
ータの内部状態を参照する機能を備えている。プログラ
ムの実行機能は、ターゲットシステムを動作させるため
のプログラムをＲＯＭに格納することなく、ホストコン
ピュータで作成したプログラムを前記ターゲットシステ
ム上で実行できる機能である。また、ターゲットシステ
ムの状態やマイクロコンピュータの内部状態を参照する
機能は、プログラムの実行を途中で停止させるブレーク
機能を用いてプログラムを断続的に実行させ、前記ター
ゲットシステムの状態や前記マイクロコンピュータのレ
ジスタなどの内部状態を監視する機能である。

【０００５】次に動作について説明する。先ず、ホスト
コンピュータ１上で動作するデバッグソフトウェアを起
動させ、そのデバッグソフトウェアによる操作を行うこ
とでエミュレータ装置３を制御する。このとき、コンパ
イラを使用して作成されたソースプログラムから機械語
に変換されたオブジェクトプログラムがホストコンピュ
ータ１に格納されている。前記デバッグソフトウェアに
よる操作によりホストコンピュータ１からコマンドが発
行されると、そのコマンドをモニタ回路１４が解釈し、
その解釈に応じた処理を実行する。この処理では、ホス
トコンピュータ１から送られてくる機械語に変換された
オブジェクトプログラムを受け取り、エミュレーション
メモリ１２へ格納する。そして、予めユーザがホストコ
ンピュータ１で設定した条件をそれぞれの回路へ設定す
る。その後、エミュレーションメモリ１２へ格納したプ
ログラムをエミュレーション用マイクロコンピュータ１
１に実行させ、必要に応じてプログラム実行をブレーク
させながらユーザはデバッグ作業を進める。このときモ
ニタ回路１４はバス制御回路１５によりシステムバス１
３を制御する。

【０００６】

【発明が解決しようとする課題】従来のエミュレータ装
置は以上のように構成されているので、プログラムの実
行をブレークさせたときのプログラムカウンタが示す現
在のアドレスまで、どのような経路を経てプログラム動
作が進んできたかを確認するのが容易でない課題があっ
た。

【０００７】このため、複数の場所から呼び出されてい
るサブルーチンの中でプログラムが停止した場合、その
停止したサブルーチンの実行状態がどこの場所から呼び
出されているものなのかを知るためには、スタックに格
納されている戻りアドレスから推定する推定作業が必要
であり、特にスタックに格納されている戻りアドレスの
配置、スタックの先頭を指し示すポインタからのオフセ
ットなどのスタックの形式がサブルーチン毎に異なると
きには前記推定作業が容易でなく、正しい戻りアドレス
を知ることが困難になる課題があった。

【０００８】また、サブルーチンへ分岐したときの分岐
アドレスを前記推定作業により求めるためには、スタッ
クへ格納されている戻りアドレスから推測する計算が必
要となり、マイクロコンピュータの命令セットによって
は前記計算が困難になる課題があった。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、サブルーチン分岐および割込み分
岐についてのトレース情報をもとにプログラムの実行経
路の把握を容易にしてデバッグを効率的に行うエミュレ
ータ装置を得ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１記載の発明に係
るエミュレータ装置は、分岐命令が実行されたときの各
種情報を順に格納するメモリと、前記分岐命令の実行お
よび復帰命令の実行を検出し、前記分岐命令の実行検出
をもとに前記各種情報を前記メモリへ格納し、前記復帰
命令の実行検出をもとにそのときの前記メモリに格納さ
れている最新の前記各種情報を前記メモリから削除する
分岐・復帰命令実行検出回路と、前記メモリへ格納され
ている前記各種情報を前記ホストコンピュータからの要
求をもとに参照可能にするトレース情報参照回路とを備
えるようにしたものである。

【００１１】請求項２記載の発明に係るエミュレータ装
置は、サブルーチン分岐命令の実行および割込み分岐命
令の実行とサブルーチン分岐先からの復帰命令の実行お
よび割込み分岐先からの復帰命令の実行を検出する分岐
・復帰命令実行検出回路を備えるようにしたものであ
る。

【００１２】請求項３記載の発明に係るエミュレータ装
置は、プログラム実行中のアドレスバス、データバス、
命令フェッチ信号および命令実行信号を監視しサブルー
チン分岐命令の実行、割込み分岐命令の実行、サブルー
チン分岐先からの復帰命令の実行および割込み分岐先か
らの復帰命令の実行を検出する分岐・復帰命令実行検出
回路を備えるようにしたものである。

【００１３】請求項４記載の発明に係るエミュレータ装
置は、分岐命令の実行を検出するとサブルーチン分岐命
令ならびに割込み分岐命令の実行時の実行アドレスおよ
び予め決められたアドレスに格納された索引データなど
の各種情報をメモリへ格納し、サブルーチン分岐からの
復帰命令の実行や割込み分岐からの復帰命令の実行を検
出すると前記メモリに格納されているサブルーチン分岐
命令ならびに割込み分岐命令の実行時の最新の前記実行
アドレスおよび前記索引データを削除する分岐・復帰命
令実行検出回路を備えるようにしたものである。

【００１４】請求項５記載の発明に係るエミュレータ装
置は、サブルーチン分岐命令または割込み分岐命令の実
行を検出したときのそれら分岐命令の実行アドレスがモ
ニタ回路により設定されたアドレス範囲にあると、前記
分岐命令のアドレスをメモリに格納し、アドレス比較回
路に設定されたデータ格納指定情報が各種情報を前記メ
モリへ格納することを示していると、前記アドレス比較
回路に設定されたアドレスへの書き込みをリード・ライ
ト信号比較回路が検出することでデータ保存レジスタに
格納されているデータを索引データとして前記メモリに
格納し、また復帰命令の実行を検出したときのアドレス
が前記アドレス範囲にあり前記データ格納指定情報が前
記各種情報を前記メモリに格納することを示している
と、前記データ保存レジスタに格納されている前記デー
タと一致する索引データをもとに最新の前記分岐命令の
アドレスおよびその索引データを前記メモリから削除す
る分岐・復帰命令実行検出回路を有した履歴データ保存
回路を備えるようにしたものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この実施の形態１のエミュレー
タ装置の履歴データ保存回路の構成を示すブロック図で
ある。この実施の形態１のエミュレータ装置のシステム
構成は図４に示した従来のエミュレータ装置のシステム
構成と同様であり、この実施の形態のエミュレータ装置
のシステム構成図として図４を使用して説明する。図１
において、３１はアドレス比較回路、３２はリード・ラ
イト信号比較回路、３３はデータ保存レジスタ、３４は
システムバスおよびステータス信号線を監視してサブル
ーチン分岐命令または割込み分岐命令を検出する分岐・
復帰命令実行検出回路、３５は分岐履歴データを保存す
るメモリである。３６はデータ保存レジスタ３３に格納
されたデータを保存するメモリ領域であり、メモリ３５
内に設けられている。また、３６ａ，３６ｂ，３６ｃ・
・・３６ｇはデータ保存レジスタ３３に格納されたデー
タが保存されるメモリ領域であり、メモリ３５内に設け
られている。３７ａ，３７ｂ，３７ｃ・・・３７ｇは、
サブルーチン分岐実行命令または割込み分岐実行命令の
実行時のプログラムカウンタ値が格納されるメモリ領域
でありメモリ３５内に設けられている。３９はメモリ３
５へ格納されている前記分岐履歴データなどの各種情報
をホストコンピュータ１からの要求をもとに参照可能に
する機能を有したモニタ回路（トレース情報参照回
路）、１００はアドレス比較回路３１、リード・ライト
信号比較回路３２、データ保存レジスタ３３、分岐・復
帰命令実行検出回路３４、メモリ３５を有した履歴デー
タ保存回路である。

【００１６】次に動作について説明する。先ず、プログ
ラムの実行を行う前の初期設定処理として、プログラム
の分岐命令が実行された場合にメモリ３５のメモリ領域
３６ａ〜３６ｇに格納されるデータであり、前記分岐命
令が実行されたときのプログラム上での状況（例えば、
Ｉ／Ｏポートが入力または出力に設定されている状況
や、マルチタスク処理が行われるときのタスク種別の状
況など）を示すコード（数値）データ（以下、索引デー
タという）をエミュレータ装置が特定できるようにする
ための基準となるデータをアドレス比較回路３１へ設定
する。この基準となるデータは、分岐命令が実行された
ときに前記索引データの格納される予め指定されたメモ
リアドレスであり、例えばリアルタイムＯＳを用いたプ
ログラムでのタスクＩＤ、ポートの入出力設定用のコン
トロールワードなどが格納されるＲＡＭやＩ／Ｏのコン
トロールワードレジスタのアドレスであってもよい。ま
た、前記索引データを前記メモリ領域３６ａ〜３６ｇへ
格納しない旨を指定することも可能であり、ホストコン
ピュータ１から与えられるデータ格納指定情報により指
定される。これらデータはモニタ回路３９によりアドレ
ス比較回路３１へ設定される。また、サブルーチン分岐
・復帰命令や割込み分岐・復帰命令の実行を検出するア
ドレス範囲をホストコンピュータ１からエミュレータ装
置に設定する。このアドレス範囲はモニタ回路３９によ
り分岐・復帰命令実行検出回路３４に設定される。

【００１７】以上の初期設定終了後、プログラムを実行
する。そして、このプログラムの実行中、索引データを
前記メモリ領域へ格納する旨が指定されていると、アド
レス比較回路３１とリード・ライト信号比較回路３２に
よるシステムバスの監視によりアドレス比較回路３１に
設定された前記アドレスへメモリ書き込みがあったこと
が検出されると、前記アドレスへ書き込まれた前記索引
データがデータ保存レジスタ３３へ転送される。

【００１８】分岐・復帰命令実行検出回路３４は、サブ
ルーチン分岐命令または割込み分岐命令を検出したとき
にその分岐命令を実行したアドレスが前記設定されてい
るアドレス範囲にあると、その分岐命令を実行したアド
レスをメモリ領域３７ａ〜３７ｇへ格納し、索引データ
の格納の指定があるときにはデータ保存レジスタ３３に
転送され格納されている前記索引データを前記メモリ領
域３６ａ〜３６ｇへ同時に格納する。この場合、メモリ
領域３６ａ〜３６ｇへ格納される前記索引データおよび
メモリ領域３７ａ〜３７ｇへ格納される前記分岐命令を
実行したアドレスは順次メモリ３５の下側へ格納されて
いく。

【００１９】また、分岐・復帰命令実行検出回路３４
は、サブルーチン復帰命令または割込み復帰命令を検出
したときにその復帰命令を実行したアドレスが前記設定
されているアドレス範囲にあるか否かを判定する。この
結果、前記復帰命令を実行したアドレスが前記アドレス
範囲にあり、かつ索引データを前記メモリ領域へ格納す
る旨が指定されていると、データ保存レジスタ３３に保
存されている索引データと一致する最新のメモリ内容
（この場合、メモリ領域３６ｇ，３７ｇのメモリ内容）
をメモリ３５から削除する。また、索引データを前記メ
モリ領域へ格納する旨が指定されていないときには最も
新しいデータを削除する。

【００２０】従って、図２に示すようなサブルーチン分
岐を繰り返しネストが深くなるプログラム構造において
は、メモリ３５へ図３に示すような索引データと分岐命
令のアドレスが格納され、復帰命令により最新のメモリ
内容（分岐アドレス）が削除される。すなわち、メモリ
３５へ格納されたサブルーチンＳ３への分岐命令のアド
レス“分岐Ｃ”はサブルーチンＳ３における復帰命令
“復帰Ａ”の実行により削除され、またメモリ３５へ格
納されたサブルーチンＳ２への分岐命令のアドレス“分
岐Ｂ”はサブルーチンＳ２における復帰命令“復帰Ｂ”
の実行により削除され、またメモリ３５へ格納された最
初の分岐命令のアドレス“分岐Ａ”はサブルーチンＳ１
における復帰命令“復帰Ｃ”の実行により削除され、メ
モリ３５へ格納された分岐命令のアドレス“分岐Ｄ”は
そのプログラムにおける復帰命令“復帰Ｄ”の実行によ
り削除される。この場合の索引データは、データ格納指
定情報により索引データを前記メモリ領域へ格納する旨
が指定されていることでメモリ３５へ格納される。例え
ば前記基準となるデータにより指定されたレジスタに対
しプログラム上で意味付けされている内部状態であり、
例えばＩ／Ｏの入出力状態の識別データ（一例として
“０１”のときには“入力”、“０２”のときには“出
力”）などであり、分岐経路を把握しようとする際にユ
ーザが着目する状態を示している情報である。

【００２１】そして、ブレークポイントＢｒＰでプログ
ラムをブレークした場合、メモリ３５には図３に示すブ
レークポイントＢｒＰより上側の分岐アドレスＡと分岐
アドレスＢおよびその索引データが格納されている状態
になる。分岐アドレスＣは“復帰命令Ａ”により削除さ
れている。従って、メモリ３５に格納された索引データ
や分岐アドレスからブレークポイントＢｒＰまでのプロ
グラムの分岐経路が容易に把握されることになる。

【００２２】次に、現在実行が停止している関数（サブ
ルーチンまたは割込みルーチン）から復帰するまでのプ
ログラム実行機能について説明する。この場合、プログ
ラムを実行する前に先ず分岐命令を実行した際に索引デ
ータを前記メモリ領域へ格納しない旨の指定をデータ格
納指定情報により行う。なお、この指定は前記索引デー
タを前記メモリ領域へ格納する旨の指定であってもよ
い。また、サブルーチン分岐命令およびサブルーチン復
帰命令、または割込み分岐命令および割込み復帰命令の
実行を検出するアドレスの範囲として全アドレスをホス
トコンピュータ１からエミュレータ装置の分岐・復帰命
令実行検出回路３４へ設定する。

【００２３】以上の初期設定を行った後、任意の関数内
でブレークさせる。その後、実行が停止している関数か
ら復帰するまでのプログラムの実行は、メモリ３５から
最新の分岐アドレスを取得してそのアドレスの命令の次
の先頭アドレスを実行する直前までプログラムを実行す
ることになる。つまり、ブレークポイントが図３のＢｒ
Ｐであった場合には、メモリ３５から最新の分岐アドレ
ス“分岐Ｂ”を取得してそのアドレスの命令の次の先頭
アドレスを実行する直前までプログラムを実行する。

【００２４】次に、図１のエミュレータ装置によるリア
ルタイムＯＳを用いたプログラム上でのタスク毎のサブ
ルーチン分岐履歴を取得する機能について説明する。先
ずプログラムを実行する前に初期設定として、リアルタ
イムＯＳの現在実行中のタスクＩＤが格納されるアドレ
スを、ホストコンピュータ１からエミュレータ装置のア
ドレス比較回路３１へ設定する。また、サブルーチン分
岐命令およびサブルーチン復帰命令、または割込み分岐
命令および割込み復帰命令の実行を検出するアドレスの
範囲として、リアルタイムＯＳのカーネル以外のアドレ
ス範囲をホストコンピュータ１からエミュレータ装置の
分岐・復帰命令実行検出回路３４へ設定する。そして、
前記割込み分岐命令および前記割込み復帰命令を実行し
た際に索引データを前記メモリ領域へ格納する旨の指定
を行う。

【００２５】以上の初期設定を行った後、任意の関数内
でブレークさせる。このとき、サブルーチン分岐命令ま
たは割込み分岐命令の実行時のプログラムカウンタ値が
メモリ領域３７ａからメモリ３５へ保存されている。ま
た、前記サブルーチン分岐命令または前記割込み分岐命
令を実行したタスクＩＤが索引データとしてメモリ領域
３６ａからメモリ３５へ保存されている。従って、タス
ク毎のサブルーチン分岐履歴や割込み分岐履歴は、メモ
リ３５からタスク番号毎にメモリ領域３７ａからメモリ
３５へ保存されているプログラムカウンタ値から取得す
ることが可能となる。

【００２６】

【発明の効果】以上のように、請求項１記載の発明によ
れば、分岐命令が実行されたときの各種情報を順に格納
するメモリと、前記分岐命令の実行および復帰命令の実
行を検出し、前記分岐命令の実行検出をもとに前記各種
情報を前記メモリへ格納し、前記復帰命令の実行検出を
もとにそのときの前記メモリに格納されている最新の前
記各種情報を前記メモリから削除する分岐・復帰命令実
行検出回路と、前記メモリへ格納されている前記各種情
報を前記ホストコンピュータからの要求をもとに参照可
能にするトレース情報参照回路とを備えるように構成し
たので、前記分岐命令や前記復帰命令による分岐動作や
復帰動作を複雑に繰り返すプログラムの実行を途中でブ
レークしたときのプログラム実行経路を、前記メモリに
格納されている前記各種情報をもとに容易に把握でき、
特に分岐先から戻ってきたときの当該分岐命令が実行さ
れたときの前記各種情報は最新の各種情報として削除さ
れ、前記メモリに保存されている前記各種情報は、分岐
先から復帰していない状況にある分岐命令が実行された
ときの各種情報が順に保存されている状態にあるため、
前記メモリに保存されている前記各種情報から復帰途中
のプログラム実行経路を容易に把握できる効果がある。

【００２７】請求項２記載の発明によれば、サブルーチ
ン分岐命令の実行および割込み分岐命令の実行およびサ
ブルーチン分岐からの復帰命令の実行および割込み分岐
からの復帰命令の実行を分岐・復帰命令実行検出回路が
検出するように構成したので、サブルーチン分岐および
割込み分岐による分岐動作や前記サブルーチン分岐およ
び前記割込み分岐からの復帰動作を複雑に繰り返すプロ
グラムの実行を途中でブレークしたときのプログラム実
行経路を、前記メモリに格納されている前記各種情報を
もとに容易に把握でき、特に前記サブルーチン分岐や前
記割込み分岐先から戻ってきたときの当該分岐命令が実
行されたときの前記各種情報は最新の各種情報として削
除され、前記メモリに保存されている前記各種情報は、
分岐先から復帰していない状況にある分岐命令が実行さ
れたときの各種情報が順に保存されている状態にあるた
め、前記メモリに保存されている前記各種情報を参照す
ることで前記サブルーチン分岐や前記割込み分岐先から
の復帰途中のプログラム実行経路を容易に把握できる効
果がある。

【００２８】請求項３記載の発明によれば、プログラム
実行中のアドレスバス、データバス、命令フェッチ信号
および命令実行信号を監視してサブルーチン分岐命令の
実行や割込み分岐命令の実行を検出すると各種情報をメ
モリへ格納し、サブルーチン分岐からの復帰命令の実行
や割込み分岐からの復帰命令の実行を検出するとそのと
きの前記メモリに格納されている最新の前記各種情報を
前記メモリから削除する分岐・復帰命令実行検出回路を
備えるように構成したので、プログラム実行中のアドレ
スバス、データバス、命令フェッチ信号および命令実行
信号によるサブルーチン分岐命令の実行検出や割込み分
岐命令の実行検出をもとに前記メモリに格納した前記各
種情報により、前記サブルーチン分岐命令および前記割
込み分岐命令による分岐動作やサブルーチン分岐先およ
び割込み分岐先からの前記復帰命令による復帰動作を複
雑に繰り返すプログラムの実行を途中でブレークしたと
きのプログラム実行経路を容易に把握でき、特に前記サ
ブルーチン分岐や前記割込み分岐先から戻ってきたとき
の当該分岐命令が実行されたときの前記各種情報は最新
の各種情報として削除され、前記メモリに保存されてい
る前記各種情報は、分岐先から復帰していない状況にあ
る分岐命令が実行されたときの各種情報が順に保存され
ている状態にあるため、前記メモリに保存されている前
記各種情報を参照することで前記サブルーチン分岐や前
記割込み分岐先からの復帰途中のプログラム実行経路を
容易に把握できる効果がある。

【００２９】請求項４記載の発明によれば、サブルーチ
ン分岐命令および割込み分岐命令が実行されたときの実
行アドレスおよび予め決められたアドレスに格納された
索引データを各種情報として順に格納するメモリと、プ
ログラム実行中のアドレスバス、データバス、命令フェ
ッチ信号および命令実行信号を監視することで前記サブ
ルーチン分岐命令の実行、前記割込み分岐命令の実行、
サブルーチン分岐先からの復帰命令の実行および割込み
分岐先からの復帰命令の実行を検出し、前記分岐命令の
実行を検出すると前記各種情報を前記メモリへ格納し、
前記復帰命令の実行を検出すると、そのときの前記メモ
リに格納されている最新の前記各種情報を前記メモリか
ら削除する分岐・復帰命令実行検出回路を備えるように
構成したので、前記サブルーチン分岐命令および前記割
込み分岐命令による分岐動作や前記サブルーチン分岐先
および前記割込み分岐先からの前記復帰命令による復帰
動作を複雑に繰り返すプログラムの実行を途中でブレー
クしたときのプログラム実行経路を、前記メモリに格納
されている前記実行アドレスおよび前記索引データなど
の各種情報をもとに容易に把握でき、特に前記サブルー
チン分岐や前記割込み分岐先から戻ってきたときの当該
分岐命令が実行されたときの前記各種情報は最新の各種
情報として削除され、前記メモリに保存されている前記
各種情報は、分岐先から復帰していない状況にある分岐
命令が実行されたときの各種情報が順に保存されている
状態にあるため、前記メモリに保存されている前記各種
情報を参照することで前記サブルーチン分岐や前記割込
み分岐先からの復帰途中のプログラム実行経路を容易に
把握できる効果がある。

【００３０】請求項５記載の発明によれば、サブルーチ
ン分岐命令または割込み分岐命令の実行を検出したとき
のそれら分岐命令の実行アドレスがモニタ回路により設
定されたアドレス範囲にあると、前記分岐命令のアドレ
スをメモリに格納し、アドレス比較回路に設定されたデ
ータ格納指定情報が各種情報を前記メモリへ格納するこ
とを示していると、前記アドレス比較回路に設定された
アドレスへの書き込みをリード・ライト信号比較回路が
検出することでデータ保存レジスタに格納されているデ
ータを索引データとして前記メモリに格納し、また復帰
命令の実行を検出したときのアドレスが前記アドレス範
囲にあり前記データ格納指定情報が前記各種情報を前記
メモリに格納することを示していると、前記データ保存
レジスタに格納されている前記データと一致する索引デ
ータをもとに最新の前記分岐命令のアドレスおよびその
索引データを前記メモリから削除する分岐・復帰命令実
行検出回路を有した履歴データ保存回路を備えるように
構成したので、前記分岐命令による分岐動作や前記復帰
命令による復帰動作を複雑に繰り返すプログラムの実行
を途中でブレークしたときのプログラム実行経路を、前
記メモリに格納されている前記分岐命令のアドレスや前
記索引データが示しているシステムの動作状態などの各
種情報をもとに容易に把握でき、特に前記サブルーチン
分岐や前記割込み分岐先から戻ってきたときの当該分岐
命令が実行されたときの前記各種情報は最新の各種情報
として削除され、前記メモリに保存されている前記各種
情報は、分岐先から復帰していない状況にある分岐命令
が実行されたときの各種情報が順に保存されている状態
にあるため、前記メモリに保存されている前記各種情報
を参照することで前記サブルーチン分岐や前記割込み分
岐先からの復帰途中のプログラム実行経路を容易に把握
できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のエミュレータ装置
の履歴データ保存回路の構成を示すブロック図である。

【図２】 この発明の実施の形態１によるエミュレータ
装置の動作を説明するためのプログラム構造を示す説明
図である。

【図３】 この発明の実施の形態１によるエミュレータ
装置のメモリへ保存された索引データおよび分岐アドレ
スなどの各種情報を示す説明図である。

【図４】 従来のエミュレータ装置を示すシステム構成
図である。

【図５】 従来のエミュレータ装置の内部構成を示すブ
ロック図である。

【符号の説明】

１ ホストコンピュータ、３ エミュレータ装置、３１
アドレス比較回路、３２ リード・ライト信号比較回
路、３３ データ保存レジスタ、３４ 分岐・復帰命令
実行検出回路、３５ メモリ、３９ モニタ回路（トレ
ース情報参照回路）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータシステムに適用す
   るプログラムの誤りをホストコンピュータの制御のもと
   で検索するエミュレータ装置において、分岐命令が実行
   されたときの各種情報を順に格納するメモリと、前記分
   岐命令の実行および復帰命令の実行を検出し、前記分岐
   命令の実行検出をもとに前記各種情報を前記メモリへ格
   納し、前記復帰命令の実行検出をもとにそのときの前記
   メモリに格納されている最新の前記各種情報を前記メモ
   リから削除する分岐・復帰命令実行検出回路と、前記メ
   モリへ格納されている前記各種情報を前記ホストコンピ
   ュータからの要求をもとに参照可能にするトレース情報
   参照回路とを備えていることを特徴とするエミュレータ
   装置。
2. 【請求項２】 分岐・復帰命令実行検出回路が検出する
   分岐命令の実行はサブルーチン分岐命令の実行および割
   込み分岐命令の実行であり、前記分岐・復帰命令実行検
   出回路が検出する復帰命令の実行はサブルーチン分岐か
   らの復帰命令の実行および割込み分岐からの復帰命令の
   実行であることを特徴とする請求項１記載のエミュレー
   タ装置。
3. 【請求項３】 分岐・復帰命令実行検出回路は、プログ
   ラム実行中のアドレスバス、データバス、命令フェッチ
   信号および命令実行信号を監視してサブルーチン分岐命
   令の実行や割込み分岐命令の実行を検出すると各種情報
   をメモリへ格納し、サブルーチン分岐からの復帰命令の
   実行や割込み分岐からの復帰命令の実行を検出するとそ
   のときの前記メモリに格納されている最新の前記各種情
   報を前記メモリから削除することを特徴とする請求項１
   または請求項２記載のエミュレータ装置。
4. 【請求項４】 分岐・復帰命令実行検出回路が分岐命令
   の実行を検出したときにメモリへ格納する各種情報は、
   サブルーチン分岐命令ならびに割込み分岐命令の実行時
   の実行アドレスおよび予め決められたアドレスに格納さ
   れた索引データであり、分岐・復帰命令実行検出回路が
   サブルーチン分岐からの復帰命令の実行や割込み分岐か
   らの復帰命令の実行を検出したときに削除する前記メモ
   リに格納されている各種情報は、サブルーチン分岐命令
   ならびに割込み分岐命令の実行時の最新の前記実行アド
   レスおよび前記索引データであることを特徴とする請求
   項３記載のエミュレータ装置。
5. 【請求項５】 各種情報をメモリに格納するか否かを示
   すホストコンピュータから与えられたデータ格納指定情
   報と索引データの格納される予め決められたアドレスと
   が設定されるアドレス比較回路と、システムバス上のリ
   ード信号・ライト信号を監視するリード・ライト信号比
   較回路と、前記アドレス比較回路に設定された前記アド
   レスへの書き込みを前記リード・ライト信号比較回路が
   検出したときの前記アドレスへ書き込まれたデータの格
   納されるデータ保存レジスタと、サブルーチン分岐命令
   または割込み分岐命令の実行を検出したときにその実行
   された分岐命令のアドレスが予め設定されたアドレス範
   囲にあると、前記分岐命令のアドレスを前記メモリに格
   納し、前記データ格納指定情報が前記各種情報を前記メ
   モリへ格納することを示していると前記データ保存レジ
   スタに格納されているデータを索引データとして前記メ
   モリに格納し、また復帰命令の実行を検出したときのア
   ドレスが前記アドレス範囲にあり前記データ格納指定情
   報が前記各種情報を前記メモリに格納することを示して
   いると、前記データ保存レジスタに格納されている前記
   データと一致する索引データをもとに最新の前記分岐命
   令のアドレスおよびその索引データを前記メモリから削
   除する分岐・復帰命令実行検出回路とを有した履歴デー
   タ保存回路と、サブルーチン分岐命令および該サブルー
   チン分岐先から復帰する復帰命令、または割込み分岐命
   令および該割込み分岐先から復帰する復帰命令の各実行
   を前記分岐・復帰命令実行検出回路が検出する際の前記
   アドレス範囲をホストコンピュータから前記分岐・復帰
   命令実行検出回路へ設定するモニタ回路とを備えている
   ことを特徴とする請求項１記載のエミュレータ装置。