JPH09293000A - インサーキットエミュレータ装置 - Google Patents

インサーキットエミュレータ装置

Info

Publication number
JPH09293000A
JPH09293000A JP8127924A JP12792496A JPH09293000A JP H09293000 A JPH09293000 A JP H09293000A JP 8127924 A JP8127924 A JP 8127924A JP 12792496 A JP12792496 A JP 12792496A JP H09293000 A JPH09293000 A JP H09293000A
Authority
JP
Japan
Prior art keywords
circuit emulator
program
cpu
computer device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8127924A
Other languages
English (en)
Inventor
Heizaburo Kawamura
兵三郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon I Tech Inc
Original Assignee
Tokyo Denshi Sekkei KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Denshi Sekkei KK filed Critical Tokyo Denshi Sekkei KK
Priority to JP8127924A priority Critical patent/JPH09293000A/ja
Publication of JPH09293000A publication Critical patent/JPH09293000A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】専用の「中断命令語」を有しないCPUを使用
した装置の動作状況を解析する。 【解決手段】解析中のコンピュータ装置のCPUの実行
状況を制御監視するマッピングメモリ、及び実質的な中
断命令、1ステップ実行命令又は指定番地までのジャン
プ等の命令の処理プログラムを格納するモニタチェック
プログラムメモリとを有し、インサーキットエミュレー
タ装置に内蔵のCPUからの制御信号によりマッピング
メモリからの信号を受け、コンピュータ装置のCPUの
バスラインをコンピュータ装置のメモリ素子側からイン
サーキットエミュレータ装置のモニタチェックプログラ
ム側に切り換え、モニタチェックプログラムメモリに予
め記憶させておいた実質的な実行中断命令、又は1ステ
ップ実行命令、若くは指定番地までのジャンプ実行命令
等の処理プログラムに移行させ、コンピュータ装置のプ
ログラムの実行状況を解析する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】コンピュータ装置を動作させるた
めの装置、またはそのプログラムが正常に動作している
か否かを解析するために、マイクロプロセッサ開発支援
装置(以下「インサーキットエミュレータ装置」と記
す)を使用して該装置およびそのプログラムの内容/実
行状態を解析する方法が一般的に採られている。しかし
コンピュータ装置の中央処理装置(以下「主CPU」と
記す)には、インサーキットエミュレータ装置のために
使用する専用の中断命令語を有していないCPUが使用
されてい場合がある。コンピュータ装置(本発明で対象
とする「コンピュータ装置」とは、装置単体または他の
機器と複合し作動するコンピュータ装置、並びに主とし
て各種機器の制御のためにCPUを内蔵したコンピュー
タ装置、およびそれらのプログラムを含み、以下「ター
ゲットコンピュータ装置」と記す)の機器/プログラム
の解析を行うインサーキットエミュレータ装置に関す
る。本発明では該ターゲットコンピュータ装置に使用す
る主CPUについて、インサーキットエミュレータ装置
を作動させる為の専用の中断命令語を有しない主CPU
において、何等かの理由により実行中のプログラムを中
断させ該プログラムの実行状況を監視したいときがあ
る。本発明では以上の状態の場合にインサーキットエミ
ュレータ装置を「中断命令語」と実質的に同等の動作を
させるインサーキットエミュレータ装置を提供すること
にある。
【0002】
【従来の技術】従来コンピュータ装置のプログラムの解
析には、そのプログラムに仮のデータを与えて試行さ
せ、初期の目的としたデータまたは結果が得られるか否
かを確認しながらプログラムの解析を行っていた。さら
に近年では該プログラムの解析にはインサーキットエミ
ュレータ装置が多く用いられるようになってきた。また
最近のIC(集積回路)技術の発達は目ざましく、価格
が安くなってきたのに伴い、各種の機器の制御に専用の
CPUを使用した装置が数多くで出回ってきた。しかし
これら装置に使用しているCPUにおいては、該装置の
動作状況を解析するインサーキットエミュレータ装置用
として使用する専用の命令語を有しないCPUが数多く
出回っているが、この種CPUではプログラムの途中で
該プログラムの実行状況を監視することが難しく、特定
の装置専用として使用する他は汎用としてはあまり利用
されていないのが実状である。
【0003】
【発明が解決しようとする課題】以上の問題を解決する
ために、前記のインサーキットエミュレータ装置専用の
中断命令語を有しないCPUでは、何等かの理由でプロ
グラム実行処理を途中で中断し、それまで実行したプロ
グラムの処理状況を監視する必要が生じても、該命令語
がないためプログラムの実行を中断することが出来ず、
従って該CPUを使用した装置のインサーキットエミュ
レータ装置によるプログラムを中断しての解析が出来な
いため、前記CPUを他の装置の制御用として使用する
ことが出来ず、専用の機器にのみしか使用されていかっ
た。本発明ではこれらターゲットコンピュータ装置とイ
ンサーキットエミュレータ装置とを結合するCPUプロ
ーブ部に、該CPUのバスラインを電気的に高速で切り
換えるマッピングメモリ・スイッチを設け、バスライン
をターゲットコンピュータ装置側から瞬時にインサーキ
ットエミュレータ装置側のバスラインに切り換え、実行
中のターゲットコンピュータ装置の実行プログラムをイ
ンサーキットエミュレータ装置に備えたモニタチェック
プログラムに切り替え、インサーキットエミュレータ装
置側で作成したプログラムを実行させることで、専用の
「中断命令語」を有していないCPUでもプログラムを
実質的に中断させてのプログラム解析が可能となり前記
問題を解決しようとするものである。
【0004】
【課題を解決するための手段】以上の問題を解決するた
めに本発明では、ターゲットコンピュータ装置に接続さ
れているプログラム記憶用およびデータ記憶用のRA
M、ROM等の各種メモリ素子と、インサーキットエミ
ュレータ装置専用の「中断命令語」を持たないターゲッ
トコンピュータ装置の主CPUと、インサーキットエミ
ュレータ装置のプローブ部に設けたマッピングメモリ・
スイッチと、ターゲットコンピュータ装置のプログラム
を切り換え実行させるモニタチェックプログラムを記録
したモニタチェックプログラムメモリと、ターゲットコ
ンピュータ装置の主CPUの実行状況を管理するマッピ
ングメモリとを有していることを特長とする。
【0005】
【作用】以上の手段を備えた本発明によれば、前述の専
用の「中断命令語」を有しないCPUを使用した装置の
動作状況を解析するために、ターゲットコンピュータ装
置の主CPUが処理する各種のプログラム処理状況はイ
ンサーキットエミュレータ装置に備えたマッピングメモ
リで管理されている。通常コンピュータ装置において命
令語はROMメモリ素子、データ類はRAMメモリ素子
に記録してあるから、この得意性を感知し主CPUがプ
ログラムで記載された命令語であるROMメモリ素子を
読みに行った瞬間に、インサーキットエミュレータ装置
のプローブ部の該主CPUのバスラインに設けた高速の
バスラインを切り換えるスイッチ(マッピングメモリ・
スイッチ)作動させ、実行中のターゲットコンピュータ
装置のプログラム命令をインサーキットエミュレータ装
置の予め記録しておいたモニタチェックプログラムに瞬
時に切り替え実行することで前記問題を解決しようとす
るものである。
【0006】
【実施例】本発明の実施例を図面を参照して説明する。
図1は本発明の一実施例で図2の本発明に関係の深い部
分を抽出し簡略化して示したブロック図である。図2は
従来のインサーキットエミュレータ装置にコンピュータ
装置及びホストコンピュータ装置を接続した時の各装置
の主要機能を示したブロック図である。図3はインサー
キットエミュレータ装置にホストコンピュータ装置を接
続した時の外観図で、41はインサーキットエミュレー
タ装置本体、42はターゲットコンピュータ装置(図は
テスト用ターゲットコンピュータ装置)、12及び13
はインサーキットエミュレータ装置に接続したホストコ
ンピュータ装置並びにディスプレイ装置の外観図(縮尺
は同一でない)である。さらに1はCPUで、2はイン
サーキットエミュレータ装置のプローブ部である。な
お、各図に共通とする部分は同一の符号を付してあり、
さらに図中番号を付した部分は本発明の説明に関係の深
い部分である。
【0007】以下本発明を実施例に従って説明する。図
3は一般のインサーキットエミュレータ装置にホストコ
ンピュータ装置を接続した図である。図において前述の
とおりインサーキットエミュレータ装置41によりデバ
ッグするターゲットコンピュータ装置42であるが、図
3の場合ここではテストターゲットコンピュータ装置、
またはある装置に内蔵するコンピュータ装置制御装置と
考えて頂きたい。実際には一般のコンピュータ装置と考
えても同一である。ここでテストターゲットコンピュー
タ装置42にプローブ部2のCPU1を装填して動作さ
せる。そのCPU1の動作信号はプローブ部2のCPU
1に結線された部分から抽出される。抽出された該CP
U1の動作信号はプローブ部2のインターフェイスと信
号ケーブル3を介してインサーキットエミュレータ装置
本体41内に入力される。入力された該信号はインサー
キットエミュレータ装置内の各部を通して一旦図1及び
図2で示すところのトレース格納メモリ9に格納され
る。前記トレース格納メモリ9に格納されたCPU1の
動作信号はホストコンピュータ装置12からの指示でイ
ンサーキットエミュレータ装置内にて逆コンパイルされ
てディスプレイ表示装置13に表示されて設計者の目で
確認し/デバッグされる。図1は図2の主要機能をブロ
ック図で表した図であり、同一機能は同一符号を付して
ある。符号の付していないブロックは本発明と直接関係
はないので省略してある。
【0008】通常、一般的にその装置(ターゲットコン
ピュータ装置)に装備されたCPUのプログラムは、R
OMメモリ素子25に格納し、その装置専用の制御プロ
グラムとして動作させるから、該ROMメモリ素子25
に格納してあるプログラムでは仲々作り直すのは容易で
はない。したがってROMメモリ素子25に格納する以
前に該プログラムを解析して、プログラム上の誤りは事
前に修正して完全な形になってから初めてROMメモリ
素子25に格納しなければならない。しかし、このコン
ピュータ装置42に使用している各種CPU(1)の中
にはインサーキットエミュレータ装置用としての「中断
命令語」を持たないCPUを使用した装置があるが、該
コンピュータ装置のCPUの実行状況を解析して、確実
に初期に想定した動作が行われているか否かを確認して
おかなければ、信頼性に欠ける装置となってしまうこと
となる。よって、本発明ではインサーキットエミュレー
タ装置用として専用の「中断命令語」を持たないCPU
においても、あたかも「中断命令語」があるかのような
動作をさせ、該プログラムの実行状況を解析することが
出来る。
【0009】図1において、一般のコンピュータ装置は
外部記憶装置28(例:フロッピディスク装置など)か
らの命令及び/又はデータ等の一連のプログラム等々
は、CPU1がフェッチして(読みだして)CPU1内
の内部メモリに一旦格納する。この場合、実行命令語で
ある機械語命令等の互換コードは、ROMメモリ素子2
5に格納されており、該ROMメモリ素子25にどの様
な処理をするのか、命令かをフェッチしに行く。CPU
がフェッチしたその命令による処理を終えた処理結果
は、RAMメモリ素子26に一旦記録させておき、次の
命令番地による処理に移る。これらの一連の命令処理が
終了すると、プログラムの指示に従ってあるデータ(信
号)を出力するか、または処理結果をプリンタに出力す
るか、あるいは端末装置24を通じディスプレイ装置2
3に表示する、以上で処理は終了する。一方、インサー
キットエミュレータ装置のマッピングメモリ4は、前記
CPU1がフェッチしたROM/RAMメモリ素子25
/26のフェッチしに行った番地等の処理状況を常に監
視している。
【0010】前述のとおりCPU1が処理している一連
の処理は、エミュレーションメインCPU10の命令に
よりマッピングメモリ4により管理され、予めCPU1
の処理状況の監視すべきプログラムを格納して、あるイ
ンサーキットエミュレータ装置のメインROM/RAM
メモリ素子14/15のプログラムの指示にしたがって
前記CPU1の処理状況を逐一トレースコントローラ8
を介して、トレース結果格納メモリ9に格納される。前
記トレースコントローラ8はトレース結果格納メモリ9
の記憶番地等の管理を司る管理機能(MMU:記録すべ
きメモリの物理的メモリの番地とソフトウエア上の番地
の変換等のアドレス変換を司どるメモリ素子)のメモリ
素子である。今、インサーキットエミュレータ装置用の
中断命令語を持たないCPU1の場合、オペレータは途
中まで実行した処理状況をインサーキットエミュレータ
装置に接続したホストコンピュータ装置の端末装置12
に表示させて監視したい場合、中断命令語を持たないの
で、CPU1の処理を一時的に中断させることが出来な
い。したがってプログラムを最後まで実行させて、その
処理結果をトレース結果格納メモリ9に記録させた信号
をオペレータが判別できる文字、記号に変換し直したの
ち、それを読む(精査する、デバッグする)ことで問題
点を判断できるが、プログラムが全部終了しなければそ
の判断する機会が得られないし、途中でCPUが暴走状
態になった場合は中断命令どころではなく、先ずCPU
が暴走する原因を把握することが先決で、プログラムの
どこに原因があるのかは次の問題となる。よって、本来
の目的であるインサーキットエミュレータ装置の役目を
果たさなくなってしまう。
【0011】通常、コンピュータ装置のCPUを中断さ
せようとする場合、中断は命令の一つであるから、命令
をフェッチに行った時に「中断(STOP)」の命令を
CPUに送ればCPUは続行中の実行を中断する。がし
かし、数あるCPUの中にはこれらの命令を受け付けな
いCPUがある。このようなCPUの場合に本発明が重
要になってくる。すなわち本発明では、今オペレータが
何かの理由で、または今までトレース格納メモリに格納
したプログラムの実行をチェックしようとして、CPU
1が実行中の命令(処理)を途中で中断させたい場合が
生じたとしましょう。いま、CPU1がコンピュータ装
置側のROM/RAMメモリ素子25/26の各メモリ
素子、すなわちROMメモリ素子25をフェッチしに行
った場合は命令で、RAMメモリ素子26をフェッチに
行った場合はデータをそれぞれフェッチするのが一般的
であるから、またROMかRAMかはインサーキットエ
ミュレータ装置のマッピングメモリ4が管理しているか
ら、CPU1が命令をフェッチしに行った時にのみ実行
を中断させることが可能となる。すなわち、マッピング
メモリ4からCPU1が今ROMメモリ素子25をフェ
ッチしに行ったことをエミュレーションメインCPU1
0に信号を送ると、エミュレーションメインCPU10
はインサーキットエミュレータ装置の端末装置12から
の指示に従い、または予めプログラムされた手順に従
い、インサーキットエミュレータ装置のメインCPU1
0はマッピングメモリ・スイッチ16の切換信号を信号
線17を介してマッピングメモリ・スイッチ16に信号
を送り、今まで結合されていたスイッチ16aのRAM
/ROMメモリ素子25/26側に結合されていたバス
ライン22からスイッチ16bのモニタチェックプログ
ラム7に結合されているバスライン18に切り換えられ
る。スイッチ16により同16bに切り換えられたCP
U1のバスラインは、バスライン18を介してモニタチ
ェックプログラム7には予め格納しておいた中断命令に
相当する命令、または1ステップづつの処理命令、さら
には何番地までジャンプするか、あるいはサブプログラ
ムに飛ぶか等のプログラムを実行することで、CPU1
の処理系統はインサーキットエミュレータ装置側に移行
し、中断命令及びそれ以外の任意の命令を実行指示する
ことが可能となる。
【0012】
【発明の効果】以上説明したとおり、本発明を実施する
ことでインサーキットエミュレータ装置専用の「中断命
令語」を持たないCPUを使用したコンピュータ装置に
おいても、実行中のプログラムを実質的に中断してプロ
グラムを解析することが可能となる。従って、ある特定
の装置の制御装置として組み立てられた制御専用のCP
Uにおいても、他の装置用としてその動作状況を監視す
ることが難しいプログラムとなる他のCPUを使用する
ことが可能となり、その場合比較的安価な各種機器の制
御として別のCPUを使用しても、その装置の機器/プ
ログラム実行状況が監視出来るので、安価で安全、かつ
確実な制御装置を提供することが出来る。
【図面の簡単な説明】
【図1】図1は本発明を説明するために図2の機能の一
部を抽出して簡略化して示したブロック図である。
【図2】図2はコンピュータ装置とインサーキットエミ
ュレータ装置を結合した状態の主な機能を示したブロッ
ク図である。
【図3】図3はインサーキットエミュレータ装置にホス
トコンピュータ装置を接続した時の外観図である。
【符号の説明】
1、コンピュータの中央処理装置(CPU) 2、コンピュータ装置とインサーキットエミュレータ装
置とを結合するためのインサーキットインサーキットエ
ミュレータ装置のプローブ部 3、インサーキットエミュレータ装置のプローブ部から
本体に接続する接続ケーブル 4、コンピュータ装置のROM、RAMメモリ素子1
3、14を管理するメモリ素子 5、コンピュータ装置のROM、RAMメモリ素子1
3、14の代わりにCPUの命令、データを格納するメ
モリ素子(エミュレーションメモリ素子) 7、CPU1プログラムをインサーキットエミュレータ
装置として処理させるモニタチェックプログラム 8、CPU1の処理状況を格納するトレース結果格納メ
モリを管理するトレースコントローラ 9、CPU1の処理状況を格納するトレース結果格納メ
モリ 10、インサーキットエミュレータ装置内の各機能を管
理する中央処理装置(CPU) 12、13、インサーキットエミュレータ装置に接続し
たホストコンピュータ装置の端末装置、同ディスプレイ
装置 14、15、インサーキットエミュレータ装置のCPU
を動作させるROM、RAMメモリ素子 16、マッピングメモリ・スイッチ 17、マッピングメモリ・スイッチの切換信号線 23、24、コンピュータ側の端末装置、同ディスプレ
イ装置 25、26、コンピュータ装置のプログラム、データを
格納するメモリ素子 28、コンピュータ装置に接続した外部記憶装置 29、コンピュータ装置に接続されたプリンタ装置等の
周辺装置 41、インサーキットエミュレータ装置 42、プログラム実行状況をデバッグするコンピュータ
装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 インサーキットエミュレータ装置専用の
    実行中断命令語を有していない中央処理装置(CPU)
    を使用したコンピュータ装置の、プログラム実行状況を
    解析するインサーキットエミュレータ装置において、解
    析中のコンピュータ装置のCPUの実行状況を制御監視
    するマッピングメモリと、CPUから各メモリ素子に連
    結するバスラインをコンピュータ装置からインサーキッ
    トエミュレータ装置またはその逆に切り換えるマッピン
    グメモリ・スイッチと、インサーキットエミュレータ装
    置の内部にあって実質的な中断命令または1ステップ実
    行命令もしくは指定番地までのジャンプ等の命令等の処
    理プログラムを格納するモニタチェックプログラムメモ
    リとを有し、インサーキットエミュレータ装置に内蔵の
    CPUからの制御信号によりマッピングメモリからの信
    号を受け、コンピュータ装置のCPUのバスラインをコ
    ンピュータ装置のメモリ素子側からインサーキットエミ
    ュレータ装置のモニタチェックプログラム側に切り換
    え、モニタチェックプログラムメモリに予め記憶させて
    おいた実質的な実行中断命令、または1ステップ実行命
    令、もしくは指定番地までのジャンプ実行命令等の処理
    プログラムに移行させすることを特長としたコンピュー
    タ装置のプログラムの実行状況を解析するインサーキッ
    トエミュレータ装置。
  2. 【請求項2】 前記請求項1のインサーキットエミュレ
    ータ装置において、CPUのバスラインを切り換えるマ
    ッピングメモリ・スイッチをインサーキットエミュレー
    タ装置のプローブ部に設けたことを特長とするインサー
    キットエミュレータ装置。
JP8127924A 1996-04-24 1996-04-24 インサーキットエミュレータ装置 Pending JPH09293000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8127924A JPH09293000A (ja) 1996-04-24 1996-04-24 インサーキットエミュレータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8127924A JPH09293000A (ja) 1996-04-24 1996-04-24 インサーキットエミュレータ装置

Publications (1)

Publication Number Publication Date
JPH09293000A true JPH09293000A (ja) 1997-11-11

Family

ID=14972009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8127924A Pending JPH09293000A (ja) 1996-04-24 1996-04-24 インサーキットエミュレータ装置

Country Status (1)

Country Link
JP (1) JPH09293000A (ja)

Similar Documents

Publication Publication Date Title
KR960010919B1 (ko) 데이타 프로세서
JP2005070950A (ja) プログラム処理装置
US20050216792A1 (en) Debug system
JP2001265620A (ja) Romのプログラムデバッグ方式
JPH09293000A (ja) インサーキットエミュレータ装置
JPH10240568A (ja) エミュレータ装置およびエミュレーション方法
JPH07152598A (ja) インサーキット・エミュレータ
JPS61221837A (ja) コンピユ−タの検査方法
JP2659366B2 (ja) デバッグ方法及びその装置
JP3449812B2 (ja) 制御用電子装置
JPH05173830A (ja) 異常動作検出方法、及びエミュレータ
JPH08328895A (ja) コンピュータ装置の中央処理制御装置(cpu)のデータバスラインを強制的に切り換えるインサーキットエミュレータ装置
JPH07271608A (ja) 割込み発生回路
JPH10187480A (ja) エミュレータ
JPS59117646A (ja) デバツグ用コンソ−ル制御回路
JPS5968034A (ja) マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ
JPH04287136A (ja) デバッグ方式及びエミュレータ
JPH1069401A (ja) エミュレータ装置
JP2000293402A (ja) マイクロプロセッサおよびデバッグ方法
JPS6129948A (ja) 複合処理装置のインタ−フエ−ス・テスト方式
JPS6091458A (ja) マイクロプロセツサのプログラムデバツグ装置
JPH04304533A (ja) ソフトウェアデバッグ支援装置
JPH034338A (ja) 情報処理装置のデバッグ方式
JPH0756765A (ja) 入出力処理装置のデバッグ装置
JPH07295849A (ja) デバッグ装置