JPH1069504A - 論理回路記述データの変換方法およびその装置 - Google Patents
論理回路記述データの変換方法およびその装置Info
- Publication number
- JPH1069504A JPH1069504A JP8244145A JP24414596A JPH1069504A JP H1069504 A JPH1069504 A JP H1069504A JP 8244145 A JP8244145 A JP 8244145A JP 24414596 A JP24414596 A JP 24414596A JP H1069504 A JPH1069504 A JP H1069504A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- positive
- phase signal
- logic circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
積回路の論理回路を記述することができ、また、差動型
集積回路の論理回路の記述誤りを減少させることがで
き、この場合、差動型集積回路の論理回路設計以後の設
計工程を変更する必要がない論理回路記述データの変換
方法およびその装置を提供することを目的とするもので
ある。 【解決手段】 上記正相信号を入出力する端子と上記正
相信号の配線接続とを記述し、上記逆相信号を入出力す
る端子と上記逆相信号の配線接続との記述が省略された
単相論理回路的に記述されている差動論理回路記述デー
タを、上記正相信号を入出力する端子と上記逆相信号を
入出力する端子と上記正相信号の配線接続と上記逆相信
号の配線接続とが記述されている差動論理回路記述デー
タに変換するものである。
Description
おいて、回路図記述CADを用いて作成した集積回路の
論理回路記述データを、その後の工程において必要な形
式に変換する論理回路記述データの変換装置に係り、特
に、集積回路内部の信号伝送の大部分を差動信号伝送す
ることによって高速動作を実現する差動型集積回路に適
した論理回路記述データを、その後の工程において必要
な形式に変換する論理回路記述データの変換装置に関す
る。
D2を示す図である。
型集積回路を設計するために、論理回路を従来の方法で
記述した記述例である。差動論理回路記述データD2に
おいては、複数のゲートのそれぞれの端子間を配線する
場合、正相信号について配線接続するのみならず、逆相
信号についても配線接続する必要がある。また、このよ
うな配線接続を行うときに、正相信号と逆相信号とを対
として取り扱う必要がある。
出力端子O1とゲートG2の入力端子I2との接続を記
述する場合、ゲートG1の出力端子*O1とゲートG2
の入力端子*I2との接続も合わせて記述しなければな
らないという配線接続の制約がある。この配線接続の制
約を満足しないと、回路シミュレーションを正常に実行
することができず、また、回路を実際に駆動するときに
誤動作が発生する。
出力端子O1における出力信号の逆相の信号を出力する
逆相出力端子であり、入力端子*I2は、正相入力端子
I2における入力信号の逆相の信号を入力する逆相入力
端子であり、端子の後に「*」が記載されていると、そ
の端子は、逆相の信号を入力または出力する端子である
ことを示している。
のみである単相型集積回路の論理回路記述においては、
上記配線接続の制約は存在しない。
を得るためには、正相信号を入力していた端子に逆相信
号を入力し、逆相信号を入力していた端子に正相信号を
入力する必要がある。すなわち、図4に示す従来の論理
回路記述データD2において、ゲートG1の出力信号の
反転論理をゲートG3に入力させるために、ゲートG1
の正相出力端子O1をゲートG3の逆相入力端子*I3
に接続し、ゲートG1の逆相出力端子*O1をゲートG
3の正相入力端子I3に接続しなければならない。
方法において、所定の接続が反転論理をとるための接続
であるか否かを、論理回路記述に基づいて判断するため
には、各ゲート間の接続を正確に把握する必要があるの
で、着目している接続が反転論理をとるための接続であ
るか否かを、論理回路記述に基づいて判断することは煩
雑であるという問題がある。特に、反転論理をとってい
るか否かを調べようとする2つのゲートの間が大きく離
れて配置されている場合、1つのゲートの出力端子から
相手のゲートの入力端子までの長い距離にわたって、そ
の接続配線を目視で辿る作業が非常に煩雑である。
のみである単相型集積回路の論理回路記述において、反
転論理をとる場合、インバータ機能を有するゲートを必
ず用いるので、つまり、インバータ機能を有するゲート
が記載されていれば、反転論理をとっていると判断で
き、インバータ機能を有するゲートが記載されていなけ
れば、反転論理をとっていないと判断できる。したがっ
て、単相型集積回路の論理回路記述においては、所定の
接続が反転論理をとるための接続であるか否かを、論理
回路記述に基づいて判断することは容易である。
積回路の論理回路を記述する場合、正相信号の配線接続
と逆相信号の配線接続との両方の接続を実行する必要が
あるので、差動型集積回路の論理回路を記述する場合に
おける配線接続の作業量は、単相型集積回路の論理回路
を記述する場合における配線接続作業量の2倍になると
いう問題がある。
論理回路を記述する場合、単相型集積回路の論理回路を
記述する場合には生じない配線接続や論理設計時のミス
が発生する可能性があるという問題もある。
で、差動型集積回路の論理回路を記述することができ、
また、差動型集積回路の論理回路の記述誤りを減少させ
ることができ、この場合、差動型集積回路の論理回路設
計以後の設計工程を変更する必要がない論理回路記述デ
ータの変換方法およびその装置を提供することを目的と
するものである。
の信号を反転させた逆相信号との差動信号を伝送する差
動型集積回路を記述する場合、上記正相信号を入出力す
る端子と上記正相信号の配線接続とを記述し、上記逆相
信号を入出力する端子と上記逆相信号の配線接続との記
述が省略された単相論理回路的に記述されている差動論
理回路記述データを、上記正相信号を入出力する端子と
上記逆相信号を入出力する端子と上記正相信号の配線接
続と上記逆相信号の配線接続とが記述されている差動論
理回路記述データに変換するものである。
記述データを単相論理回路的に記述する方法について説
明する。
論理回路記述データD1を示す図である。
差動論理回路記述データD1」が表現している回路は、
図4に示す「従来の差動論理回路記述データD2」が表
現している回路と同じである。
相信号とで構成される差動信号を伝送する差動型集積回
路を、図3に記載されている「単相論理回路的に記述さ
れた差動論理回路記述データD1」のように作成するに
は、正相信号を入出力する端子と正相信号の配線接続と
のみを記述し、逆相信号を入出力する端子と逆相信号の
配線接続とを省略して記述する。
力する正相出力端子O1と、ゲートG2における正相信
号を入力する正相入力端子I2と、ゲートG3における
正相信号を入力する正相入力端子I3とを記述し、正相
信号を出力する正相出力端子O1と、正相信号を入力す
る正相入力端子I2とを接続する配線接続を記述する。
この場合、ゲートG1における逆相信号を出力する逆相
出力端子*O1と、ゲートG2における逆相信号を入力
する逆相入力端子*I2と、ゲートG3における逆相信
号を入力する逆相入力端子*I3との記述を省略し、逆
相信号を出力する逆相出力端子*O1と、逆相信号を入
力する逆相入力端子*I2とを接続する配線接続の記述
を省略する。なお、上記のようにして作成した「単相論
理回路的に記述された差動論理回路記述データD1」を
従来の単相論理回路記述データと区別するために、「単
相論理回路的に記述された差動論理回路記述データ」で
あることを示す属性を、そのデータD1に与える。
理回路記述データを単相論理回路的に記述することがで
きる。反転論理をとるための接続を必要としない場合に
は、このような記述で充分である。
信号を反転させた逆相信号との差動信号を伝送する差動
型集積回路を記述する場合、上記正相信号を入出力する
端子と上記正相信号の配線接続とを記述し、上記逆相信
号を入出力する端子と上記逆相信号の配線接続とを省略
して記述することによって、差動論理回路記述データを
単相論理回路的に記述するものである。
相論理回路的に記述することによって、そのデータ記述
の作業量は、単相型集積回路の論理回路を記述する場合
の作業量と同じであり、したがって、差動型集積回路の
論理回路記述を従来と同様に記述した場合よりも、その
作業量が1/2になる。また、上記実施例においては、
正相信号と逆相信号とを対として取り扱う必要がないの
で、正相信号と逆相信号とを対として取り扱う必要があ
るという制約に違反した配線接続ミスの生じる余地がな
い。
をとるための接続を記述するには、インバータINV1
を記述する。ゲートG1における正相信号を出力する出
力端子O1とゲートG3における逆相信号を入力する入
力端子I3とを接続するには、出力端子O1と入力端子
I3との間に配線接続を記述し、この配線接続の間にイ
ンバータINV1を記述する。
て正相信号を逆相入力端子に入力し、逆相信号を正相入
力端子に入力する記述を、正相出力端子と、正相入力端
子と、上記正相出力端子と上記正相入力端子とを接続す
る配線接続と、上記正相出力端子と上記正相入力端子と
を接続する配線接続中に配線される予め決められた記号
とによって表現する。
転論理を得るためには、正相信号を入力していた端子に
逆相信号を入力し、逆相信号を入力していた端子に正相
信号を入力するように記述する必要がある。すなわち、
従来では、図4に示すように、ゲートG1の出力の反転
論理をゲートG3に入力するためには、ゲートG1の出
力端子O1とゲートG3の入力端子*I3とを接続し、
ゲートG1の出力端子*O1とゲートG3の入力端子I
3とを接続する。ところが、上記実施例における論理回
路記述では、仮想的なインバータINV1を介して正相
出力端子と正相入力端子との間を接続するのみで足り、
差動信号伝送の正相信号を入力していた端子に逆相信号
を入力する配線接続が必要なく、また、逆相信号を入力
していた端子に正相信号を入力する配線接続が必要なく
なる(煩雑な反転論理を得る必要がなくなる)ので、反
転論理をとって接続しているかどうかを回路図等から容
易に読み取ることができる。
信号ではなく従来の単相信号を用いる場合がある。この
場合、上記実施例において、所定の信号が単相信号であ
ることを示すために、単相信号を入出力する各端子に、
単相信号であることを示す属性を与えておけばよい。こ
の属性の与え方は、回路記述データの形式によって異な
るが、一般的な回路記述CADにはこのような属性を与
えることが可能となっている。また、このような属性が
与えられない場合であっても、単相信号と差動信号とを
区別するように、端子名の付与規則を設定すればよい。
いることを容易に理解できるようにするために、反転論
理をとる場合の記号としてインバータの記号を使用して
いるが、このインバータの記号INV1の代わりに、二
重丸の記号等のように予め定められた他の記号を使用し
てもよい。
れている差動論理回路記述データD1そのままでは、回
路シミュレーションを行うことができず、また、実際の
回路パターンを描くこともできないので、差動型集積回
路の論理回路設計以後の設計工程を変更する必要があ
る。すなわち、単相論理回路的に記述されている差動論
理回路記述データD1を、従来の差動論理回路記述デー
タD2に変換する必要がある。
動論理回路記述データD1を、従来の差動論理回路記述
データD2に変換する装置について説明する。
記述データの変換装置LDC1を示すブロック図であ
る。図2は、論理回路記述データの変換装置LDC1に
よる変換動作を示すフローチャートである。
は、単相論理回路的に記述されている差動論理回路記述
データD1を、従来の差動論理回路記述データD2に変
換する装置であり、読取部10と処理部20と出力部3
0とで構成されている。読取部10は、図示しないメモ
リ等に格納されている単相論理回路的に記述されている
差動論理回路記述データD1を読み取る部分であり、処
理部20は、読取部10が読取ったデータを、図2に示
すフローチャートに従って、従来の記述方法によるデー
タである差動論理回路記述データD2に変換する部分で
あり、出力部30は、処理部20によって変換された差
動論理回路記述データを、ディスク等の記憶媒体に応じ
たフォーマットに変える部分である。
て、上記実施例の動作について説明する。
理回路記述データD1は、ゲートのリスト、そのゲート
の入力端子、出力端子のリストを含むデータとして、所
定のメモリに格納され、このメモリから読取部10が単
相論理回路的に記述された差動論理回路記述データD1
を読み取り(S0)、所定のゲートについて、そのゲー
トの出力端子Ojに接続する配線を差動型記述に変換す
べきか否かを判断する(S1)。そのゲートの出力端子
Ojに接続する配線を差動型記述に変換すべきか否かの
判断材料は、読取部10が読取ったリストに定義されて
いる。動論理回路の一部に単相論理回路が存在する場合
があり、この場合には、そのゲートの出力端子Ojに接
続する配線を差動型記述に変換すべきではないので、変
換作業を停止し、次の出力端子について変換を行う(S
21)。
を差動型記述に変換すべきであると判断されると(S
1)、今後の処理に備えて、その出力端子Ojの逆相出
力端子を*Ojと定義する(S2)。そして、差動信号
の反転論理用の仮想インバータINV1とその配線とを
介して、出力端子Ojと接続されているゲートxの入力
端子Iyを、上記ゲートのリストから探索する(S
3)。また、今後の処理に備えて、入力端子Iyの逆相
入力端子を*Iyと定義する(S4)。
間に設けられているインバータINV1の数が0または
偶数であれば(S5)、そのインバータを設ける必要が
なかった場合である。この場合には、まず、出力端子O
jと入力端子Iyとを接続している配線を削除し、その
間に設けられているインバータINV1も削除し(S
6)、出力端子Ojと入力端子Iyとを接続する配線
と、出力端子*Ojと入力端子*Iyとを接続する配線
とを出力データに追加する(S7、S8)。
に設けられているインバータINV1の数が奇数であれ
ば(S5)、このインバータINV1を挟む2つのゲー
トの間で、反転論理をとって接続されている場合であ
る。この場合には、まず、出力端子Ojと入力端子Iy
とを接続している配線を削除し、その間に設けられてい
るインバータも削除し(S16)、正相出力端子Ojと
逆相入力端子*Iyとを接続する配線と、逆相出力端子
*Ojと正相入力端子Iyとを接続する配線とを出力デ
ータに追加する(S17、S18)。
出力端子Ojと入力端子Iyとの接続の探索がまだ完了
しなければ(S20)、ステップS3に戻り、その探索
が終われば(S20)、次の出力端子Ojについて上記
と同様の動作を実行し(S1〜S20)、注目している
ゲートの全ての出力端子についての変換が完了していれ
ば(S21)、次のゲートについて、上記動作(S1〜
S20)を実行する(S21)。そして、変換すべき記
述データの全てのゲートについての変換が完了するま
で、上記と同様の動作(S1〜S21)を実行し(S2
2)、差動論理回路記述データへの変換が終了する。
信号を反転させた逆相信号との差動信号を伝送する差動
型集積回路を記述する場合、上記正相信号を入出力する
端子と上記正相信号の配線接続とを記述し、上記逆相信
号を入出力する端子と上記逆相信号の配線接続との記述
が省略された単相論理回路的に記述されている差動論理
回路記述データを、上記正相信号を入出力する端子と、
上記逆相信号を入出力する端子と、上記正相信号の配線
接続と、上記逆相信号の配線接続とが記述されている差
動論理回路記述データに変換する論理回路記述データの
変換方法である。この方法においては、インバータIN
V1を使用しない場合も含まれる。つまり、正相信号を
出力する端子から正相信号を入力し、逆相信号を出力す
る端子かから逆相信号を入力するのみであり、正相信号
を出力する端子から逆相信号を入力することがなく、ま
た逆相信号を出力する端子から正相信号を入力すること
がない差動論理回路記述データを変換する場合も含まれ
る。
記述された差動論理回路記述データを作成した後は、こ
の作成された記述データを従来の差動論理回路記述デー
タに確実に変換するので、単相論理回路的に記述された
差動論理回路記述データを作成した以後の工程を、従来
例から変更する必要がない。
データの変換装置として把握することができる。たとえ
ば、図2に示すフローチャートのプログラムが格納され
ているメモリと、所定のCPUとによって、上記論理回
路記述データの変換装置を実現することができる。すな
わち、上記論理回路記述データの変換装置は、正相信号
とその信号を反転させた逆相信号との差動信号を伝送す
る差動型集積回路を記述する場合、上記正相信号を入出
力する端子と上記正相信号の配線接続とを記述し、上記
逆相信号を入出力する端子と上記逆相信号の配線接続と
の記述が省略された単相論理回路的に記述されている差
動論理回路記述データを、上記正相信号を入出力する端
子と、上記逆相信号を入出力する端子と、上記正相信号
の配線接続と、上記逆相信号の配線接続とが記述されて
いる差動論理回路記述データに変換する論理回路記述デ
ータの変換装置である。
の作業量で、差動型集積回路の論理回路を記述すること
ができ、また、差動型集積回路の論理回路の記述誤りを
減少させることができ、この場合、差動型集積回路の論
理回路設計以後の設計工程を変更する必要がないという
効果を奏する。
変換装置LDC1を示すブロック図である。
変換動作を示すフローチャートである。
データD1を示す図である。
ある。
ータ、 D2…従来の差動論理回路記述データ、 G1、G2、G3…ゲート、 INV1…インバータ。
Claims (8)
- 【請求項1】 正相信号とその信号を反転させた逆相信
号との差動信号を伝送する差動型集積回路を記述する場
合、上記正相信号を入出力する端子と上記正相信号の配
線接続とを記述し、上記逆相信号の配線接続と上記逆相
信号を入出力する端子との記述が省略された単相論理回
路的に記述されている差動論理回路記述データを、 上記正相信号を入出力する端子と、上記逆相信号を入出
力する端子と、上記正相信号の配線接続と、上記逆相信
号の配線接続とが記述されている差動論理回路記述デー
タに変換することを特徴とする論理回路記述データの変
換方法。 - 【請求項2】 請求項1において、 上記正相信号を出力する出力端子と正相信号を入力する
入力端子との間に、予め決められた記号を挿入すること
によって表現されている上記単相論理回路的に記述され
ている差動論理回路記述データを、 上記出力端子として正相出力端子と逆相出力端子とを設
け、上記入力端子として正相入力端子と逆相出力端子と
を設け、上記正相出力端子に上記逆相入力端子を接続
し、上記逆相出力端子に上記正相入力端子を接続する差
動論理回路記述データに変換することを特徴とする論理
回路記述データの変換方法。 - 【請求項3】 請求項2において、 上記予め決められた記号が0個または偶数個であるとき
に、 所定のゲートの出力端子と他のゲートの入力端子とを接
続している配線と、上記予め決められた記号とを削除す
る段階と;上記所定のゲートの出力端子の正相出力端子
と上記他のゲートの入力端子の正相入力端子とを接続す
る配線を追加する段階と;上記所定のゲートの出力端子
の逆相出力端子と上記他のゲートの入力端子の逆相入力
端子とを接続する配線を追加する段階と;を実行し、 一方、上記予め決められた記号が奇数個であるときに、 所定のゲートの出力端子と他のゲートの入力端子とを接
続している配線と、上記予め決められた記号とを削除す
る段階と;上記所定のゲートの出力端子の正相出力端子
と上記他のゲートの入力端子の逆相入力端子とを接続す
る配線を追加する段階と;上記所定のゲートの出力端子
の逆相出力端子と上記他のゲートの入力端子の正相入力
端子とを接続する配線を追加する段階と;を実行するこ
とを特徴とする論理回路記述データの変換方法。 - 【請求項4】 請求項2または請求項3において、 上記予め決められた記号は、インバータの記号であるこ
とを特徴とする論理回路記述データの変換方法。 - 【請求項5】 正相信号とその信号を反転させた逆相信
号との差動信号を伝送する差動型集積回路を記述する場
合、上記正相信号を入出力する端子と上記正相信号の配
線接続とを記述し、上記逆相信号の配線接続と上記逆相
信号を入出力する端子との記述が省略された単相論理回
路的に記述されている差動論理回路記述データを、 上記正相信号を入出力する端子と、上記逆相信号を入出
力する端子と、上記正相信号の配線接続と、上記逆相信
号の配線接続とが記述されている差動論理回路記述デー
タに変換することを特徴とする論理回路記述データの変
換装置。 - 【請求項6】 正相信号とその信号を反転させた逆相信
号との差動信号を伝送する差動型集積回路を記述する場
合、上記正相信号を入出力する端子と上記正相信号の配
線接続とを記述し、上記逆相信号を入出力する端子と上
記逆相信号の配線接続との記述を省略することによっ
て、差動論理回路記述データを単相論理回路的に記述す
ることを特徴とする差動論理回路記述データの作成方
法。 - 【請求項7】 請求項6において、 上記差動論理回路記述データにおいて正相信号を逆相入
力端子に入力し、逆相信号を正相入力端子に入力する記
述を、正相出力端子と、正相入力端子と、上記正相出力
端子と上記正相入力端子とを接続する配線接続と、上記
正相出力端子と上記正相入力端子とを接続する配線接続
中に配線される予め決められた記号とによって表現する
ことを特徴とする差動論理回路記述データの作成方法。 - 【請求項8】 請求項7において、 上記予め決められた記号は、インバータの記号であるこ
とを特徴とする差動論理回路記述データの作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24414596A JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24414596A JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069504A true JPH1069504A (ja) | 1998-03-10 |
| JP3603270B2 JP3603270B2 (ja) | 2004-12-22 |
Family
ID=17114436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24414596A Expired - Lifetime JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603270B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048154A (ja) * | 2004-07-30 | 2006-02-16 | Fujitsu Ltd | 差動入力回路の論理表記ライブラリ |
-
1996
- 1996-08-27 JP JP24414596A patent/JP3603270B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048154A (ja) * | 2004-07-30 | 2006-02-16 | Fujitsu Ltd | 差動入力回路の論理表記ライブラリ |
| US7757199B2 (en) | 2004-07-30 | 2010-07-13 | Fujitsu Semiconductor Limited | Logic description library of differential input circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603270B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58207152A (ja) | パイプライン演算装置テスト方式 | |
| KR100521289B1 (ko) | 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법 | |
| JP3603270B2 (ja) | 論理回路記述データの変換方法およびその装置 | |
| JP2560801B2 (ja) | ファジィ推論装置 | |
| CN114970420A (zh) | 含有不确定信号的电路的优化方法、验证方法、存储介质 | |
| CN120373236B (zh) | 数字模拟混合电路仿真方法及装置 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPH02268375A (ja) | 機械図面の線分決定方法 | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP3187506B2 (ja) | 論理回路設計支援装置 | |
| JPH0652259A (ja) | スキャン挿入方法 | |
| JP3132655B2 (ja) | 半導体集積回路におけるクロックネットのレイアウト方法およびレイアウト装置 | |
| JP2003030270A (ja) | 同期式順序回路のプロパティ検証方法および装置 | |
| JP2765954B2 (ja) | スキャンアドレス変換機構 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JPH07152815A (ja) | 論理回路 | |
| JP2002245104A (ja) | 論理縮小機能を備えたマッピング装置、マッピング方法、及びそのプログラム。 | |
| JP3018886B2 (ja) | プローブ設定方法 | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPS622337B2 (ja) | ||
| JPS62274367A (ja) | 自動論理設計システムの論理最適化方法 | |
| JPH07271845A (ja) | Lsi構成方法 | |
| CN114722992A (zh) | 多模态数据处理方法及装置、电子装置及存储介质 | |
| JPH07253997A (ja) | レイアウト設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040917 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040917 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |