JPS62274367A - 自動論理設計システムの論理最適化方法 - Google Patents
自動論理設計システムの論理最適化方法Info
- Publication number
- JPS62274367A JPS62274367A JP61117292A JP11729286A JPS62274367A JP S62274367 A JPS62274367 A JP S62274367A JP 61117292 A JP61117292 A JP 61117292A JP 11729286 A JP11729286 A JP 11729286A JP S62274367 A JPS62274367 A JP S62274367A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logical
- karnaugh
- diagram
- design system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は、ディジタル論理システムの論理設計を計算機
で行う自動論理設計システムの論理最適化方法に関する
。
で行う自動論理設計システムの論理最適化方法に関する
。
従来、カルノー図を用いた論理式簡単化方法は。
文献「コンピュータサイエンス大学講座計算機の論理設
計(中用圭介著、近代科学社刊)」に記載されているよ
うに1つの論理式を対象としておこなわれてきた。
計(中用圭介著、近代科学社刊)」に記載されているよ
うに1つの論理式を対象としておこなわれてきた。
しかし、複数の論理式を同時に取り扱いカルノー図を用
いて簡単化をおこなうことはなされてこなかった。
いて簡単化をおこなうことはなされてこなかった。
従来、カルノー図を用いた論理式簡単化は、1つの論理
式を対象になされてきた。しかし、複数の論理式をその
相互の関連を考えながら同時に簡単化を行うと、ゲート
数削減効果が大きくなる場合があり、その点については
従来の方法では配慮がなされていなかった。
式を対象になされてきた。しかし、複数の論理式をその
相互の関連を考えながら同時に簡単化を行うと、ゲート
数削減効果が大きくなる場合があり、その点については
従来の方法では配慮がなされていなかった。
本発明の目的は、上述した問題に鑑み、複数の論理式を
対象に、その相互の関連を考慮しながらカルノー図を用
いて論理式の簡単化を行いゲート数の削減効果をもたら
す論理最適化方法を提供することにある。
対象に、その相互の関連を考慮しながらカルノー図を用
いて論理式の簡単化を行いゲート数の削減効果をもたら
す論理最適化方法を提供することにある。
本発明では、生成された複数の論理式と同時にカルノー
図に展開し、加えてカルノー図同志を比較することによ
り、カルノー図上で論理式間の重複を見い出し、1つに
統合することで上記目的を達生する。
図に展開し、加えてカルノー図同志を比較することによ
り、カルノー図上で論理式間の重複を見い出し、1つに
統合することで上記目的を達生する。
゛〔作用〕
簡単化の対象となる論理式を各々カルノー図に展開する
。各カルノー図中、共通に1が立つ部分を検出し、それ
に対応する論理式を先の簡単化の対象となった複数の論
理式の共通部分として抽出する。抽出された論理式をも
とに簡単化の対象となった複数の論理式を重複した部分
と重複していない部分とに分け1重複している部分を1
つに統合し、論理を再構成する。これにより、各論理式
の重複部分が統合されるためゲート数が削減される。
。各カルノー図中、共通に1が立つ部分を検出し、それ
に対応する論理式を先の簡単化の対象となった複数の論
理式の共通部分として抽出する。抽出された論理式をも
とに簡単化の対象となった複数の論理式を重複した部分
と重複していない部分とに分け1重複している部分を1
つに統合し、論理を再構成する。これにより、各論理式
の重複部分が統合されるためゲート数が削減される。
以下、本発明の一実施例を図面を用いて詳細に説明する
。
。
第2図は、論理式を内容として持つ、最適化しようとす
る計算機の2つの論理要素110,120の例であり、
その概要は次のとおりである。
る計算機の2つの論理要素110,120の例であり、
その概要は次のとおりである。
論理要素110には、A130.B140.C150,
0160の4種類の信号が入力し、含まれる論理式によ
って信号を形成し、出力信号01190となって出力す
る。論理要素120には、A130.B140.C15
0,D160+714種類の信号が入力し、含まれる論
理式によって信号を形成し、出力信号02195となっ
て出力する。
0160の4種類の信号が入力し、含まれる論理式によ
って信号を形成し、出力信号01190となって出力す
る。論理要素120には、A130.B140.C15
0,D160+714種類の信号が入力し、含まれる論
理式によって信号を形成し、出力信号02195となっ
て出力する。
これらの論理要素は、たとえば、特開昭60−1670
60号あるいは、特開昭60−204078号に公知の
次に示す自動論理設計システムによって生成される。
60号あるいは、特開昭60−204078号に公知の
次に示す自動論理設計システムによって生成される。
第1図は、自動論理設計システムの概要を示す図である
。自動論理設計システムは、大別して。
。自動論理設計システムは、大別して。
入力部615、構文解析部620.論理生成部625、
出力部630とからなる。
出力部630とからなる。
本論理最適化処理部650は、論理生成部625の一部
として存在し、論理式格納テーブル640に格納されて
いる論理生成部で生成された論理式を入力とし、論理式
最適化を行い、出力する。
として存在し、論理式格納テーブル640に格納されて
いる論理生成部で生成された論理式を入力とし、論理式
最適化を行い、出力する。
次に、論理最適化処理方法の詳細について記述する0本
名処理方法は、統合可能性検査処理部、論理式カルノー
図展開処理部、重複論理統合処理部の3処理部とからな
る。
名処理方法は、統合可能性検査処理部、論理式カルノー
図展開処理部、重複論理統合処理部の3処理部とからな
る。
[統合可能性検査処理部」′
論理式格納テーブル640に格納されている論理式を複
数個選択し、本処理方法の統合可能性検査処理部に入力
する。ここでは、複数個の論理式の中で統合できる可能
性の高い論理式を選択する。
数個選択し、本処理方法の統合可能性検査処理部に入力
する。ここでは、複数個の論理式の中で統合できる可能
性の高い論理式を選択する。
「論理式カルノー図展開処理部」
統合可能性検査処理部で、統合可能性が高いと判定され
た論理式の組は、論理式カルノー図展開処理部によって
カルノー図に展開される。この時。
た論理式の組は、論理式カルノー図展開処理部によって
カルノー図に展開される。この時。
あとの処理に便利なように、複数のカルノー図において
、同じ信号名は、カルノー図上同じ位置に占めるように
する。
、同じ信号名は、カルノー図上同じ位置に占めるように
する。
「重複論理統合処理部」
次に、論理式カルノー図展開処理部によって得られたカ
ルノー図を重複論理統合処理部で処理する。即ち、カル
ノー図上で、共通に1が立つ部分に対応する論理式を重
複とする論理式としてくくり出す。
ルノー図を重複論理統合処理部で処理する。即ち、カル
ノー図上で、共通に1が立つ部分に対応する論理式を重
複とする論理式としてくくり出す。
以下、具体的な処理手順を第2図の論理要素110.1
20を例に、第3図に従って説明する。
20を例に、第3図に従って説明する。
第3図は、計算機の記憶装置に記憶されて作動する本最
適化処理プログラムのフローチャートを示す、第2図の
論理要素110,120が内容として持つ論理式を、現
在着目している2つの論理式の組として、統合可能性検
査520に入力する。
適化処理プログラムのフローチャートを示す、第2図の
論理要素110,120が内容として持つ論理式を、現
在着目している2つの論理式の組として、統合可能性検
査520に入力する。
統合可能性検査520では、入力された2つの論理式が
、統合される可能性が高いか否かの検査をする。
、統合される可能性が高いか否かの検査をする。
統合可能性検査520で、統合可能性が高いと判定され
た論理式の組は、次に論理式の変形処理530で処理さ
れる。ここで、各論理式はカッコを展開され積和形とな
り、共通していない信号名をリテラルとして含む項は、
削除される。その結果をカルノー図に展開する。
た論理式の組は、次に論理式の変形処理530で処理さ
れる。ここで、各論理式はカッコを展開され積和形とな
り、共通していない信号名をリテラルとして含む項は、
削除される。その結果をカルノー図に展開する。
第4図、カルノー図310は、第2図論理要素110に
含まれる論理式をカルノー図に展開したものであり、第
4図、カルノー図320は、第2図論理要素120に含
まれる論理式をカルノー図に展開したものである0本図
は、カルノー図を主記憶上の2次元テーブルに表現した
ものである。
含まれる論理式をカルノー図に展開したものであり、第
4図、カルノー図320は、第2図論理要素120に含
まれる論理式をカルノー図に展開したものである0本図
は、カルノー図を主記憶上の2次元テーブルに表現した
ものである。
第4図において、両輪理要素に共通な信号、たとえば、
A330.A340は、カルノー図上で同じ位置を占め
るようにする。又、カルノー図310において、領域3
50は、論理式の1つの項A・Bを表現する。
A330.A340は、カルノー図上で同じ位置を占め
るようにする。又、カルノー図310において、領域3
50は、論理式の1つの項A・Bを表現する。
次に、第3@において、カルノー図に展開された論理を
論理式の重複部分の統合処理540に入力する。ここで
、各カルノー図間で共通に1が立つ領域を検出する。第
4図で、カルノー図310とカルノー図320を比較し
た場合、領域350と領域360、及び領域370と領
域380とが、共通に1が立つ領域として検出される。
論理式の重複部分の統合処理540に入力する。ここで
、各カルノー図間で共通に1が立つ領域を検出する。第
4図で、カルノー図310とカルノー図320を比較し
た場合、領域350と領域360、及び領域370と領
域380とが、共通に1が立つ領域として検出される。
検出の範囲は、カルノー図上縦・横2項とした。検出の
範囲の規定はプログラムとして実現する場合にパラメー
タで変更できるようにしておけばよい。
範囲の規定はプログラムとして実現する場合にパラメー
タで変更できるようにしておけばよい。
次に、上で検出された共通に1が立つ領域に対応する論
理式を求める。求められた論理式が、各論理式間の共通
部分に当る。第4図において、領域350と領域360
とから、A−Bが求まる。
理式を求める。求められた論理式が、各論理式間の共通
部分に当る。第4図において、領域350と領域360
とから、A−Bが求まる。
又領域370と領域380とからB−Cが求まる。
これらを1つにまとめ、新たに1つの論理要素とする。
第5図は1以上の処理によって第2図の論理要素110
と論理要素120の論理式の共通部分を1つの論理要素
にまとめた結果である。論理要素410が、新しく統合
されてできた論理要素である。さらに第2図の論理要素
110に含まれる論理式から、論理要素410に含まれ
る論理式の共通部分を除いた残りが、論理要素420に
含まれる論理式となる。又第1図の論理要素120に含
まれる論理式から、論理要素410に含まれる論理式の
共通部分を除いた残りが、論理要素430に含まれる論
理式となる。さらに論理要素420と論理要素410と
の出力をORゲート440で結ぶことによって、その出
力信号01490は、出力信号01190と同一となる
。出力信号02495についても、第1図、出力信号0
2195と同一となる。
と論理要素120の論理式の共通部分を1つの論理要素
にまとめた結果である。論理要素410が、新しく統合
されてできた論理要素である。さらに第2図の論理要素
110に含まれる論理式から、論理要素410に含まれ
る論理式の共通部分を除いた残りが、論理要素420に
含まれる論理式となる。又第1図の論理要素120に含
まれる論理式から、論理要素410に含まれる論理式の
共通部分を除いた残りが、論理要素430に含まれる論
理式となる。さらに論理要素420と論理要素410と
の出力をORゲート440で結ぶことによって、その出
力信号01490は、出力信号01190と同一となる
。出力信号02495についても、第1図、出力信号0
2195と同一となる。
以上述べたように1本発明によれば、複数の論理式を同
時にカルノー図に展開し、論理式間の重複部分を検出し
、1つにまとめるので、自動的に生成された回路内で冗
長な論理を削除し、ゲート数の削減に効果がある。
時にカルノー図に展開し、論理式間の重複部分を検出し
、1つにまとめるので、自動的に生成された回路内で冗
長な論理を削除し、ゲート数の削減に効果がある。
【図面の簡単な説明】
第1図は、本発明による自動論理設計システムの構成例
を示す図、第2図は、最適化しようとする計算機論理の
例を示す図、第3図は1本最適化処理プログラムの処理
手順の一例を示すフローチャート、第4図は、第2図の
論理をカルノー図に展開した結果を示す図、第5図は、
第2図の計算機論理を1本最適化処理方法で処理した結
果を示す図。 620・・・構文解析部、625・・・論理生成部、6
50・・・論理最適化処理部、64o・・・論理式路内
テーブル。 冨 1 国 寄 Z 図 //ρ fJ 3 図 ¥J 4 図 (L) (bン 999E)
を示す図、第2図は、最適化しようとする計算機論理の
例を示す図、第3図は1本最適化処理プログラムの処理
手順の一例を示すフローチャート、第4図は、第2図の
論理をカルノー図に展開した結果を示す図、第5図は、
第2図の計算機論理を1本最適化処理方法で処理した結
果を示す図。 620・・・構文解析部、625・・・論理生成部、6
50・・・論理最適化処理部、64o・・・論理式路内
テーブル。 冨 1 国 寄 Z 図 //ρ fJ 3 図 ¥J 4 図 (L) (bン 999E)
Claims (1)
- 1、設計すべきディジタル論理システムの構成要素の種
別を示すデータと、該構成要素間のデータ転送仕様を示
すデータを入力し、複数の構成要素のそれぞれを制御す
る制御論理を示す論理式を生成する論理設計システムに
おいて、該生成された複数の論理式を、論理的な共通部
分が検出できるように変形し、共通部分を検出し、1つ
にまとめることを特徴とする自動論理設計システムの論
理最適化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117292A JPS62274367A (ja) | 1986-05-23 | 1986-05-23 | 自動論理設計システムの論理最適化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117292A JPS62274367A (ja) | 1986-05-23 | 1986-05-23 | 自動論理設計システムの論理最適化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274367A true JPS62274367A (ja) | 1987-11-28 |
Family
ID=14708139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61117292A Pending JPS62274367A (ja) | 1986-05-23 | 1986-05-23 | 自動論理設計システムの論理最適化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310377A (ja) * | 1989-06-07 | 1991-01-17 | Matsushita Electric Ind Co Ltd | 論理回路生成方法 |
-
1986
- 1986-05-23 JP JP61117292A patent/JPS62274367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310377A (ja) * | 1989-06-07 | 1991-01-17 | Matsushita Electric Ind Co Ltd | 論理回路生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504690A (en) | Automatic logic designing method and system | |
| JPS62159278A (ja) | 自動論理設計システム | |
| KR100521289B1 (ko) | 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법 | |
| JPH08338861A (ja) | 非ブーリアンプリミティブを有するvlsi回路におけるテスト及び冗長性除去方法 | |
| Fang | On the design of three-valued asynchronous modules | |
| JPS62274367A (ja) | 自動論理設計システムの論理最適化方法 | |
| Lee et al. | A New Method for Assigning Signal Flow Directions to MOS Transistors. | |
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JP3603270B2 (ja) | 論理回路記述データの変換方法およびその装置 | |
| JPH08202747A (ja) | 回路合成システム | |
| JP2831763B2 (ja) | 組合せ回路の探索空間圧縮処理方式 | |
| JPS6022264A (ja) | デ−タ処理装置 | |
| JPH0448257B2 (ja) | ||
| JPH02268375A (ja) | 機械図面の線分決定方法 | |
| JPH05134879A (ja) | プリコンパイル方式 | |
| JPS62202277A (ja) | 数値判定装置 | |
| JPH0436869A (ja) | 論理回路設計システム | |
| JPS6315366A (ja) | 回路変換システム | |
| Larsson | Semantics of a hardware specification language and related transformation rules | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JPH04294457A (ja) | 多段論理回路簡単化方法 | |
| JPS62114040A (ja) | イベントシミユレ−タ | |
| JPH0415874A (ja) | 論理回路図出力方法 | |
| JPH01276238A (ja) | データ処理装置 | |
| JPS6339051A (ja) | 論理シミユレ−シヨンのテストカバレ−ジ方式 |