JPH1070302A - 半導体受光素子及びその製造方法 - Google Patents
半導体受光素子及びその製造方法Info
- Publication number
- JPH1070302A JPH1070302A JP8224250A JP22425096A JPH1070302A JP H1070302 A JPH1070302 A JP H1070302A JP 8224250 A JP8224250 A JP 8224250A JP 22425096 A JP22425096 A JP 22425096A JP H1070302 A JPH1070302 A JP H1070302A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- receiving element
- amplification
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
- H10F77/166—Amorphous semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/107—Continuous treatment of the devices, e.g. roll-to roll processes or multi-chamber deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
- H10F77/147—Shapes of bodies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】アニールの方法に依存することなく、増幅層を
構成する障壁層と井戸層の結晶化に際して界面部分での
相互拡散を防ぎ、この部分でのエネルギーバンド変化を
急峻に保つことができる半導体受光素子の構造を得る。 【解決手段】絶縁性基板１０に、下部電極１１、光吸収
層で発生したフォトキャリヤを増幅する増幅層１３、受
光によりフォトキャリヤを生じる光吸収層１６、透明電
極１８を順次積層した半導体受光素子であって、前記増
幅層は、前記光吸収層よりも大きなバンドギャップを有
する障壁層１５と、前記障壁層よりもバンドギャップの
小さな井戸層１４とを有するとともに、前記障壁層及び
前記井戸層は非晶質材料を結晶化させて成る一方、前記
障壁層と前記井戸層の間に、障壁層のバンドギャップの
最大値よりも大きなバンドギャップを有し、前記フォト
キャリヤがトンネリング可能な膜厚の絶縁膜から成る拡
散防止層２０を介在させる。
構成する障壁層と井戸層の結晶化に際して界面部分での
相互拡散を防ぎ、この部分でのエネルギーバンド変化を
急峻に保つことができる半導体受光素子の構造を得る。 【解決手段】絶縁性基板１０に、下部電極１１、光吸収
層で発生したフォトキャリヤを増幅する増幅層１３、受
光によりフォトキャリヤを生じる光吸収層１６、透明電
極１８を順次積層した半導体受光素子であって、前記増
幅層は、前記光吸収層よりも大きなバンドギャップを有
する障壁層１５と、前記障壁層よりもバンドギャップの
小さな井戸層１４とを有するとともに、前記障壁層及び
前記井戸層は非晶質材料を結晶化させて成る一方、前記
障壁層と前記井戸層の間に、障壁層のバンドギャップの
最大値よりも大きなバンドギャップを有し、前記フォト
キャリヤがトンネリング可能な膜厚の絶縁膜から成る拡
散防止層２０を介在させる。
Description
【０００１】
【発明の属する技術分野】この発明は、複写機、ファク
シミリの読み取り素子やビデオカメラの読み取り素子等
に応用される半導体受光素子に関し、特に、光によって
生成されたキャリヤを衝突電離により増幅するアバラン
シェ効果を利用した半導体受光素子において、その増幅
層を構成する障壁層及び井戸層を結晶化するに際して、
相互拡散を防止して界面におけるエネルギーバンド変化
を急峻に保持するための構造及び製造方法に関するもの
である。
シミリの読み取り素子やビデオカメラの読み取り素子等
に応用される半導体受光素子に関し、特に、光によって
生成されたキャリヤを衝突電離により増幅するアバラン
シェ効果を利用した半導体受光素子において、その増幅
層を構成する障壁層及び井戸層を結晶化するに際して、
相互拡散を防止して界面におけるエネルギーバンド変化
を急峻に保持するための構造及び製造方法に関するもの
である。
【０００２】
【従来の技術】アバランシェ増倍効果を利用したフォト
ダイオード（以下、ＡＰＤと記す）は、微弱な光を検出
できる高感度な半導体受光素子として注目されている。
中でも、非晶質半導体や多結晶半導体等の非単結晶半導
体による超格子構造を用いたＡＰＤは、格子定数不整合
の問題がなく自由なバンド構造を実現できるため、可視
光に対して高感度、高ＳＮ比、さらには低電圧駆動可能
なＡＰＤを実現する可能性を有している。
ダイオード（以下、ＡＰＤと記す）は、微弱な光を検出
できる高感度な半導体受光素子として注目されている。
中でも、非晶質半導体や多結晶半導体等の非単結晶半導
体による超格子構造を用いたＡＰＤは、格子定数不整合
の問題がなく自由なバンド構造を実現できるため、可視
光に対して高感度、高ＳＮ比、さらには低電圧駆動可能
なＡＰＤを実現する可能性を有している。
【０００３】超格子構造のＡＰＤとしては、例えば１９
９５年テレビジョン学会年次大会予稿集、ｐ７３に掲載
の澤田らの論文に示されるように、ａ−Ｓｉ：Ｈ／ａ−
ＳｉＣ：Ｈ 超格子において、障壁層を鋸歯状のポテン
シャル構造とした傾斜超格子構造のＡＰＤが提案されて
いる。このＡＰＤについて、図６（ａ）〜（ｃ）を参照
しながら説明する。傾斜超格子構造のＡＰＤは、図６
（ａ）に示すように、ｎ型単結晶Ｓｉ基板４０１上に、
ｉ型ａ−Ｓｉ：Ｈ４０２、光吸収層とキャリヤ増倍層を
兼ねた傾斜超格子層４０５、ｉ型ａ−Ｓｉ：Ｈ４０６、
ｐ型半導体層４０７、ＩＴＯからなる透明電極４０８を
積層して構成されている。前記傾斜超格子層４０５は、
井戸層となるｉ型ａ−Ｓｉ：Ｈ層４０４と、障壁層とな
るｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３とを
交互に６層積み重ねた構造から構成されている。
９５年テレビジョン学会年次大会予稿集、ｐ７３に掲載
の澤田らの論文に示されるように、ａ−Ｓｉ：Ｈ／ａ−
ＳｉＣ：Ｈ 超格子において、障壁層を鋸歯状のポテン
シャル構造とした傾斜超格子構造のＡＰＤが提案されて
いる。このＡＰＤについて、図６（ａ）〜（ｃ）を参照
しながら説明する。傾斜超格子構造のＡＰＤは、図６
（ａ）に示すように、ｎ型単結晶Ｓｉ基板４０１上に、
ｉ型ａ−Ｓｉ：Ｈ４０２、光吸収層とキャリヤ増倍層を
兼ねた傾斜超格子層４０５、ｉ型ａ−Ｓｉ：Ｈ４０６、
ｐ型半導体層４０７、ＩＴＯからなる透明電極４０８を
積層して構成されている。前記傾斜超格子層４０５は、
井戸層となるｉ型ａ−Ｓｉ：Ｈ層４０４と、障壁層とな
るｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３とを
交互に６層積み重ねた構造から構成されている。
【０００４】図６（ｂ）は、上記ＡＰＤ素子の電圧無印
加時のバンド構造を模式的に示した図である。障壁層と
なるｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３を
着膜する際に、ａ−Ｓｉ1-xＣx：Ｈ層組成比をx＝０〜
１の間で連続的に変化させることにより、鋸歯状にバン
ド構造が変化した傾斜超格子とすることができる。
加時のバンド構造を模式的に示した図である。障壁層と
なるｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３を
着膜する際に、ａ−Ｓｉ1-xＣx：Ｈ層組成比をx＝０〜
１の間で連続的に変化させることにより、鋸歯状にバン
ド構造が変化した傾斜超格子とすることができる。
【０００５】図６（ｃ）は、上記ＡＰＤ素子の逆バイア
ス印加時のバンド構造を模式的に示した図である。上記
ＡＰＤの構造によれば、ｐ型半導体層４０７側より光が
入射すると、傾斜超格子層４０５により吸収され光電変
換が行われる。生成された電子／正孔対は、おのおのｎ
型単結晶Ｓｉ基板４０１およびｐ型半導体層４０７に向
かって走行する。電界により加速された電子が傾斜超格
子層４０５の障壁層４０３から井戸層４０４に入る時、
電子は伝導帯のバンド不連続量ΔＥcだけ高いエネルギ
ー状態となるために、それだけ電子によるイオン化率α
は大きくなる。電子は、これの繰り返しによりキャリヤ
の数を増加させていく。
ス印加時のバンド構造を模式的に示した図である。上記
ＡＰＤの構造によれば、ｐ型半導体層４０７側より光が
入射すると、傾斜超格子層４０５により吸収され光電変
換が行われる。生成された電子／正孔対は、おのおのｎ
型単結晶Ｓｉ基板４０１およびｐ型半導体層４０７に向
かって走行する。電界により加速された電子が傾斜超格
子層４０５の障壁層４０３から井戸層４０４に入る時、
電子は伝導帯のバンド不連続量ΔＥcだけ高いエネルギ
ー状態となるために、それだけ電子によるイオン化率α
は大きくなる。電子は、これの繰り返しによりキャリヤ
の数を増加させていく。
【０００６】一方、正孔は価電子帯のバンド不連続量Δ
Ｅvが小さいため電子のようなことが起こらない。この
ように、上記ＡＰＤの構造によると、電子のイオン化率
αのみを大きくすることができ、さらにイオン化の生じ
る場所をヘテロ接合部に特定できるため、高感度、低過
剰雑音特性が得られる。また、キャリヤはヘテロ構造の
バンドオフセットによりエネルギーを受けるため、キャ
リヤのイオン化に必要な電界強度を小さくすることがで
き、低電圧駆動が可能となる。
Ｅvが小さいため電子のようなことが起こらない。この
ように、上記ＡＰＤの構造によると、電子のイオン化率
αのみを大きくすることができ、さらにイオン化の生じ
る場所をヘテロ接合部に特定できるため、高感度、低過
剰雑音特性が得られる。また、キャリヤはヘテロ構造の
バンドオフセットによりエネルギーを受けるため、キャ
リヤのイオン化に必要な電界強度を小さくすることがで
き、低電圧駆動が可能となる。
【０００７】また、このＡＰＤ素子によれば、電子の走
行方向に対してヘテロ接合部において電子に対するエネ
ルギー障壁が存在しないため、井戸層４０４から障壁層
４０３に入る時にエネルギーが失われる電子のクーリン
グ（cooling）や、井戸層４０４への電子の蓄積が生じ
て外部に信号として取り出されないことを防止し、高感
度化及び低雑音化を図ることができる。
行方向に対してヘテロ接合部において電子に対するエネ
ルギー障壁が存在しないため、井戸層４０４から障壁層
４０３に入る時にエネルギーが失われる電子のクーリン
グ（cooling）や、井戸層４０４への電子の蓄積が生じ
て外部に信号として取り出されないことを防止し、高感
度化及び低雑音化を図ることができる。
【０００８】上述した非晶質Ｓｉ系半導体による超格子
構造を用いたＡＰＤは、格子定数不整合の問題がないた
め自由なバンド構造を実現でき、可視光に対して高感
度、高ＳＮ比、さらには低電圧駆動が可能なＡＰＤを得
ることができるが、その一方で次のような問題点が存在
する。
構造を用いたＡＰＤは、格子定数不整合の問題がないた
め自由なバンド構造を実現でき、可視光に対して高感
度、高ＳＮ比、さらには低電圧駆動が可能なＡＰＤを得
ることができるが、その一方で次のような問題点が存在
する。
【０００９】先ず、上述した非晶質Ｓｉ系半導体による
超格子ＡＰＤでは、伝導帯のバンド不連続量が約０．３
４ｅＶであり、井戸層であるｉ型ａ−Ｓｉ：Ｈの禁制帯
幅Ｅg＝１．７０ｅＶに比べると小さい。そのため、必
ずしもヘテロ接合部においてイオン化が生じず、低雑音
化に対する効果が不十分である。また、高いイオン化率
を得るには、ある程度の電界をキャリヤ増倍層に加える
必要があるため低電圧駆動が困難であり、キャリヤ増倍
層への高電界の印加は暗電流の増大や、電界による正孔
のイオン化のためＳＮ比の低下という問題を併発させ
る。
超格子ＡＰＤでは、伝導帯のバンド不連続量が約０．３
４ｅＶであり、井戸層であるｉ型ａ−Ｓｉ：Ｈの禁制帯
幅Ｅg＝１．７０ｅＶに比べると小さい。そのため、必
ずしもヘテロ接合部においてイオン化が生じず、低雑音
化に対する効果が不十分である。また、高いイオン化率
を得るには、ある程度の電界をキャリヤ増倍層に加える
必要があるため低電圧駆動が困難であり、キャリヤ増倍
層への高電界の印加は暗電流の増大や、電界による正孔
のイオン化のためＳＮ比の低下という問題を併発させ
る。
【００１０】また、非晶質Ｓｉ系半導体による超格子Ａ
ＰＤによると、超格子層３０６、４０５は光吸収層とキ
ャリヤ増倍層とを兼ねているので、キャリヤ増倍層で入
射光が吸収されフォトキャリヤ（電子／正孔対）を発生
する場合、生成されたフォトキャリヤの増倍率は吸収の
生じた場所により異なり、光吸収層に近い場所で生じた
フォトキャリヤほど、キャリヤ増倍層の走行距離が長く
なり大きな増倍を受ける。一般に入射光の波長が短いほ
ど表面近傍で吸収されるため、短波長の光に対しては増
倍率が大きくなり、長波長の光に対しては増倍率は小さ
くなる、という入射光の波長による増倍率の変動が生じ
る。また、低雑音化をはかるには、増倍する一方のキャ
リヤのみをキャリヤ増倍層に注入することが望ましく、
キャリヤ増倍層で生じたフォトキャリヤはＳＮ比を低下
させる原因となる。
ＰＤによると、超格子層３０６、４０５は光吸収層とキ
ャリヤ増倍層とを兼ねているので、キャリヤ増倍層で入
射光が吸収されフォトキャリヤ（電子／正孔対）を発生
する場合、生成されたフォトキャリヤの増倍率は吸収の
生じた場所により異なり、光吸収層に近い場所で生じた
フォトキャリヤほど、キャリヤ増倍層の走行距離が長く
なり大きな増倍を受ける。一般に入射光の波長が短いほ
ど表面近傍で吸収されるため、短波長の光に対しては増
倍率が大きくなり、長波長の光に対しては増倍率は小さ
くなる、という入射光の波長による増倍率の変動が生じ
る。また、低雑音化をはかるには、増倍する一方のキャ
リヤのみをキャリヤ増倍層に注入することが望ましく、
キャリヤ増倍層で生じたフォトキャリヤはＳＮ比を低下
させる原因となる。
【００１１】そこで本発明者らは上記超格子ＡＰＤの欠
点を解消するため、低電圧駆動を可能としながらも高感
度且つ低雑音であり、特に可視光に対して高感度、低雑
音であり、また、入射光の波長による増倍率の変動が少
ない半導体受光素子を提案した。この半導体受光素子
は、光吸収層に可視光に対して分光感度のすぐれた非単
結晶性Ｓｉ系薄膜、キャリヤ増倍層に非単結晶性部材
（poly−Ｓｉ及びａ−ＳｉＣ）を用いてＡＰＤを構成す
ることにより、外部からの電界を与えることなくアバラ
ンシェ増倍を行うものである（特願平７−３４３３１
３）。
点を解消するため、低電圧駆動を可能としながらも高感
度且つ低雑音であり、特に可視光に対して高感度、低雑
音であり、また、入射光の波長による増倍率の変動が少
ない半導体受光素子を提案した。この半導体受光素子
は、光吸収層に可視光に対して分光感度のすぐれた非単
結晶性Ｓｉ系薄膜、キャリヤ増倍層に非単結晶性部材
（poly−Ｓｉ及びａ−ＳｉＣ）を用いてＡＰＤを構成す
ることにより、外部からの電界を与えることなくアバラ
ンシェ増倍を行うものである（特願平７−３４３３１
３）。
【００１２】この半導体受光素子について、図３ないし
図５を参照しながら説明する。図３は前記半導体受光素
子の構造を示す断面図であり、ガラス基板等からなる絶
縁性基板１０上に、Ｃｒからなる下部電極１１、ｎ+ａ
−Ｓｉ：Ｈからなる正孔注入阻止層１２、非単結晶性部
材からなる増幅層１３、ａ−Ｓｉ：Ｈからなる光吸収層
１６、ｐ+ａ−Ｓｉからなる電子注入阻止層１７、ＩＴ
Ｏからなる透明電極１８が順次積層され、前記増幅層１
３は、poly−Ｓｉからなる井戸層１４と、ａ−ＳｉＣか
らなる障壁層１５とから構成される。
図５を参照しながら説明する。図３は前記半導体受光素
子の構造を示す断面図であり、ガラス基板等からなる絶
縁性基板１０上に、Ｃｒからなる下部電極１１、ｎ+ａ
−Ｓｉ：Ｈからなる正孔注入阻止層１２、非単結晶性部
材からなる増幅層１３、ａ−Ｓｉ：Ｈからなる光吸収層
１６、ｐ+ａ−Ｓｉからなる電子注入阻止層１７、ＩＴ
Ｏからなる透明電極１８が順次積層され、前記増幅層１
３は、poly−Ｓｉからなる井戸層１４と、ａ−ＳｉＣか
らなる障壁層１５とから構成される。
【００１３】この半導体受光素子の作製にあたり、井戸
層１４と障壁層１５の着膜は、ともにプラズマＣＶＤを
用いて連続的に形成する。また、井戸層１４の着膜に
は、原料ガスにＳｉＨ4を用いている。障壁層１５の着
膜には、原料ガスとしてＳｉＨ4とＣ2Ｈ6を用い、さら
にＣ2Ｈ6ガスの流量を適宜変更することによりＣ含有率
を調整し、膜厚方向でバンドギャップを変化させてい
る。増幅層１３については、井戸層１４と障壁層１５の
積層後、例えば赤外光によるフラッシュランプアニール
が施され、井戸層１４の脱水素化と井戸層１４及び障壁
層１５の結晶化が行われる。このアニール工程により、
膜中のギャップ準位が減少し、半導体受光素子として暗
電流の減少、増幅率の向上などの改善効果が発揮され
る。また、上記半導体受光素子の増幅層１３は、図３に
示したように、井戸層１４と障壁層１５との組みが１層
となる構造の他、前記組を複数層積層させる構造でもよ
い。
層１４と障壁層１５の着膜は、ともにプラズマＣＶＤを
用いて連続的に形成する。また、井戸層１４の着膜に
は、原料ガスにＳｉＨ4を用いている。障壁層１５の着
膜には、原料ガスとしてＳｉＨ4とＣ2Ｈ6を用い、さら
にＣ2Ｈ6ガスの流量を適宜変更することによりＣ含有率
を調整し、膜厚方向でバンドギャップを変化させてい
る。増幅層１３については、井戸層１４と障壁層１５の
積層後、例えば赤外光によるフラッシュランプアニール
が施され、井戸層１４の脱水素化と井戸層１４及び障壁
層１５の結晶化が行われる。このアニール工程により、
膜中のギャップ準位が減少し、半導体受光素子として暗
電流の減少、増幅率の向上などの改善効果が発揮され
る。また、上記半導体受光素子の増幅層１３は、図３に
示したように、井戸層１４と障壁層１５との組みが１層
となる構造の他、前記組を複数層積層させる構造でもよ
い。
【００１４】上記半導体受光素子の動作原理を図４のエ
ネルギーバンド図を用いて説明する。図８は、逆バイア
ス状態のエネルギーバンド図であるが、光吸収層１６で
発生したフォトキャリヤは、電界により障壁層１５に移
動し、井戸層１４との界面に達する。ここでフォトキャ
リヤは障壁層１５の伝導帯と井戸層１４の伝導帯のエネ
ルギー差ΔＥcを受け取り、このΔＥcを井戸層１４の禁
制帯幅Ｅgに比較して大きく設定することで、電子のイ
オン化を促進してアバランシェ増倍により２倍のキャリ
ヤが発生する。
ネルギーバンド図を用いて説明する。図８は、逆バイア
ス状態のエネルギーバンド図であるが、光吸収層１６で
発生したフォトキャリヤは、電界により障壁層１５に移
動し、井戸層１４との界面に達する。ここでフォトキャ
リヤは障壁層１５の伝導帯と井戸層１４の伝導帯のエネ
ルギー差ΔＥcを受け取り、このΔＥcを井戸層１４の禁
制帯幅Ｅgに比較して大きく設定することで、電子のイ
オン化を促進してアバランシェ増倍により２倍のキャリ
ヤが発生する。
【００１５】上述のＡＰＤでは、井戸層１４及び障壁層
１５の連続着膜後のアニール処理（赤外光によるフラッ
シュランプアニール）により前記したような膜質の改善
を図ることができるが、このアニール処理により、障壁
層１５と井戸層１４の界面において障壁層１５中に含ま
れる添加物の元素（この場合Ｃ）が井戸層１４中に少量
拡散するため、井戸層１４と障壁層１５の界面部分での
バンドオフセットが、図５に示したように若干なだらか
な構造（エネルギーバンドの変化が連続的に変化する構
造）となる。高い増幅率を得るためには、このバンドオ
フセットを急峻にしてΔＥcの値を大きくする方がよい
が、この構造であると実質的なΔＥcの値が小さくなる
という問題があった。
１５の連続着膜後のアニール処理（赤外光によるフラッ
シュランプアニール）により前記したような膜質の改善
を図ることができるが、このアニール処理により、障壁
層１５と井戸層１４の界面において障壁層１５中に含ま
れる添加物の元素（この場合Ｃ）が井戸層１４中に少量
拡散するため、井戸層１４と障壁層１５の界面部分での
バンドオフセットが、図５に示したように若干なだらか
な構造（エネルギーバンドの変化が連続的に変化する構
造）となる。高い増幅率を得るためには、このバンドオ
フセットを急峻にしてΔＥcの値を大きくする方がよい
が、この構造であると実質的なΔＥcの値が小さくなる
という問題があった。
【００１６】そこで、このバンドオフセットを急峻に保
つため、アニール処理の他の方法として青色レーザによ
る結晶化が考えられる。この方法によれば、青色の波長
を吸収するのはバンドギャップの小さな井戸層１４だけ
であるので、井戸層１４だけの溶融再結晶化が可能であ
り、界面部分での障壁層１５側からのＣの拡散が最小限
に抑えられ前記アニール処理（赤外光によるフラッシュ
ランプアニール）に比較して急峻な界面を形成すること
ができる。
つため、アニール処理の他の方法として青色レーザによ
る結晶化が考えられる。この方法によれば、青色の波長
を吸収するのはバンドギャップの小さな井戸層１４だけ
であるので、井戸層１４だけの溶融再結晶化が可能であ
り、界面部分での障壁層１５側からのＣの拡散が最小限
に抑えられ前記アニール処理（赤外光によるフラッシュ
ランプアニール）に比較して急峻な界面を形成すること
ができる。
【００１７】
【発明が解決しようとする課題】しかしながら、青色レ
ーザによるアニール処理においては、以下のような問題
点がある。すなわち、吸収波長の違いにより井戸層１４
のみ溶融させるようにしても、これに接している障壁層
１５が加熱されることを完全には防止できないため、添
加元素の拡散が残りバンドオフセットがなだらかにな
る。また、波長の短い青色レーザを用いると、特に井戸
層１４と障壁層１５を多層積層構造とした増幅層１３を
有するＡＰＤの場合は、レーザ照射側の１〜２層で大部
分のエネルギーが吸収されるため、それ以降の膜に対す
るアニールが不十分になる。
ーザによるアニール処理においては、以下のような問題
点がある。すなわち、吸収波長の違いにより井戸層１４
のみ溶融させるようにしても、これに接している障壁層
１５が加熱されることを完全には防止できないため、添
加元素の拡散が残りバンドオフセットがなだらかにな
る。また、波長の短い青色レーザを用いると、特に井戸
層１４と障壁層１５を多層積層構造とした増幅層１３を
有するＡＰＤの場合は、レーザ照射側の１〜２層で大部
分のエネルギーが吸収されるため、それ以降の膜に対す
るアニールが不十分になる。
【００１８】本発明は上記実情に鑑みてなされたもの
で、アニールの方法に依存することなく、増幅層を構成
する障壁層と井戸層の結晶化に際して界面部分での相互
拡散を防ぎ、エネルギーバンド変化を急峻に保つことが
できる半導体受光素子の構造及びその製造方法を提供す
ることを目的とする。
で、アニールの方法に依存することなく、増幅層を構成
する障壁層と井戸層の結晶化に際して界面部分での相互
拡散を防ぎ、エネルギーバンド変化を急峻に保つことが
できる半導体受光素子の構造及びその製造方法を提供す
ることを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
本発明は、少なくとも一方が透光性を有する一対の電極
間に、受光によりフォトキャリヤを生じる光吸収層と、
前記光吸収層で発生したフォトキャリヤを増幅する増幅
層とを有する半導体受光素子であって、次の構成を含む
ものである。前記増幅層は、前記光吸収層よりも大きな
バンドギャップを有する障壁層と、前記障壁層よりもバ
ンドギャップの小さな井戸層とを有する。前記障壁層及
び前記井戸層は、非晶質材料を結晶化させて成る。前記
障壁層と前記井戸層の間に、障壁層のバンドギャップの
最大値よりも大きなバンドギャップを有し、前記フォト
キャリヤがトンネリング可能な膜厚の絶縁膜から成る拡
散防止層を介在させる。
本発明は、少なくとも一方が透光性を有する一対の電極
間に、受光によりフォトキャリヤを生じる光吸収層と、
前記光吸収層で発生したフォトキャリヤを増幅する増幅
層とを有する半導体受光素子であって、次の構成を含む
ものである。前記増幅層は、前記光吸収層よりも大きな
バンドギャップを有する障壁層と、前記障壁層よりもバ
ンドギャップの小さな井戸層とを有する。前記障壁層及
び前記井戸層は、非晶質材料を結晶化させて成る。前記
障壁層と前記井戸層の間に、障壁層のバンドギャップの
最大値よりも大きなバンドギャップを有し、前記フォト
キャリヤがトンネリング可能な膜厚の絶縁膜から成る拡
散防止層を介在させる。
【００２０】また、前記増幅層は、前記障壁層と前記井
戸層と前記拡散防止層とからなる組を複数組前記電極間
に形成したことを特徴としている。
戸層と前記拡散防止層とからなる組を複数組前記電極間
に形成したことを特徴としている。
【００２１】本発明方法は、少なくとも一方が透光性を
有する一対の電極、受光によりフォトキャリヤを生じる
光吸収層、前記光吸収層で発生したフォトキャリヤを増
幅する増幅層を積層する工程を有する半導体受光素子の
製造方法において、次の手順を有するものである。先
ず、非晶質材料の井戸層、絶縁膜の拡散防止層、非晶質
材料の障壁層を順次積層して前記増幅層を形成する。次
に、前記増幅層をアニールにより結晶化する。その後に
前記光吸収層を形成する。
有する一対の電極、受光によりフォトキャリヤを生じる
光吸収層、前記光吸収層で発生したフォトキャリヤを増
幅する増幅層を積層する工程を有する半導体受光素子の
製造方法において、次の手順を有するものである。先
ず、非晶質材料の井戸層、絶縁膜の拡散防止層、非晶質
材料の障壁層を順次積層して前記増幅層を形成する。次
に、前記増幅層をアニールにより結晶化する。その後に
前記光吸収層を形成する。
【００２２】本発明によれば、増幅層を構成する障壁層
と井戸層の間に絶縁膜からなる拡散防止層を介在させた
ので、増幅層の結晶化を行う場合に障壁層と井戸層との
界面部分での相互拡散を防ぐことができる。拡散防止層
の膜厚をフォトキャリヤがトンネリング可能な膜厚とし
たので、受光により発生したフォトキャリヤを障壁層か
ら井戸層に移動させ、この際に、障壁層の伝導帯と井戸
層の伝導帯のエネルギー差を受け取り、アバランシェ増
倍を引き起こさせることができる。
と井戸層の間に絶縁膜からなる拡散防止層を介在させた
ので、増幅層の結晶化を行う場合に障壁層と井戸層との
界面部分での相互拡散を防ぐことができる。拡散防止層
の膜厚をフォトキャリヤがトンネリング可能な膜厚とし
たので、受光により発生したフォトキャリヤを障壁層か
ら井戸層に移動させ、この際に、障壁層の伝導帯と井戸
層の伝導帯のエネルギー差を受け取り、アバランシェ増
倍を引き起こさせることができる。
【００２３】また、増幅層を複数層とすることにより、
高い増幅率を有する半導体受光素子とすることができ
る。
高い増幅率を有する半導体受光素子とすることができ
る。
【００２４】
【発明の実施の形態】本発明に係る半導体受光素子の実
施の形態の一例を、図１を参照しながら説明する。図１
（ａ）は半導体受光素子の構造を示す断面説明図、図１
（ｂ）はこの半導体受光素子の逆バイアス印加時のバン
ド構造を模式的に示した図である。半導体受光素子は、
図１（ａ）に示すように、ガラスなどからなる絶縁性基
板１０上に、Ｔａなど金属からなる下部電極１１、ｎ型
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）からなる
正孔注入阻止層１２、増幅層１３、ｉ型ａ−Ｓｉ：Ｈか
らなり受光によりフォトキャリヤを生じる光吸収層１
６、ｐ型ａ−Ｓｉ：Ｈからなる電子注入阻止層１７、Ｉ
ＴＯからなる透明電極１８を順次積層して構成されてい
る。
施の形態の一例を、図１を参照しながら説明する。図１
（ａ）は半導体受光素子の構造を示す断面説明図、図１
（ｂ）はこの半導体受光素子の逆バイアス印加時のバン
ド構造を模式的に示した図である。半導体受光素子は、
図１（ａ）に示すように、ガラスなどからなる絶縁性基
板１０上に、Ｔａなど金属からなる下部電極１１、ｎ型
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）からなる
正孔注入阻止層１２、増幅層１３、ｉ型ａ−Ｓｉ：Ｈか
らなり受光によりフォトキャリヤを生じる光吸収層１
６、ｐ型ａ−Ｓｉ：Ｈからなる電子注入阻止層１７、Ｉ
ＴＯからなる透明電極１８を順次積層して構成されてい
る。
【００２５】増幅層１３は、前記光吸収層１６で発生し
たフォトキャリヤを増幅するものであり、アモルファス
シリコン（ａ−Ｓｉ）を結晶化した多結晶シリコン（po
ly−Ｓｉ）からなる井戸層１４、シリコン酸化膜（Ｓｉ
Ｏx），シリコン窒化膜（ＳｉＮx）等の絶縁膜からなる
拡散防止層２０、アモルファス炭化シリコン（ａ−Ｓｉ
Ｃx）を結晶化した炭化シリコン（ＳｉＣx）からなる障
壁層１５を積層して構成されている。
たフォトキャリヤを増幅するものであり、アモルファス
シリコン（ａ−Ｓｉ）を結晶化した多結晶シリコン（po
ly−Ｓｉ）からなる井戸層１４、シリコン酸化膜（Ｓｉ
Ｏx），シリコン窒化膜（ＳｉＮx）等の絶縁膜からなる
拡散防止層２０、アモルファス炭化シリコン（ａ−Ｓｉ
Ｃx）を結晶化した炭化シリコン（ＳｉＣx）からなる障
壁層１５を積層して構成されている。
【００２６】井戸層１４及び障壁層１５は非晶質状態で
着膜され、その後のアニール処理により多結晶化して形
成されるため、アニール処理中の井戸層１４と障壁層１
５の相互拡散により界面におけるエネルギーバンド変化
の急峻さが失われる。拡散防止層２０は、アモルファス
シリコン（ａ−Ｓｉ）及びアモルファス炭化シリコン
（ａ−ＳｉＣx）を結晶化する際に、障壁層１５と井戸
層１４との界面部分での相互拡散を防ぐために介在させ
たものである。したがって、アニール処理による井戸層
１４と障壁層１５の相互拡散を防ぐに必要な膜厚を有す
るとともに、光吸収層１６に発生したフォトキャリヤが
トンネリング可能な膜厚に設定されている。すなわち、
拡散防止層２０の膜厚は、以上のことを考慮して５ｎｍ
以上５００ｎｍ以下にするのがよく、例えば１０ｎｍ程
度にするのが適当である。
着膜され、その後のアニール処理により多結晶化して形
成されるため、アニール処理中の井戸層１４と障壁層１
５の相互拡散により界面におけるエネルギーバンド変化
の急峻さが失われる。拡散防止層２０は、アモルファス
シリコン（ａ−Ｓｉ）及びアモルファス炭化シリコン
（ａ−ＳｉＣx）を結晶化する際に、障壁層１５と井戸
層１４との界面部分での相互拡散を防ぐために介在させ
たものである。したがって、アニール処理による井戸層
１４と障壁層１５の相互拡散を防ぐに必要な膜厚を有す
るとともに、光吸収層１６に発生したフォトキャリヤが
トンネリング可能な膜厚に設定されている。すなわち、
拡散防止層２０の膜厚は、以上のことを考慮して５ｎｍ
以上５００ｎｍ以下にするのがよく、例えば１０ｎｍ程
度にするのが適当である。
【００２７】図１（ｂ）は上記半導体受光素子のエネル
ギー準位を模式的に表したものである。増幅層１３を構
成する障壁層１５は、着膜時においてＳｉＣx膜の炭素
組成ｘを膜厚方向で連続的に変化させることにより、そ
のバンドギャップを光吸収層側では光吸収層１６と同一
に、拡散防止層２０側では光吸収層１６よりも十分大き
な値にまで変化させている。井戸層１４は、障壁層１５
よりもΔΕcだけバンドギャップが小さい。障壁層１５
と井戸層１４の間に介在された拡散防止層２０は、障壁
層１５のバンドギャップの最大値よりも大きなバンドギ
ャップを有している。
ギー準位を模式的に表したものである。増幅層１３を構
成する障壁層１５は、着膜時においてＳｉＣx膜の炭素
組成ｘを膜厚方向で連続的に変化させることにより、そ
のバンドギャップを光吸収層側では光吸収層１６と同一
に、拡散防止層２０側では光吸収層１６よりも十分大き
な値にまで変化させている。井戸層１４は、障壁層１５
よりもΔΕcだけバンドギャップが小さい。障壁層１５
と井戸層１４の間に介在された拡散防止層２０は、障壁
層１５のバンドギャップの最大値よりも大きなバンドギ
ャップを有している。
【００２８】次に、この半導体受光素子の作用について
説明する。可視光の照射により光吸収層で発生したフォ
トキャリヤは、障壁層１５を通り薄い拡散防止層２０を
トンネリングで貫通し井戸層１４に落ち込む。このとき
フォトキャリヤは、障壁層１５と井戸層１４のエネルギ
ー準位差ΔΕcに相当する運動エネルギーを受け、アバ
ランシェ増幅を引き起こす。
説明する。可視光の照射により光吸収層で発生したフォ
トキャリヤは、障壁層１５を通り薄い拡散防止層２０を
トンネリングで貫通し井戸層１４に落ち込む。このとき
フォトキャリヤは、障壁層１５と井戸層１４のエネルギ
ー準位差ΔΕcに相当する運動エネルギーを受け、アバ
ランシェ増幅を引き起こす。
【００２９】図２は、本発明に係る半導体受光素子の実
施の形態の別の例であり、増幅層１３を複数段（３段の
例を示す）積層し、フォトキャリヤの増幅率を更に向上
させるものである。各増幅層１３は、井戸層１４、拡散
防止層２０、障壁層１５を積層して構成されている。拡
散防止層２０の有する機能は図１の半導体受光素子と同
様であり、フォトキャリヤが容易にトンネリングさせ、
且つ、アニール処理による井戸層１４と障壁層１５の相
互拡散を防ぐに適した膜厚を有している。
施の形態の別の例であり、増幅層１３を複数段（３段の
例を示す）積層し、フォトキャリヤの増幅率を更に向上
させるものである。各増幅層１３は、井戸層１４、拡散
防止層２０、障壁層１５を積層して構成されている。拡
散防止層２０の有する機能は図１の半導体受光素子と同
様であり、フォトキャリヤが容易にトンネリングさせ、
且つ、アニール処理による井戸層１４と障壁層１５の相
互拡散を防ぐに適した膜厚を有している。
【００３０】
【実施例】次に、本発明の半導体受光素子の具体的な製
造方法について、実施例１及び実施例２で説明する。 （実施例１）図１に示した半導体受光素子の製造方法に
ついて説明する。先ず、ガラス基板（Ｃorning７０５
９）で構成された絶縁性基板１０にスパッタ法によりＴ
ａを１００ｎｍ着膜し、下部電極１１を形成する。電極
材料としては、Ｔａに限らずＣｒ，Ａｌ，Ｍｏ，Ｎｉ，
Ｗなどでもよい。次に、プラズマＣＶＤ法によりｎ型ａ
−Ｓｉ：Ｈを５０ｎｍ着膜し、正孔注入阻止層１２を形
成する。原料ガスはＳｉＨ4とＰＨ3を用い、圧力４０Ｐ
ａ、放電パワー１００Ｗ、基板温度２５０℃で着膜す
る。次に、ＬＰＣＶＤ法により井戸層１４となるａ−Ｓ
ｉ膜を１００ｎｍ着膜する。原料ガスにはジシラン（Ｓ
ｉ2Ｈ6）を用い、圧力４０Ｐａ、基板温度４８０℃で着
膜する。
造方法について、実施例１及び実施例２で説明する。 （実施例１）図１に示した半導体受光素子の製造方法に
ついて説明する。先ず、ガラス基板（Ｃorning７０５
９）で構成された絶縁性基板１０にスパッタ法によりＴ
ａを１００ｎｍ着膜し、下部電極１１を形成する。電極
材料としては、Ｔａに限らずＣｒ，Ａｌ，Ｍｏ，Ｎｉ，
Ｗなどでもよい。次に、プラズマＣＶＤ法によりｎ型ａ
−Ｓｉ：Ｈを５０ｎｍ着膜し、正孔注入阻止層１２を形
成する。原料ガスはＳｉＨ4とＰＨ3を用い、圧力４０Ｐ
ａ、放電パワー１００Ｗ、基板温度２５０℃で着膜す
る。次に、ＬＰＣＶＤ法により井戸層１４となるａ−Ｓ
ｉ膜を１００ｎｍ着膜する。原料ガスにはジシラン（Ｓ
ｉ2Ｈ6）を用い、圧力４０Ｐａ、基板温度４８０℃で着
膜する。
【００３１】続いて、プラズマＣＶＤ法により拡散防止
層２０となるＳｉＯx膜を１０ｎｍ着膜する。原料ガス
にはＳｉＨ4とＮ2Ｏを用い、圧力４０Ｐａ、放電パワー
１００Ｗ、基板温度２５０℃で着膜する。
層２０となるＳｉＯx膜を１０ｎｍ着膜する。原料ガス
にはＳｉＨ4とＮ2Ｏを用い、圧力４０Ｐａ、放電パワー
１００Ｗ、基板温度２５０℃で着膜する。
【００３２】更に、同じプラズマＣＶＤ装置内でガスを
ＳｉＨ4とエチレン（Ｃ2Ｈ4）に切り替え、障壁層１５
となるａ−ＳｉＣx膜を５０ｎｍ着膜する。ここで重要
なことは、ＳｉＨ4に対するＣ2Ｈ4のガス流量比をはじ
めは大きく（２０ないし５０）、そして着膜時間ととも
に小さくしてゆき、最終的にはエチレンをゼロとして、
ａ−ＳｉＣx膜のバンドギャップを３．５ｅＶ程度の大
きな値から最終的に１．７ｅＶ程度に変化させることで
ある。その他の条件は、圧力４０Ｐａ、放電パワー１０
０Ｗ、基板温度２５０℃とした。前記工程での拡散防止
層２０の着膜は、障壁層１５の着膜と同様にプラズマＣ
ＶＤ装置で行うので、これらの膜は原料ガスの切り替え
だけで容易に連続して形成できるため、製造工程が複雑
になることがない。
ＳｉＨ4とエチレン（Ｃ2Ｈ4）に切り替え、障壁層１５
となるａ−ＳｉＣx膜を５０ｎｍ着膜する。ここで重要
なことは、ＳｉＨ4に対するＣ2Ｈ4のガス流量比をはじ
めは大きく（２０ないし５０）、そして着膜時間ととも
に小さくしてゆき、最終的にはエチレンをゼロとして、
ａ−ＳｉＣx膜のバンドギャップを３．５ｅＶ程度の大
きな値から最終的に１．７ｅＶ程度に変化させることで
ある。その他の条件は、圧力４０Ｐａ、放電パワー１０
０Ｗ、基板温度２５０℃とした。前記工程での拡散防止
層２０の着膜は、障壁層１５の着膜と同様にプラズマＣ
ＶＤ装置で行うので、これらの膜は原料ガスの切り替え
だけで容易に連続して形成できるため、製造工程が複雑
になることがない。
【００３３】次に、エキシマレーザ照射装置またはフラ
ッシュアニール装置を用い、素子上面よりアニール処理
を行う。エキシマレーザとしては、波長３５１ｎｍのＸ
ｅＦエキシマレーザ、強度５０〜５００ｍＪ／ｃｍ2、
パルス幅５０nsecとし、照射回数は１箇所につき５〜５
０回とした。また、フラッシュアニールでは、ランプパ
ワー３００Ｗ、照射時間０．１sec、照射回数５〜１０
回とした。このアニール処理により先に着膜したａ−Ｓ
ｉ膜とａ−ＳｉＣ膜が結晶化し、膜中のギャップ準位が
大幅に減少して膜質が向上する。また、井戸層１４のａ
−Ｓｉ膜がpoly−Ｓｉ膜に変化することにより、そのバ
ンドギャップは１．７ｅＶから１．１ｅＶになるため、
障壁層１５とのエネルギー差が大きくなりアバランシェ
増幅を起こしやすくなる。
ッシュアニール装置を用い、素子上面よりアニール処理
を行う。エキシマレーザとしては、波長３５１ｎｍのＸ
ｅＦエキシマレーザ、強度５０〜５００ｍＪ／ｃｍ2、
パルス幅５０nsecとし、照射回数は１箇所につき５〜５
０回とした。また、フラッシュアニールでは、ランプパ
ワー３００Ｗ、照射時間０．１sec、照射回数５〜１０
回とした。このアニール処理により先に着膜したａ−Ｓ
ｉ膜とａ−ＳｉＣ膜が結晶化し、膜中のギャップ準位が
大幅に減少して膜質が向上する。また、井戸層１４のａ
−Ｓｉ膜がpoly−Ｓｉ膜に変化することにより、そのバ
ンドギャップは１．７ｅＶから１．１ｅＶになるため、
障壁層１５とのエネルギー差が大きくなりアバランシェ
増幅を起こしやすくなる。
【００３４】本発明の特徴的な点は、アニール処理にお
いて、ａ−Ｓｉ膜とａ−ＳｉＣx膜の間に拡散防止層２
０としてＳｉＯx膜が存在するため、アニール処理中の
ａ−Ｓｉおよびａ−ＳｉＣxの界面における相互拡散が
抑えられ、界面部分でのエネルギー段差の急峻性が失わ
れないことである。ＳｉＯx膜の膜厚は、５ｎｍ以下で
は拡散防止能力がなく、また５００ｎｍ以上ではフォト
キャリヤのトンネリングが困難となるため、５ｎｍ以上
５００ｎｍ以下がよい。更に望ましくは、１０ｎｍ以上
５０ｎｍ以下とすることにより、拡散阻止能力とトンネ
リングしやすさのバランスを良好にすることができる。
いて、ａ−Ｓｉ膜とａ−ＳｉＣx膜の間に拡散防止層２
０としてＳｉＯx膜が存在するため、アニール処理中の
ａ−Ｓｉおよびａ−ＳｉＣxの界面における相互拡散が
抑えられ、界面部分でのエネルギー段差の急峻性が失わ
れないことである。ＳｉＯx膜の膜厚は、５ｎｍ以下で
は拡散防止能力がなく、また５００ｎｍ以上ではフォト
キャリヤのトンネリングが困難となるため、５ｎｍ以上
５００ｎｍ以下がよい。更に望ましくは、１０ｎｍ以上
５０ｎｍ以下とすることにより、拡散阻止能力とトンネ
リングしやすさのバランスを良好にすることができる。
【００３５】次に、プラズマＣＶＤ法により、ａ−Ｓ
ｉ：Ｈを５００ｎｍ−１μｍ着膜し、光吸収層１６を形
成する。原料ガスはＳｉＨ4を用い、圧力４０Ｐａ、放
電パワー１５０Ｗ、基板温度２５０℃で着膜する。続い
て、プラズマＣＶＤ法によりｐ型ａ−Ｓｉ：Ｈを１０ｎ
ｍ着膜し、電子注入阻止層１７を形成する。原料ガスは
ＳｉＨ4とＢ2Ｈ6を用い、圧力４０Ｐａ、放電パワー１
００Ｗ、基板温度２５０℃で着膜する。最後にスパッタ
法によりＩＴＯ膜を６０ｎｍ着膜し、透明電極１８を形
成する。
ｉ：Ｈを５００ｎｍ−１μｍ着膜し、光吸収層１６を形
成する。原料ガスはＳｉＨ4を用い、圧力４０Ｐａ、放
電パワー１５０Ｗ、基板温度２５０℃で着膜する。続い
て、プラズマＣＶＤ法によりｐ型ａ−Ｓｉ：Ｈを１０ｎ
ｍ着膜し、電子注入阻止層１７を形成する。原料ガスは
ＳｉＨ4とＢ2Ｈ6を用い、圧力４０Ｐａ、放電パワー１
００Ｗ、基板温度２５０℃で着膜する。最後にスパッタ
法によりＩＴＯ膜を６０ｎｍ着膜し、透明電極１８を形
成する。
【００３６】（実施例２）図２に示した半導体受光素子
の製造方法について説明する。実施例２の半導体受光素
子は、井戸層１４と拡散防止層２０と障壁層１５との組
みから成る増幅層１３を複数組（図では３組を示す）積
層し、さらに大きな増倍率を実現させるための素子構造
である。実施例１との製法上の違いは、井戸層１４の元
となるａ−ＳｉをＬＰＣＶＤ法ではなく、障壁層１５や
拡散防止層２０と同じプラズマＣＶＤ法で着膜したこと
である。その条件は、原料ガスとしてＳｉＨ4を用い、
圧力４０Ｐａ、放電パワー１００Ｗ、基板温度２５０℃
で着膜した。この方法により、正孔注入阻止層１２から
電子注入阻止層１７まで、ガスを切り替えることにより
１台のプラズマＣＶＤ装置での着膜が可能となり、原料
ガスの切り替えだけで容易に連続して形成できるため、
製造工程の簡略化を図ることができる。
の製造方法について説明する。実施例２の半導体受光素
子は、井戸層１４と拡散防止層２０と障壁層１５との組
みから成る増幅層１３を複数組（図では３組を示す）積
層し、さらに大きな増倍率を実現させるための素子構造
である。実施例１との製法上の違いは、井戸層１４の元
となるａ−ＳｉをＬＰＣＶＤ法ではなく、障壁層１５や
拡散防止層２０と同じプラズマＣＶＤ法で着膜したこと
である。その条件は、原料ガスとしてＳｉＨ4を用い、
圧力４０Ｐａ、放電パワー１００Ｗ、基板温度２５０℃
で着膜した。この方法により、正孔注入阻止層１２から
電子注入阻止層１７まで、ガスを切り替えることにより
１台のプラズマＣＶＤ装置での着膜が可能となり、原料
ガスの切り替えだけで容易に連続して形成できるため、
製造工程の簡略化を図ることができる。
【００３７】本実施例では、３組の増幅層１３を連続着
膜した後、赤外線フラッシュアニール装置で一度に脱水
素化処理と結晶化アニール処理を行う。その条件は、脱
水素化処理は、ランプパワー１００Ｗ、照射時間１se
c、照射回数１〜５回である。結晶化アニール処理は、
実施例１と同様であるが、拡散防止層２０の挿入によ
り、井戸層１４と障壁層１５の相互拡散が防げるため、
照射回数は１０〜２０回に増やしてもよい。これらのア
ニール処理後、再びプラズマＣＶＤにて、光吸収層１６
及び電子注入阻止層１７を着膜する。最後にスパッタ法
によりＩＴＯ膜を６０ｎｍ着膜し、透明電極１８を形成
する。
膜した後、赤外線フラッシュアニール装置で一度に脱水
素化処理と結晶化アニール処理を行う。その条件は、脱
水素化処理は、ランプパワー１００Ｗ、照射時間１se
c、照射回数１〜５回である。結晶化アニール処理は、
実施例１と同様であるが、拡散防止層２０の挿入によ
り、井戸層１４と障壁層１５の相互拡散が防げるため、
照射回数は１０〜２０回に増やしてもよい。これらのア
ニール処理後、再びプラズマＣＶＤにて、光吸収層１６
及び電子注入阻止層１７を着膜する。最後にスパッタ法
によりＩＴＯ膜を６０ｎｍ着膜し、透明電極１８を形成
する。
【００３８】なお、上述した２つの実施例では、プラズ
マＣＶＤ装置とアニール装置は別々の装置を使ったが、
互いに仕切り弁で隔離されたマルチチャンバ方式の装置
を用いれば、表面の汚染機会が減少し、半導体受光素子
の特性を向上させることができる。
マＣＶＤ装置とアニール装置は別々の装置を使ったが、
互いに仕切り弁で隔離されたマルチチャンバ方式の装置
を用いれば、表面の汚染機会が減少し、半導体受光素子
の特性を向上させることができる。
【００３９】
【発明の効果】本発明によれば、非晶質材料を結晶化し
て増幅層を得る際に、井戸層と障壁層との間に介在させ
た拡散防止層の存在により、アニール処理における井戸
層と障壁層の相互拡散を防止し、界面部分におけるエネ
ルギーバンド変化の急峻さを保持することが可能とな
り、フォトキャリヤの増幅率を大幅に向上させることが
できる。上記効果は、井戸層及び障壁層がともに溶融す
るアニール方法を適用した場合においても達成すること
ができる。
て増幅層を得る際に、井戸層と障壁層との間に介在させ
た拡散防止層の存在により、アニール処理における井戸
層と障壁層の相互拡散を防止し、界面部分におけるエネ
ルギーバンド変化の急峻さを保持することが可能とな
り、フォトキャリヤの増幅率を大幅に向上させることが
できる。上記効果は、井戸層及び障壁層がともに溶融す
るアニール方法を適用した場合においても達成すること
ができる。
【図１】 （ａ）は本発明の半導体受光素子の実施の形
態の一例を示す断面説明図であり、（ｂ）はこの半導体
受光素子のバンド構造を説明するためのエネルギー帯図
である。
態の一例を示す断面説明図であり、（ｂ）はこの半導体
受光素子のバンド構造を説明するためのエネルギー帯図
である。
【図２】 （ａ）は本発明の半導体受光素子の実施の形
態の他の例を示す断面説明図であり、（ｂ）はこの半導
体受光素子のバンド構造を説明するためのエネルギー帯
図である。実施の形態に係る半導体受光素子の平面説明
図である。
態の他の例を示す断面説明図であり、（ｂ）はこの半導
体受光素子のバンド構造を説明するためのエネルギー帯
図である。実施の形態に係る半導体受光素子の平面説明
図である。
【図３】 半導体受光素子の構造を示す断面説明図であ
る。
る。
【図４】 半導体受光素子のバンド構造を説明するため
のエネルギー帯図である。
のエネルギー帯図である。
【図５】 相互拡散によるエネルギーバンドの変化を説
明するためのエネルギー帯図である。
明するためのエネルギー帯図である。
【図６】 （ａ）は従来の非晶質Ｓｉ系傾斜超格子ＡＰ
Ｄの概略構造を示す断面説明図であり、（ｂ）はこの非
晶質Ｓｉ系傾斜超格子ＡＰＤの電圧無印加時のバンド構
造を示すエネルギー帯図、（ｃ）この非晶質Ｓｉ系傾斜
超格子ＡＰＤの逆バイアス印加時のバンド構造を示すエ
ネルギー帯図である。
Ｄの概略構造を示す断面説明図であり、（ｂ）はこの非
晶質Ｓｉ系傾斜超格子ＡＰＤの電圧無印加時のバンド構
造を示すエネルギー帯図、（ｃ）この非晶質Ｓｉ系傾斜
超格子ＡＰＤの逆バイアス印加時のバンド構造を示すエ
ネルギー帯図である。
１０…絶縁性基板、 １１…下部電極、 １２…正孔注
入阻止層、 １３…増幅層、 １４…井戸層、 １５…
障壁層、 １６…光吸収層、 １７…電子注入阻止層、
１８…透明電極、 ２０…拡散防止層
入阻止層、 １３…増幅層、 １４…井戸層、 １５…
障壁層、 １６…光吸収層、 １７…電子注入阻止層、
１８…透明電極、 ２０…拡散防止層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 毅 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内
Claims (3)
- 【請求項１】少なくとも一方が透光性を有する一対の電
極間に、受光によりフォトキャリヤを生じる光吸収層
と、前記光吸収層で発生したフォトキャリヤを増幅する
増幅層とを有する半導体受光素子であって、 前記増幅層は、前記光吸収層よりも大きなバンドギャッ
プを有する障壁層と、前記障壁層よりもバンドギャップ
の小さな井戸層とを有し、 前記障壁層及び前記井戸層は非晶質材料を結晶化させて
成る一方、 前記障壁層と前記井戸層の間に、障壁層のバンドギャッ
プの最大値よりも大きなバンドギャップを有し、前記フ
ォトキャリヤがトンネリング可能な膜厚の絶縁膜から成
る拡散防止層を介在させて成ることを特徴とする半導体
受光素子。 - 【請求項２】前記増幅層は、前記障壁層と前記井戸層と
前記拡散防止層とからなる組を複数組前記電極間に形成
した請求項１に記載の半導体受光素子。 - 【請求項３】少なくとも一方が透光性を有する一対の電
極、受光によりフォトキャリヤを生じる光吸収層、前記
光吸収層で発生したフォトキャリヤを増幅する増幅層を
積層する工程を有する半導体受光素子の製造方法におい
て、 非晶質材料の井戸層、絶縁膜の拡散防止層、非晶質材料
の障壁層を順次積層して前記増幅層を形成し、 前記増幅層をアニールにより結晶化し、 その後に前記光吸収層を形成することを特徴とする半導
体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224250A JPH1070302A (ja) | 1996-08-26 | 1996-08-26 | 半導体受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224250A JPH1070302A (ja) | 1996-08-26 | 1996-08-26 | 半導体受光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070302A true JPH1070302A (ja) | 1998-03-10 |
Family
ID=16810843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224250A Pending JPH1070302A (ja) | 1996-08-26 | 1996-08-26 | 半導体受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070302A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203986A (ja) * | 2000-12-19 | 2002-07-19 | Korea Electronics Telecommun | アバランシェ光検出器 |
| JP2005135993A (ja) * | 2003-10-28 | 2005-05-26 | National Institute Of Advanced Industrial & Technology | 光センサ |
| JP2009164456A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 半導体受光素子 |
-
1996
- 1996-08-26 JP JP8224250A patent/JPH1070302A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203986A (ja) * | 2000-12-19 | 2002-07-19 | Korea Electronics Telecommun | アバランシェ光検出器 |
| JP2005135993A (ja) * | 2003-10-28 | 2005-05-26 | National Institute Of Advanced Industrial & Technology | 光センサ |
| JP2009164456A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 半導体受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847418A (en) | Semiconductor photo detector containing crystalline amplification layer | |
| USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
| JPH07115184A (ja) | 積層型固体撮像装置及びその製造方法 | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| JP2001007381A (ja) | 光電変換膜とその作製方法 | |
| JP2838906B2 (ja) | 光電変換装置 | |
| US4980736A (en) | Electric conversion device | |
| JP3018976B2 (ja) | 半導体受光素子 | |
| US6452212B1 (en) | Semiconductor device and method for operating the same | |
| JPH1070302A (ja) | 半導体受光素子及びその製造方法 | |
| JPH1070303A (ja) | 半導体受光素子 | |
| JP2523019B2 (ja) | 電界効果型半導体装置 | |
| JPH1041538A (ja) | 半導体受光装置及び半導体受光素子の駆動方法 | |
| JPH1056198A (ja) | 半導体受光素子の製造方法 | |
| JPH1056199A (ja) | 半導体受光素子 | |
| JPH1065203A (ja) | 半導体受光素子の製造方法 | |
| JP2848345B2 (ja) | 赤外線検出器 | |
| JPH07335936A (ja) | 光電変換装置 | |
| JPH04196179A (ja) | 半導体装置及びその製造方法 | |
| JPH0766380A (ja) | 固体撮像装置 | |
| JPH0832104A (ja) | 光電変換装置 | |
| JPH05145110A (ja) | 光電変換装置及びその駆動方法 | |
| JPH04230081A (ja) | 光電変換装置 | |
| JPS5928387A (ja) | 光電変換装置 | |
| JPS5918685A (ja) | 光電変換素子の製造方法 |