JPH1074854A - 半導体パッケージの形成方法 - Google Patents

半導体パッケージの形成方法

Info

Publication number
JPH1074854A
JPH1074854A JP9199778A JP19977897A JPH1074854A JP H1074854 A JPH1074854 A JP H1074854A JP 9199778 A JP9199778 A JP 9199778A JP 19977897 A JP19977897 A JP 19977897A JP H1074854 A JPH1074854 A JP H1074854A
Authority
JP
Japan
Prior art keywords
support
bonding
cap
forming
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9199778A
Other languages
English (en)
Inventor
San I On
オン・サン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JPH1074854A publication Critical patent/JPH1074854A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 費用と時間を低減し、収率を高める半導体パ
ッケージの形成方法を提供する。 【解決手段】 半導体チップを収納する溝を有するよう
に成形された支持体と、その支持体のキャップとを用意
し、溝とキャップ、支持体の縁に接着剤を塗布してお
き、溝にチップを入れてリードフレームをチップのボン
ディングパッドに接着させてから、キャップを支持体に
被せて加熱して接着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特に半導体パッケージの形成方法に関する。
【０００２】
【従来の技術】一般に、半導体素子の製造工程時に、ウ
ェーハに集積回路を形成した後は、ウェーハ上に作られ
た各チップを互いに分離させるダイシングと、分離され
た各チップをリードフレームのダイボンディングパッド
に装着させるチップボンディングと、チップ上のボンデ
ィングパッドとリードフレームのインナリードとを電気
的に接続させるワイヤボンディングとを順次に行った
後、回路を保護するためにモールディングを行うように
なっている。又、モールディングを行った後には、リー
ドフレームの支持バー及びダムバーを切るトリミング
と、アウトリードを所定の形状に成形するフォーミング
とを順次に行い、トリミング及びフォーミングを実施し
てパッケージ工程を完了する。
【０００３】図１、図２は、従来の技術の半導体パッケ
ージの形成工程を示す工程断面図である。図１ａに示す
ように、リードフレームのダイボンディングパッド上に
ボンディングパッド２が形成された半導体チップ３を、
銀（Ａｇ）エポキシ又はＡｕＳｎ、ＡｕＳｉ等の共晶物
質４を使用してダイボンディングする。この際、ダイボ
ンディング時の条件は、ほぼ２００℃〜３００℃の温度
と５分〜２時間程度の時間を必要とする。
【０００４】次いで、図１ｂに示すように、半導体チッ
プ３の上部表面に形成されたボンディングパッド２とリ
ードフレームのインナリード５とに銀又はアルミニウム
ワイヤ６でワイヤボンディングして電気的に連結する。
そして、図２ｃに示すように、エポキシモールディング
化合物７でアウトリード８を除いた残りの部分を全部モ
ールディングする。次いで、図２ｄに示すように、モー
ルディングされた半導体パッケージをリードフレームか
らカッティングし、アウトリード８を所望の形状にフォ
ーミングして半導体パッケージを完成する。
【０００５】しかし、従来の技術の半導体パッケージの
形成方法においては、以下の問題点があった。第１に、
ダイボンディング時に、約２時間程度のキュアリング時
間が必要であるため非効率的である。第２に、ワイヤボ
ンディング時に熱又は超音波を使用するため、それに従
う半導体チップに細かいクラックが発生する。第３に、
ワイヤボンディングとモールディング工程時に長時間か
るため、非効率的且つ非経済的である。
【０００６】
【発明が解決しようとする課題】本発明は、上記の問題
点を解決するためになされたもので、費用と時間を低減
し、収率を高める半導体パッケージの形成方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体パッケー
ジの形成方法は、溝が形成された支持体、支持体のキャ
ップ、ボンディングパッドを有する半導体チップ且つリ
ードフレームを用意するステップと、支持体の溝、支持
体及びキャップの縁領域に接着剤を塗布するステップ
と、支持体の溝上に半導体チップを載置するステップ
と、リードの縁領域に電導性物質を形成し、半導体チッ
プのボンディングパッドに電導性物質が形成されたリー
ドを接触させるステップと、支持体とキャップとを接着
させるステップと、リードフレームをトリミングしフォ
ーミングするステップと、からなることを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の半導体パッケージ
の形成方法を添付図面に基づきより詳細に説明する。図
３〜図５は本発明の半導体パッケージの１実施形態の形
成工程を示す工程断面図である。図３ａに示すように、
断面中央部に半導体チップ１３を収納する溝が形成され
るとともに、周辺部に上向きの縁を有するように予め成
形された支持体１０と、支持体の縁と一致する縁を周辺
部に有し、支持体の縁と自身の縁とを突き合わせて支持
体１０をカバーするキャップ１１とを用意する。この支
持体１０とキャップとによってパッケージ外形を構成し
ている。当然、支持体１０の溝は半導体チップのサイズ
を考慮して形成する。支持体１０の溝及び、突き合わせ
る支持体１０とキャップ１１の縁領域に接着剤１２を塗
布する。支持体１０の溝、支持体１０及びキャップ１１
の縁領域に塗布された接着剤１２は、全部同じ物質で形
成する。
【０００９】次いで、図３ｂに示すように、支持体１０
の溝にボンディングパッド１４が形成された半導体チッ
プ１３を載せる。支持体１０の溝は半導体チップ１３を
固定させる役割を果たす。図４ｃに示すように、リード
１５の先端領域に電導性エポキシ１６を形成し、半導体
チップ１３のボンディングパッド１４にその電導性エポ
キシ１６の形成されたリード１５を接触させる。
【００１０】次いで、図４ｄに示すように、リードを取
り付けられた半導体チップを有する支持体１０にキャッ
プ１１を、２００℃〜２５０℃の温度とＮ2 雰囲気で１
〜２kg／cm2 の力で接着させる。全ての縁領域に接着剤
１２が塗布された支持体１０とキャップ１１とは接着剤
１２が溶けながらリード１５と共に接着される。又、リ
ード１５の先端領域に形成された電導性エポキシ１６
は、約２００℃の温度で溶けつつボンディングパッド１
４と接着される。半導体チップ１３のボンディングパッ
ド１４に接触されたリード１５の先端領域には熱膨張に
よる伸張力が働くため、ボンディングパッド１４との付
着力を強化させる。すなわち、ボンディングパッド１４
にリード１５を接着させるときの付着力は、伸張力によ
る機械的な力と電導性エポキシによる接着力とによっ
て、一般的なワイヤボンディング時よりも約１０倍程度
大きい付着力を有する。次いで、図５ｅに示すように、
リードフレーム１５をトリミングし、所定の形状にフォ
ーミングして半導体パッケージを完成する。
【００１１】
【発明の効果】本発明の半導体パッケージの形成方法に
おいては、以下の効果がある。第１に、ボンディングパ
ッドとリードとを接着するとき、一般的なワイヤボンデ
ィング時よりも約１０倍程度大きい付着力を有するの
で、信頼性の向上した半導体パッケージを形成すること
ができる。第２に、ワイヤボンディング工程が無いた
め、半導体チップの微細なクラックの発生を防止するこ
とができる。したがって、収率が向上し、パッケージの
生産性が増大する。第３に、ダイボンディングとワイヤ
ボンディング及びモールディング工程がないので、工程
時間と工程費用を低減させることができる。したがっ
て、経済性に優れた半導体パッケージの形成が可能であ
る。さらに、本発明の場合、ダイボンダー、ワイヤボン
ダー、モールディング機械のような装備を１台の装備で
解決できる。
【図面の簡単な説明】
【図１】 従来の技術の半導体パッケージの形成工程を
示す工程断面図、
【図２】 従来の技術の半導体パッケージの形成工程を
示す工程断面図、
【図３】 本発明の実施形態の半導体パッケージの形成
工程を示す工程断面図。
【図４】 本発明の実施形態の半導体パッケージの形成
工程を示す工程断面図。
【図５】 本発明の実施形態の半導体パッケージの形成
工程を示す工程断面図。
【符号の説明】
１０ 支持体、１１ キャップ、１２ 接着剤、１３
半導体チップ、１４ボンディングパッド、１５ リー
ド。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 中央部分に溝が形成されるとともに周辺
    部に縁を形成した支持体と、支持体の縁部に突き合わさ
    れて支持体を覆うキャップとを用意するステップと、 前記支持体の溝、支持体及びキャップの縁の領域に接着
    剤を塗布するステップと、 前記支持体の溝にボンディングパッドを有する半導体チ
    ップを収納するステップと、 リードの先端領域に電導性物質を形成し、半導体チップ
    のボンディングパッドにその電導性物質が形成されたリ
    ードを接続させるステップと、 前記支持体とキャップとを接着させるステップと、 前記リードフレームをトリミングしフォーミングするス
    テップと、からなることを特徴とする半導体パッケージ
    の形成方法。
  2. 【請求項２】 前記リードの電導性物質は、電導性エポ
    キシで形成することを特徴とする請求項１に記載の半導
    体パッケージの形成方法。
  3. 【請求項３】 前記支持体とキャップとの接着時、２０
    ０〜２５０℃の温度とＮ2 雰囲気で約１〜２kg/cm2の力
    で接着させることを特徴とする請求項１に記載の半導体
    パッケージの形成方法。
  4. 【請求項４】 前記半導体チップのボンディングパッド
    に接触されたリードの電導性物質は、前記支持体とキャ
    ップとの接着時に半導体チップのボンディングパッドに
    接着されることを特徴とする請求項１に記載の半導体パ
    ッケージの形成方法。
  5. 【請求項５】 前記支持体の溝、前記支持体及びキャッ
    プの縁領域に塗布された接着剤は、全部同じ物質で形成
    することを特徴とする請求項１に記載の半導体パッケー
    ジの形成方法。
JP9199778A 1996-07-27 1997-07-25 半導体パッケージの形成方法 Pending JPH1074854A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960030792A KR100209682B1 (ko) 1996-07-27 1996-07-27 반도체 패키지 제조방법
KR30792/1996 1996-07-27

Publications (1)

Publication Number Publication Date
JPH1074854A true JPH1074854A (ja) 1998-03-17

Family

ID=19467756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9199778A Pending JPH1074854A (ja) 1996-07-27 1997-07-25 半導体パッケージの形成方法

Country Status (3)

Country Link
US (1) US5960261A (ja)
JP (1) JPH1074854A (ja)
KR (1) KR100209682B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706530B1 (ko) * 2001-03-19 2007-04-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed

Also Published As

Publication number Publication date
US5960261A (en) 1999-09-28
KR980012347A (ko) 1998-04-30
KR100209682B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP2994510B2 (ja) 半導体装置およびその製法
KR100220154B1 (ko) 반도체 패키지의 제조방법
CN1650410A (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
JPS6366422B2 (ja)
JPH08148644A (ja) 樹脂封止型半導体装置
JPH05291426A (ja) 半導体素子パッケージの組立方法
JPH08111491A (ja) 半導体装置
US6054772A (en) Chip sized package
JPS6151933A (ja) 半導体装置の製法
KR19980067735A (ko) 반도체 패키지의 제조방법
JP2001237258A (ja) 半導体装置の製造方法
JPH0729927A (ja) 半導体集積回路装置の製造方法
CN222720429U (zh) 混合四方扁平无引线qfn和四方扁平封装qfp集成电路封装
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same
JP3536105B2 (ja) 半導体装置およびその製造方法
JP2001313301A (ja) ボンディング方法
KR100209682B1 (ko) 반도체 패키지 제조방법
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3173493B2 (ja) 半導体装置及び半導体装置の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH05121462A (ja) 半導体装置の製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPH0547988A (ja) 半導体装置
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106