JPH1083384A

JPH1083384A - マイクロコンピュータ

Info

Publication number: JPH1083384A
Application number: JP8236296A
Authority: JP
Inventors: Tsunetomo Kamihira; 常友上平
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1996-09-06
Filing date: 1996-09-06
Publication date: 1998-03-31

Abstract

(57)【要約】【課題】外部メモリ拡張モードにある外部拡張インタ
フェースの動作として、内部メモリの利用時には外部拡
張インタフェースに雑音となる信号を出力しない制御を
し、外部拡張メモリを利用しない場合は外部拡張インタ
フェースを外部拡張Ｉ/Ｏインタフェースとして利用す
るマイクロコンピュータを提供する。【解決手段】デコードしたアドレスが内部メモリを指
しているか外部拡張メモリを指しているかを表わす識別
信号を出力し（ステップ４６）、内部メモリアクセス信
号が出力されている場合に外部拡張インタフェースから
外部に信号を出力させない外部信号出力遮断手段を備え
る。また外部拡張インタフェースの状態を外部拡張メモ
リインタフェース状態とＩ/Ｏインタフェース状態とに
切り替える外部拡張インタフェース状態切替手段を備
え、ＣＰＵのアクセスに応じて外部拡張インタフェース
の状態を切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ、内部メモ
リ、システムバス、および外部拡張インタフェースを備
えたマイクロコンピュータに関するものである。

【０００２】

【従来の技術】コンピュータシステムにおいて、基本構
成に加えてシステムリソースを拡充し、柔軟性を持たせ
るために外部拡張インタフェースが利用される。外部拡
張インタフェースに接続される装置としては、外部拡張
メモリ、各種Ｉ/Ｏ装置などがある。

【０００３】外部メモリ拡張モードにて外部拡張メモリ
を外部拡張インタフェースに接続している場合のマイク
ロコンピュータの動作を外部拡張インタフェースに注目
しながら図１０を用いて説明する。

【０００４】図１０において、１０１はＣＰＵ、１０２
は内部メモリ、１０３は外部拡張インタフェース、１０
４は拡張メモリ、１０５はシステムバスである。システ
ムバス１０５はアドレスバス１０５ａ、データバス１０
５ｂ、制御バス１０５ｃからなり、制御バス１０５ｃは
さらにメモリ／＊Ｉ/Ｏ信号線１０５ｃ１、リ−ド／＊
ライト信号線１０５ｃ２、＊アドレスストローブ信号線
１０５ｃ３、＊レディ信号線１０５ｃ４、正常／＊エラ
ー信号線１０５ｃ５その他からなる。ここで＊が付いて
いる信号は負論理であることを示す。以下の説明でも＊
の付いた信号は負論理であることを示すものとする。Ｃ
ＰＵ１０１、内部メモリ１０２、および外部拡張インタ
フェース１０３はシステムバス１０５にそれぞれ接続さ
れ、外部拡張メモリ１０４は外部拡張インタフェース１
０３に接続されている。

【０００５】ＣＰＵ１０１がデータの入出力を行なうと
き、これからＣＰＵが発行するサイクルがメモリサイク
ルであるかＩ/Ｏサイクルであるかを宣言するため、メ
モリ／＊Ｉ/Ｏ信号線１０５ｃ１に正値（メモリサイク
ル）／＊負値（Ｉ/Ｏサイクル）の信号を設定する。こ
こで正値状態が選択されるとバスはメモリサイクルを開
始する。メモリマップ空間に割り当てられた内部メモリ
１０２および外部拡張モードにある外部拡張インタフェ
ース１０３を介して外部拡張メモリ１０４が次に続くア
ドレス読み込み処理以降に順次遷移していく。ここでＩ
/Ｏマップ空間に割り当てられているＩ/Ｏ装置はメモリ
サイクルは無視し、アドレスの取り込みなどは行なわな
い仕組みになっていた。

【０００６】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータでは外部メモリ拡張モードにて外部拡張メモリを
搭載した場合、ＣＰＵが内部メモリ６２を専らアクセス
しているときでも発行しているメモリサイクルにより、
外部拡張モードにある外部拡張インタフェースを介し外
部拡張メモリのアドレス線、データ線にアドレスバス６
５ｂ、データバス６５ｃに信号が出力されてしまう。こ
の信号は雑音としてシステムの動作に悪影響を与えてい
た。特にマイクロコンピュータが無線通信手段を伴った
携帯型端末などの場合にはその影響が顕著であった。ま
た外部拡張メモリ接続のために外部メモリ拡張モードが
設定されているとき、外部拡張メモリを利用しない状態
であってもそれら外部拡張インタフェース端子は外部拡
張Ｉ/Ｏ端子として利用できなかった。

【０００７】そこで本発明は、外部メモリ拡張モードに
ある外部拡張インタフェースの動作に関してＣＰＵが外
部拡張メモリを利用しない場合に生じる問題を解決する
ことを目的とする。つまり内部メモリをアクセスすると
きには外部拡張インタフェースおよび外部拡張メモリに
雑音となる信号を出力しない制御をし、外部拡張メモリ
を利用しない場合は外部拡張インタフェースを外部拡張
Ｉ/Ｏインタフェースとして利用できるマイクロコンピ
ュータを提供することを目的とする。

【０００８】なお、上記のように内部メモリをアクセス
する場合でも、マイクロコンピュータの内部動作のテス
トを行なう場合においては、外部拡張インタフェースか
ら信号をモニタすることが簡便な方法であるので、マイ
クロコンピュータの内部動作をテストするときはＣＰＵ
の内部メモリへのアクセスに際してバスに発生する信号
を外部拡張インタフェースを介して外部に出力すること
は必要である。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるマイクロコンピュータは、前記ＣＰ
Ｕが指定したアドレスをデコードするアドレスデコード
手段と、デコードしたアドレスが内部メモリを指してい
るか外部拡張メモリを指しているかを表わすアクセスメ
モリ識別信号を出力する手段と、前記アクセスメモリ識
別信号が内部メモリへのアクセスを示している場合に外
部拡張インタフェースから外部に信号を出力させない外
部信号出力遮断手段と、前記アクセスメモリ識別信号が
外部拡張メモリへのアクセスを示している場合に前記外
部拡張インタフェースから外部に信号を出力させる外部
信号出力許可手段を備える。

【００１０】次に前記マイクロコンピュータにおいて
は、前記外部信号出力遮断手段を、前記アクセスメモリ
識別信号により内部メモリへのアクセスが示めされてい
る場合に、前記ＣＰＵによりシステムバスから出力され
ている制御コマンドのうち、バスサイクルがメモリサイ
クルかＩ/Ｏサイクルかを示すバスサイクル信号の信号
レベルを逆転させて前記外部拡張インタフェースに入力
するバスサイクル信号逆転手段とすることが好ましい。

【００１１】さらに前記マイクロコンピュータにおいて
は、前記外部拡張インタフェースが、前記アクセスメモ
リ識別信号が内部メモリへのアクセスを示している場合
に、前記バスサイクル信号の信号レベルの正負を逆に解
釈し、前記アクセスメモリ識別信号が外部拡張メモリへ
のアクセスを示している場合に、前記バスサイクル信号
の信号レベルの正負をそのまま解釈するロジックを持つ
外部拡張インタフェースであることが好ましい。

【００１２】かかる構成により、外部拡張インタフェー
スに外部拡張メモリを接続している場合において、ＣＰ
Ｕが内部メモリにアクセスしている時は、外部インタフ
ェースに雑音となる信号が外部に出力しない制御がで
き、外部メモリ拡張モードにある場合に生じる外部拡張
インタフェースの動作上の問題点を解決することができ
る。

【００１３】さらに本発明のマイクロコンピュータは、
前記マイクロコンピュータ内部の動作テストを行なう場
合、前記外部信号出力遮断手段を強制的に解除し、前記
マイクロコンピュータ内部で発生する内部信号を前記外
部拡張インタフェースから外部信号として出力させる内
部テスト手段を備える。

【００１４】かかる構成により、マイクロコンピュータ
の内部動作をテストするときはＣＰＵの内部メモリへの
アクセスに際してバスに発生する信号を外部拡張インタ
フェースを介して外部に出力させ、外部拡張インタフェ
ースから信号をモニタすることができ、簡便な内部動作
テストを提供することができる。

【００１５】さらに本発明のマイクロコンピュータは、
前記外部拡張インタフェースの状態を外部拡張メモリイ
ンタフェース状態と外部拡張Ｉ/Ｏインタフェース状態
とに切り替える外部拡張インタフェース状態切替手段を
備え、外部メモリ拡張モードにて前記ＣＰＵが前記外部
拡張メモリを利用しない場合、前記外部拡張メモリイン
タフェースとして使用されている外部拡張インタフェー
スの状態を前記外部拡張インタフェース状態切替手段に
より、外部拡張Ｉ/Ｏインタフェース状態に切り替え、
その外部拡張インタフェースを外部拡張Ｉ/Ｏインタフ
ェースとしても利用する。

【００１６】さらに前記マイクロコンピュータにおい
て、前記外部拡張インタフェースのコントローラが外部
拡張メモリコントロールロジックと外部拡張Ｉ/Ｏコン
トロールロジックの２つのロジックを持ち、前記外部拡
張インタフェース状態切替手段が、前記外部拡張メモリ
コントロールロジックまたは外部拡張Ｉ/Ｏコントロー
ルロジックのいずれか一方を選択的に切り替える手段で
あることが好ましい。

【００１７】かかる構成により、前記ＣＰＵが前記外部
拡張メモリをアクセスしない場合、前記外部メモリ拡張
モードにある外部拡張インタフェースの状態を外部拡張
Ｉ/Ｏインタフェース状態に切り替え、その外部拡張イ
ンタフェースを外部拡張Ｉ/Ｏインタフェースとしても
利用でき、外部メモリ拡張モードにある場合に生じる外
部拡張インタフェースの動作上の問題点を解決すること
ができる。

【００１８】

【発明の実施の形態】

（実施の形態１）図１に、本発明の第１の実施の形態に
係るマイクロコンピュータの構成図を示す。図１におい
て、１１はＣＰＵ、１２は内部メモリ、１３は外部拡張
インタフェース、１４は拡張メモリ、１５はシステムバ
スである。システムバス１５はアドレスバス、データバ
ス、制御バスからなり、制御バスはさらにメモリ／＊Ｉ
/Ｏ信号線、リ−ド／＊ライト信号線、＊アドレススト
ローブ信号線、＊レディ信号線、正常／＊エラー信号線
その他からなる。ＣＰＵ１１、内部メモリ１２、および
外部拡張インタフェース１３はシステムバス１５にそれ
ぞれ接続され、外部拡張メモリ１４は外部拡張インタフ
ェース１３に接続されている。

【００１９】図２は、図１の外部拡張インタフェース１
３を詳細に示したもので、２１は制御バスに接続されて
いる制御コントローラ、２２はアドレスバスに接続され
ているアドレスデコーダ、２３は外部拡張Ｉ／Ｆコント
ローラで外部拡張インタフェースを制御し、外部拡張メ
モリ１４のデータ入出力を実行する。外部拡張Ｉ／Ｆコ
ントローラ２３はアドレスデコーダ２２を介してアドレ
スバス、および制御コントローラ２１を介して制御バス
と接続されている。

【００２０】図３は、マイクロコンピュータの内部動作
を表わす各信号である。図３において、３１はバスに供
給されているバスクロック、３２はバスサイクル信号で
あるメモリ／＊Ｉ/Ｏ信号線の出力信号、３３はリ−ド
／＊ライト信号線の出力信号、３４はアドレスバスの出
力信号、３５は＊アドレスストローブ信号線の出力信
号、３６はアドレスデコーダ２２が制御コントローラ２
１に対して出力するアクセスメモリ識別信号である内部
メモリアクセス／＊外部拡張メモリアクセス信号で、デ
コードしたアドレスが内部メモリを指しているか外部拡
張メモリを指しているかを表わす。３７は制御コントロ
ーラ２１の外部拡張Ｉ／Ｆコントローラ２３に対する出
力信号で、制御コマンドのバスサイクル信号であるメモ
リ／＊Ｉ/Ｏ信号を前記内部メモリアクセス／＊外部拡
張メモリアクセス信号の結果によりその正値／負値を逆
転させて前記外部拡張インタフェースに出力するメモリ
／＊Ｉ/Ｏ二次信号である。３８はデータバスの出力信
号、３９は＊レディ信号線の出力信号、４０は正常／＊
エラー信号線の出力信号である。

【００２１】これより、本発明に係わるマイクロコンピ
ュータにおいて、ＣＰＵ１１が内部メモリ１２をアクセ
スする時と外部拡張メモリ１４をアクセスするときの動
作の違いを説明する。まず、ＣＰＵ１１が内部メモリ１
２に対して例えばデータ読み込みを実行する場合を図４
を使って説明する。

【００２２】ステップ４１では、ＣＰＵ１１は、これか
ら発行するバスサイクルがメモリサイクルであるかＩ/
Ｏサイクルであるかを宣言するため、メモリ／＊Ｉ/Ｏ
信号線に正値（メモリサイクル）／＊負値（Ｉ/Ｏサイ
クル）の信号３２を設定する。ここではメモリサイクル
が発行されるのでメモリ／＊Ｉ/Ｏ信号３２は正値出力
が選択される。これによりバスはメモリサイクルを開始
する。メモリマップ空間に割り当てられた内部メモリ１
２は次に続くアドレス取り込み状態以降に順に遷移して
いく。ここで制御コントローラ２１はメモリ／＊Ｉ/Ｏ
信号３２の正値出力を一時的に保持し、外部拡張Ｉ／Ｆ
コントローラ２３に対して信号値をまだ与えない。

【００２３】次にステップ４２において、ＣＰＵ１１は
リ−ド／＊ライト信号線に正値（リード）／＊負値（ラ
イト）の信号を設定する。ここではデータ読み込みなの
でリ−ド／＊ライト信号３３は正値出力が選択される。
ここで同様に制御コントローラ２１はリ−ド／＊ライト
信号３３の正値出力を一時的に保持し、外部拡張Ｉ／Ｆ
コントローラ２３に対して信号値をまだ与えない。

【００２４】次にステップ４３において、ＣＰＵ１１は
読み込むデータのアドレスをアドレスバスに出力する。
ここで内部メモリ１２のアドレス線にはアドレス信号３
４に対応する正値／負値出力が現れている。一方外部拡
張インタフェース１３ではアドレス信号３４はアドレス
デコーダ２２のアドレス取り込み線に正値／負値出力が
現れている。

【００２５】次にステップ４４において、ＣＰＵ１１は
アドレスバスにアドレス信号３４が出力されていること
を周辺装置に通知するため、＊アドレスストローブ信号
線に＊アドレスストローブ信号３５として負値出力す
る。この＊アドレスストローブ信号３５の負値出力を契
機として内部メモリ１２およびアドレスデコーダ２２は
アドレス信号３４を取り込む。この取り込んだアドレス
信号３４は一時的に保持しておく。

【００２６】次にステップ４５において、アドレスデコ
ーダ２２は取り込んだアドレス信号３４をデコードす
る。

【００２７】さらにステップ４６において、アドレスデ
コーダ２２には内部メモリのアドレス空間と外部拡張拡
張メモリのアドレス空間の範囲が記憶されており、前記
デコード結果と記憶されているアドレス空間の範囲を比
較することにより、デコードしたアドレスが内部メモリ
を指しているか外部拡張メモリを指しているかを表わす
内部メモリアクセス／＊外部拡張メモリアクセス信号３
６を出力する。ここでは内部メモリをアクセスするアド
レスが供給されているので正値（内部メモリアクセス）
出力となる。

【００２８】次にステップ４７において、制御コントロ
ーラ２１に対して内部メモリアクセス／＊外部拡張メモ
リアクセス信号３６が正値出力されると前記一時的に保
持していたメモリ／＊Ｉ/Ｏ信号３２の正値出力を逆転
し、負値出力とし、メモリ／＊Ｉ/Ｏ二次信号３７を外
部拡張Ｉ／Ｆコントローラ２３に与える。これにより外
部拡張Ｉ／Ｆコントローラ２３は、発行されているバス
サイクルがＩ/Ｏサイクルと解釈するのでそれ以降のサ
イクルは無視し、アドレスの取り込みなどは行なわな
い。内部メモリに対するそれ以後のアクセスは、通常の
メモリサイクルが継続されていく。

【００２９】次にＣＰＵ１１が外部拡張メモリ１４にア
クセスする場合の動作を説明する。ＣＰＵ１１が外部拡
張メモリ１４に対して例えばデータ読み込みを実行する
場合を図５の各ステップにより説明する。

【００３０】ステップ５１は図４のステップ４１と同様
で、ＣＰＵ１１はこれから発行するバスサイクルがメモ
リサイクルであるかＩ/Ｏサイクルであるかを宣言する
ため、メモリ／＊Ｉ/Ｏ信号線に正値（メモリサイク
ル）／＊負値（Ｉ/Ｏサイクル）の信号３２を設定す
る。ここではメモリサイクルが発行されるのでメモリ／
＊Ｉ/Ｏ信号３２は正値出力が選択される。これにより
バスはメモリサイクルを開始する。メモリマップ空間に
割り当てられた内部メモリ１２は次に続くアドレス取り
込み状態以降に順に遷移していく。ここで制御コントロ
ーラ２１は前記と同様にメモリ／＊Ｉ/Ｏ信号３２の正
値出力を一時的に保持し、外部拡張Ｉ／Ｆコントローラ
２３に対して信号値をまだ与えない。

【００３１】次にステップ５２は図４のステップ４２と
同様で、ＣＰＵ１１はリ−ド／＊ライト信号線に正値
（リード）／＊負値（ライト）の信号を設定する。ここ
ではデータ読み込みなのでリ−ド／＊ライト信号３３は
正値出力が選択される。前記と同様に制御コントローラ
２１はリ−ド／＊ライト信号３３の正値出力を一時的に
保持し、外部拡張Ｉ／Ｆコントローラ２３に対して信号
値をまだ与えない。

【００３２】次にステップ５３は図４のステップ４３と
同様で、ＣＰＵ１１は読み込むデータのアドレスをアド
レスバスに出力する。ここで内部メモリ１２のアドレス
線にはアドレス信号３４に対応する正値／負値出力が現
れている。一方外部拡張インタフェース１３ではアドレ
ス信号３４はアドレスデコーダ２２のアドレス取り込み
線に現れている。

【００３３】次にステップ５４は図４のステップ４４と
同様で、ＣＰＵ１１はアドレスバス１５ａにアドレス信
号３４が出力されていることを周辺装置に通知するた
め、＊アドレスストローブ信号線に＊アドレスストロー
ブ信号３５として負値出力する。この＊アドレスストロ
ーブ信号３５の負値出力を契機として内部メモリ１２お
よびアドレスデコーダ２２はアドレス信号３４を取り込
む。前記と同様にこの取り込んだアドレス信号３４は一
時的に保持しておく。

【００３４】次にステップ５５は図４のステップ４５と
同様で、アドレスデコーダ２２は取り込んだアドレス信
号３４をデコードする。

【００３５】ステップ５６において、アドレスデコーダ
２２には内部メモリのアドレス空間と外部拡張拡張メモ
リのアドレス空間の範囲が記憶されており、前記デコー
ド結果と記憶されているアドレス空間の範囲を比較する
ことにより、デコードしたアドレスが内部メモリを指し
ているか外部拡張メモリを指しているかを表わすアクセ
スメモリ信号である内部メモリアクセス／＊外部拡張メ
モリアクセス信号３６を出力する。ここでは外部拡張メ
モリをアクセスするアドレスが供給されているので負値
（外部拡張メモリアクセス）出力となる。

【００３６】ステップ５７において、制御コントローラ
２１に対して内部メモリアクセス／＊外部拡張メモリア
クセス信号３６が負値出力されると前記一時的に保持し
ていたメモリ／＊Ｉ/Ｏ信号３２の正値出力を逆転せ
ず、そのまま正値出力とし、メモリ／＊Ｉ/Ｏ二次信号
３７を外部拡張Ｉ／Ｆコントローラ２３に与える。これ
により外部拡張Ｉ／Ｆコントローラ２３は、発行されて
いるバスサイクルがメモリサイクルであると解釈する。

【００３７】アドレスデコーダ２２は前記一時的に保持
しておいたアドレス信号３４を外部メモリコントローラ
に与える。外部Ｉ／Ｆコントローラ２３はアドレス信号
３４を取り込み、外部拡張メモリに対するそれ以後のア
クセスは、通常のメモリサイクルが継続されていく。（実施の形態２）図６に、本発明の第２の実施の形態に
係るマイクロコンピュータの構成図を示す。図６におい
て、６１はＣＰＵ、６２は内部メモリ、６３は外部拡張
インタフェース、６４は拡張メモリ、６５はシステムバ
ス、６６はＩ/Ｏ装置である。システムバス６５はアド
レスバス、データバス、制御バスからなり、制御バスは
さらにメモリ／＊Ｉ/Ｏ信号線、リ−ド／＊ライト信号
線、＊アドレスストローブ信号線、＊レディ信号線、正
常／＊エラー信号線その他からなる。ＣＰＵ６１、内部
メモリ６２、および外部拡張インタフェース６３はシス
テムバス６５にそれぞれ接続され、外部拡張メモリ６４
およびＩ/Ｏ装置は外部拡張インタフェース６３に接続
されている。

【００３８】図７は、図６の外部拡張インタフェース６
３を詳細に示したもので、７１は制御バス６５ｃに接続
されている制御コントローラ、７２はアドレスバスに接
続されているアドレスデコーダ、７３は外部拡張コント
ローラで、内部に外部拡張メモリコントロールロジック
７４と外部拡張Ｉ/Ｏコントロールロジック７５を持
ち、外部拡張メモリコントロールロジック７４は外部拡
張インタフェースを制御し、外部拡張メモリ６４のデー
タ入出力を実行し、外部拡張Ｉ/Ｏコントロールロジッ
ク７５は外部拡張インタフェースを制御し、外部拡張Ｉ
/Ｏ装置６６のデータ入出力を実行する。外部拡張コン
トローラ７３はアドレスデコーダ７２を介してアドレス
バス、および制御コントローラ７１を介して制御バスと
接続されている。

【００３９】まず図８を用いて外部拡張メモリ６４をア
クセスする場合、例えばデータをリードする場合を説明
する。

【００４０】ステップ８１では、ＣＰＵ６１は、これか
ら発行するバスサイクルがメモリサイクルであるかＩＯ
サイクルであるかを宣言するため、バスサイクル信号で
あるメモリ／＊Ｉ/Ｏ信号線に正値（メモリサイクル）
／＊負値（Ｉ/Ｏサイクル）の信号３２を設定する。こ
こではメモリサイクルが発行されるのでメモリ／＊Ｉ/
Ｏ信号３２は正値出力が選択される。これによりバスは
メモリサイクルを開始する。

【００４１】次にステップ８２において、外部拡張イン
タフェースコントローラ６３内で外部拡張メモリコント
ロールロジック７４が選択される。これにより、その後
選択が変更されるまで外部拡張インタフェースコントロ
ーラ６３は、外部拡張メモリコントローラとして動作す
る次にステップ８３において、ＣＰＵ６１はリ−ド／＊
ライト信号線に正値（リード）／＊負値（ライト）の信
号を設定する。ここではデータ読み込みなのでリ−ド／
＊ライト信号３３は正値出力が選択される。

【００４２】次にステップ８４において、ＣＰＵ６１は
読み込むデータのアドレスをアドレスバスに出力する。

【００４３】次にステップ８５において、ＣＰＵ６１は
アドレスバスにアドレス信号３４が出力されていること
を外部拡張メモリ６４に通知するため、＊アドレススト
ローブ信号線に＊アドレスストローブ信号３５として負
値出力する。この＊アドレスストローブ信号３５の負値
出力を契機として外部拡張インタフェースコントローラ
６３はアドレス信号３４を取り込む。

【００４４】次にステップ８６において、外部拡張イン
タフェースコントローラ６３は取り込んだアドレス信号
３４をデコードし、外部拡張メモリ６４に出力するため
必要なデータの整形を行なう。

【００４５】ステップ８７において、指定されたアドレ
スに記憶されているデータを読み出す処理が行なわれ
る。

【００４６】次に図９を用いて外部拡張インタフェース
を外部拡張Ｉ/Ｏインタフェースとして利用する場合、
例えばＩ/Ｏ装置６６からデータをリードする場合を説
明する。

【００４７】ステップ９１では、ＣＰＵ６１は、これか
ら発行するバスサイクルがメモリサイクルであるかＩ/
Ｏサイクルであるかを宣言するため、バスサイクル信号
であるメモリ／＊Ｉ/Ｏ信号線に正値（メモリサイク
ル）／＊負値（Ｉ/Ｏサイクル）の信号３２を設定す
る。ここではＩ/Ｏサイクルが発行されるのでメモリ／
＊Ｉ/Ｏ信号３２は負値出力が選択される。これにより
バスはＩ/Ｏサイクルを開始する。

【００４８】次にステップ９２において、外部拡張イン
タフェースコントローラ６３内でＩ/Ｏコントロールロ
ジック７５が選択される。これにより、その後選択が変
更されるまで外部拡張インタフェースコントローラ６３
は、Ｉ/Ｏコントローラとして動作する次にステップ９
３において、ＣＰＵ６１はリ−ド／＊ライト信号線に正
値（リード）／＊負値（ライト）の信号を設定する。こ
こではデータ読み込みなのでリ−ド／＊ライト信号３３
は正値出力が選択される。

【００４９】次にステップ９４において、ＣＰＵ６１は
読み込むデータのアドレスをアドレスバスに出力する。

【００５０】次にステップ９５において、ＣＰＵ６１は
アドレスバスにアドレス信号３４が出力されていること
を外部拡張コントローラに通知するため、＊アドレスス
トローブ信号線に＊アドレスストローブ信号３５として
負値出力する。この＊アドレスストローブ信号３５の負
値出力を契機として外部拡張インタフェースコントロー
ラ６３はアドレス信号３４を取り込む。

【００５１】次にステップ９６において、外部拡張イン
タフェースコントローラ６３は取り込んだアドレス信号
３４をデコードする。外部拡張インタフェースコントロ
ーラ６３は前記デコードしたアドレスを上位ビットと下
位ビットに分け、データの整形する。本来Ｉ/Ｏマップ
空間の有効なアドレスは下位ビットのみで上位ビットは
無視される。

【００５２】さらにステップ９７において、前記整形し
たアドレスデータを外部拡張インタフェース６３を介し
てＩ/Ｏ装置６６に出力する。

【００５３】上記ステップの以後、指定されたＩ/Ｏ装
置６６からデータを読み出す処理が行なわれる。

【００５４】なお、Ｉ/Ｏデータが外部メモリをアクセ
スすることがないように、メモリのイネーブル信号を作
るためにアドレスの上位ビットに相当する外部拡張イン
タフェース端子が必要である。それ以外のアドレス下位
ビットに相当する外部拡張インタフェース端子を外部拡
張Ｉ/Ｏ端子として利用できる。

【００５５】

【発明の効果】以上のように本発明のマイクロコンピュ
ータによれば、外部メモリ拡張モードにある外部拡張イ
ンタフェースの動作をＣＰＵが外部拡張メモリを利用し
ない場合に生じる問題を解決することができる。つまり
ＣＰＵが内部メモリをアクセスするときには外部拡張イ
ンタフェースおよび外部拡張メモリに雑音となる信号を
出力しない制御をするマイクロコンピュータを提供する
ことができ、無線通信手段を伴った携帯型端末などに応
用すれば雑音の影響を低減できる。

【００５６】またマイクロコンピュータの内部動作をテ
ストするときはＣＰＵの内部メモリへのアクセスに際し
てバスに発生する信号を外部拡張インタフェースを介し
て外部に出力することができ、簡便な方法による内部動
作テストを提供することができる。

【００５７】さらに、外部メモリ拡張モードにある外部
拡張インタフェースを外部拡張Ｉ/Ｏインタフェースと
して兼用できるマイクロコンピュータを提供することが
でき、筐体の小さい携帯型コンピュータ等においても外
部拡張インタフェースを有効に利用でき、外部拡張イン
タフェースの数を確保できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるマイクロコン
ピュータの構成図

【図２】本発明の第１の実施形態における外部拡張イン
タフェースの構成図

【図３】本発明の第１の実施形態におけるマイクロコン
ピュータのシステムバスのトランザクション出力信号の
タイミングチャート

【図４】本発明の第１の実施形態におけるマイクロコン
ピュータの内部メモリをアクセスする場合の処理ステッ
プのフローチャート

【図５】本発明の第１の実施形態におけるマイクロコン
ピュータの外部拡張メモリをアクセスする場合の処理ス
テップのフローチャート

【図６】本発明の第２の実施形態におけるマイクロコン
ピュータの構成図

【図７】本発明の第２の実施形態における外部拡張イン
タフェースの構成図

【図８】本発明の第２の実施形態におけるマイクロコン
ピュータの外部拡張メモリをアクセスする場合の処理ス
テップのフローチャート

【図９】本発明の第２の実施形態におけるマイクロコン
ピュータのＩＯ装置をアクセスする場合の処理ステップ
のフローチャート

【図１０】従来のマイクロコンピュータの構成図

【符号の説明】

１１，６１ＣＰＵ１２，６２内部メモリ１３，６３外部拡張インタフェース１４，６４外部拡張メモリ１５，６５システムバス２１，７１制御コントローラ２２，７２アドレスデコーダ２３外部拡張Ｉ／Ｆコントローラ２４外部拡張インタフェース端子３１バスクロック信号３２メモリ／＊Ｉ/Ｏ信号３３リ−ド／＊ライト信号３４アドレス信号３５＊アドレスストローブ信号３６内部メモリアクセス／＊外部拡張メモリアクセス
信号３７メモリ／＊Ｉ/Ｏ二次信号３８データ信号３９＊レディ信号４０正常／＊エラー信号６５システムバス６６Ｉ/Ｏ装置７３外部拡張コントローラ７４外部拡張メモリコントロールロジック７５Ｉ/Ｏコントロールロジック

Claims

【特許請求の範囲】

【請求項１】ＣＰＵ、内部メモリ、システムバス、お
よび外部拡張インタフェースを備えたマイクロコンピュ
ータにおいて、前記ＣＰＵが指定したアドレスをデコードするアドレス
デコード手段と、デコードしたアドレスが内部メモリを
指しているか外部拡張メモリを指しているかを表わすア
クセスメモリ識別信号を出力する手段と、前記アクセス
メモリ識別信号が内部メモリへのアクセスを示している
場合に外部拡張インタフェースから外部に信号を出力さ
せない外部信号出力遮断手段と、前記アクセスメモリ識
別信号が外部拡張メモリへのアクセスを示している場合
に前記外部拡張インタフェースから外部に信号を出力さ
せる外部信号出力許可手段を備え、外部メモリ拡張モードにて前記外部拡張インタフェース
に外部拡張メモリを接続している場合において、ＣＰＵ
が内部メモリにアクセスしている時は前記外部インタフ
ェースから信号が外部に出力されないマイクロコンピュ
ータ。
【請求項２】前記外部信号出力遮断手段を、前記アク
セスメモリ識別信号により内部メモリへのアクセスが示
めされている場合に、前記ＣＰＵによりシステムバスか
ら出力されている制御コマンドのうち、バスサイクルが
メモリサイクルかＩ/Ｏサイクルかを示すバスサイクル
信号の信号レベルを逆転させて前記外部拡張インタフェ
ースに入力するバスサイクル信号逆転手段とする請求項
１に記載のマイクロコンピュータ。
【請求項３】前記外部拡張インタフェースが、前記ア
クセスメモリ識別信号が内部メモリへのアクセスを示し
ている場合に、前記バスサイクル信号の信号レベルの正
負を逆に解釈し、前記アクセスメモリ識別信号が外部拡
張メモリへのアクセスを示している場合に、前記バスサ
イクル信号の信号レベルの正負をそのまま解釈するロジ
ックを持つ外部拡張インタフェースである請求項１に記
載のマイクロコンピュータ。
【請求項４】前記マイクロコンピュータ内部の動作テ
ストを行なう場合、前記外部信号出力遮断手段を強制的
に解除し、前記マイクロコンピュータ内部で発生する内
部信号を前記外部拡張インタフェースから外部信号とし
て出力させる内部テスト手段を備え、マイクロコンピュータの内部動作テストの際に、内部の
動作をモニタできる請求項１に記載のマイクロコンピュ
ータ。
【請求項５】ＣＰＵ、内部メモリ、システムバス、外
部拡張インタフェース、および外部拡張メモリを備えた
マイクロコンピュータにおいて、前記外部拡張インタフェースの状態を外部拡張メモリイ
ンタフェース状態と外部拡張Ｉ/Ｏインタフェース状態
とに切り替える外部拡張インタフェース状態切替手段を
備え、外部メモリ拡張モードにて前記ＣＰＵが前記外部拡張メ
モリを利用しない場合、前記外部拡張メモリインタフェ
ースとして使用されている外部拡張インタフェースの状
態を前記外部拡張インタフェース状態切替手段により、
外部拡張Ｉ/Ｏインタフェース状態に切り替え、その外
部拡張インタフェースを外部拡張Ｉ/Ｏインタフェース
としても利用できるマイクロコンピュータ。
【請求項６】前記外部拡張インタフェースのコントロ
ーラが外部拡張メモリコントロールロジックと外部拡張
Ｉ/Ｏコントロールロジックの２つのロジックを持ち、
前記外部拡張インタフェース状態切替手段が、前記外部
拡張メモリコントロールロジックまたは外部拡張Ｉ/Ｏ
コントロールロジックのいずれか一方を選択的に切り替
える手段である請求項５に記載のマイクロコンピュー
タ。