JPH04304532A - Ｒｏｍ化プログラムのデバッグ機能付コンピュータ - Google Patents
Ｒｏｍ化プログラムのデバッグ機能付コンピュータInfo
- Publication number
- JPH04304532A JPH04304532A JP3069658A JP6965891A JPH04304532A JP H04304532 A JPH04304532 A JP H04304532A JP 3069658 A JP3069658 A JP 3069658A JP 6965891 A JP6965891 A JP 6965891A JP H04304532 A JPH04304532 A JP H04304532A
- Authority
- JP
- Japan
- Prior art keywords
- address
- rom
- ram
- program
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＯＭ化プログラムの
デバッグ機能付コンピュータに関し、特にＲＯＭ化する
プログラムをＲＡＭ上でデバッグするコンピュータに関
する。
デバッグ機能付コンピュータに関し、特にＲＯＭ化する
プログラムをＲＡＭ上でデバッグするコンピュータに関
する。
【０００２】
【従来の技術】従来のコンピュータでは、ＲＯＭのアド
レスとは異なるアドレスのＲＡＭにプログラムを書き込
んでデバッグを行うか、あるいは同一アドレスにＲＯＭ
とＲＡＭの両方を実装し、デバッグ動作時にはＲＡＭに
書き込んだプログラムを実行し、通常動作時にはＲＯＭ
に書き込まれたプログラムを実行するか、または、ＲＯ
Ｍを取り外し、代りにＲＡＭを実装してデバッグを行う
かしていた。
レスとは異なるアドレスのＲＡＭにプログラムを書き込
んでデバッグを行うか、あるいは同一アドレスにＲＯＭ
とＲＡＭの両方を実装し、デバッグ動作時にはＲＡＭに
書き込んだプログラムを実行し、通常動作時にはＲＯＭ
に書き込まれたプログラムを実行するか、または、ＲＯ
Ｍを取り外し、代りにＲＡＭを実装してデバッグを行う
かしていた。
【０００３】
【発明が解決しようとする課題】この従来のコンピュー
タでは、ＲＯＭのアドレスとは異なるアドレスのＲＡＭ
にプログラムを書き込んでデバッグを行った場合は、実
際に使用するアドレスとは異なるために、プログラム中
で絶対アドレスを使用した命令があれば、アドレスの変
更が必要となり、完全なデバッグができないという問題
点があった。
タでは、ＲＯＭのアドレスとは異なるアドレスのＲＡＭ
にプログラムを書き込んでデバッグを行った場合は、実
際に使用するアドレスとは異なるために、プログラム中
で絶対アドレスを使用した命令があれば、アドレスの変
更が必要となり、完全なデバッグができないという問題
点があった。
【０００４】また、ＲＯＭアドレスと同一アドレスに実
装したＲＡＭを使用する場合は、プログラム中のアドレ
ス変更の問題は回避できるが、通常動作時には、ＲＡＭ
が不要となってしまう。また、不要となったＲＡＭをデ
ータ領域として利用しようとすると、ＲＡＭにアクセス
する回路構成が複雑となるうえに、アクセスプログラム
が必要となり、処理速度が低下するという問題点があっ
た。
装したＲＡＭを使用する場合は、プログラム中のアドレ
ス変更の問題は回避できるが、通常動作時には、ＲＡＭ
が不要となってしまう。また、不要となったＲＡＭをデ
ータ領域として利用しようとすると、ＲＡＭにアクセス
する回路構成が複雑となるうえに、アクセスプログラム
が必要となり、処理速度が低下するという問題点があっ
た。
【０００５】また、ＲＯＭをＲＡＭに置き換える方法で
は、ワンチップマイクロコンピュータのように、プログ
ラムでの初期設定が必要なコンピュータでは、電源投入
時の初期設定ができないのでこの方法が利用できるコン
ピュータが限定されるという問題点があった。
は、ワンチップマイクロコンピュータのように、プログ
ラムでの初期設定が必要なコンピュータでは、電源投入
時の初期設定ができないのでこの方法が利用できるコン
ピュータが限定されるという問題点があった。
【０００６】
【課題を解決するための手段】本発明のＲＯＭ化プログ
ラムのデバッグ機能付コンピュータは、デバッグ動作を
行うか通常動作を行うかを選択する動作選択スイッチと
、リセットスイッチにより発生させたリセットパルスに
より前記動作選択スイッチの値をラッチし動作選択信号
として送出するラッチ回路と、前記ラッチ回路からの前
記動作選択信号によりＲＯＭとＲＡＭとのメモリマップ
を変更するアドレスデコード回路とを備えている。
ラムのデバッグ機能付コンピュータは、デバッグ動作を
行うか通常動作を行うかを選択する動作選択スイッチと
、リセットスイッチにより発生させたリセットパルスに
より前記動作選択スイッチの値をラッチし動作選択信号
として送出するラッチ回路と、前記ラッチ回路からの前
記動作選択信号によりＲＯＭとＲＡＭとのメモリマップ
を変更するアドレスデコード回路とを備えている。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】図１は、本発明の一実施例の機能ブロック
図である。デバッグ動作を行うか、通常動作を行うかを
動作選択スイッチ１により選択し、リセットスイッチ２
で発生したリセットパルスにより動作選択スイッチ１の
値をラッチ回路３によってラッチすることにより、リセ
ット時にどちらの動作を行うかを決定した動作選択信号
Ｓ１ を作成する。プログラムにより動作するＣＰＵ４
は、デバッグ動作時にはコンピュータの初期設定を行う
プログラムが書き込まれ、通常動作時にはデバッグが完
了したプログラムが書き込まれたＲＯＭ６と、デバッグ
動作時にはデバッグ中のプログラムとデータを記憶し、
通常動作時にはデータを記憶するＲＡＭ７とがＣＰＵバ
ス１０を介して接続されている。また、ＣＰＵ４の動作
を介さずに直接ＲＯＭ６またはＲＡＭ７を入出力装置９
がアクセスするためのＤＭＡ回路８もＣＰＵバス１０に
接続されている。ＣＰＵバス１０からの信号により、Ｒ
ＯＭ選択信号Ｓ２ 、またはＲＡＭ選択信号Ｓ３を出力
するアドレスデコード回路５は、ラッチ回路３からの動
作選択信号Ｓ１ の値によりデバッグ動作時と通常動作
時でメモリマップの切り替えを行う。
図である。デバッグ動作を行うか、通常動作を行うかを
動作選択スイッチ１により選択し、リセットスイッチ２
で発生したリセットパルスにより動作選択スイッチ１の
値をラッチ回路３によってラッチすることにより、リセ
ット時にどちらの動作を行うかを決定した動作選択信号
Ｓ１ を作成する。プログラムにより動作するＣＰＵ４
は、デバッグ動作時にはコンピュータの初期設定を行う
プログラムが書き込まれ、通常動作時にはデバッグが完
了したプログラムが書き込まれたＲＯＭ６と、デバッグ
動作時にはデバッグ中のプログラムとデータを記憶し、
通常動作時にはデータを記憶するＲＡＭ７とがＣＰＵバ
ス１０を介して接続されている。また、ＣＰＵ４の動作
を介さずに直接ＲＯＭ６またはＲＡＭ７を入出力装置９
がアクセスするためのＤＭＡ回路８もＣＰＵバス１０に
接続されている。ＣＰＵバス１０からの信号により、Ｒ
ＯＭ選択信号Ｓ２ 、またはＲＡＭ選択信号Ｓ３を出力
するアドレスデコード回路５は、ラッチ回路３からの動
作選択信号Ｓ１ の値によりデバッグ動作時と通常動作
時でメモリマップの切り替えを行う。
【０００９】次に動作を説明する。
【００１０】図２は、デバッグ動作時のメモリマップ、
図３は通常動作時のメモリマップである。初めに、ＤＭ
Ａ回路８が動作可能となり、入出力装置９によりＲＯＭ
６またはＲＡＭ７がアクセスできるようになるまでの初
期設定プログラムをＲＯＭ６に書き込み、動作選択スイ
ッチ１を通常動作にしてリセットをかける。ＣＰＵ４は
、リセット後開始アドレスのアドレスＡ１ を出力し、
アドレスデコード回路５は、ＲＯＭ選択信号Ｓ２ を出
力し、ＲＯＭ６のプログラムを実行してＤＭＡ回路８を
動作可能とする。次に、デバッグを行うプログラムを入
出力装置９からＲＡＭ７ｃに転送する。この時、転送開
始アドレスは、アドレスＡ３ となるがデバッグを行う
プログラムのアドレスを変更する必要はない。
図３は通常動作時のメモリマップである。初めに、ＤＭ
Ａ回路８が動作可能となり、入出力装置９によりＲＯＭ
６またはＲＡＭ７がアクセスできるようになるまでの初
期設定プログラムをＲＯＭ６に書き込み、動作選択スイ
ッチ１を通常動作にしてリセットをかける。ＣＰＵ４は
、リセット後開始アドレスのアドレスＡ１ を出力し、
アドレスデコード回路５は、ＲＯＭ選択信号Ｓ２ を出
力し、ＲＯＭ６のプログラムを実行してＤＭＡ回路８を
動作可能とする。次に、デバッグを行うプログラムを入
出力装置９からＲＡＭ７ｃに転送する。この時、転送開
始アドレスは、アドレスＡ３ となるがデバッグを行う
プログラムのアドレスを変更する必要はない。
【００１１】次に、動作選択スイッチ１をデバッグ動作
にしリセットをかけると、アドレスデコード回路５は、
ＲＡＭ７ｃをＲＡＭ７ａとしてアクセスするＲＡＭ選択
信号Ｓ３ を出力し、通常動作でアドレスＡ３ から書
き込んだデバッグ中のプログラムを、ＣＰＵ４のリセッ
ト後開始アドレスであるアドレスＡ１ より実行する。
にしリセットをかけると、アドレスデコード回路５は、
ＲＡＭ７ｃをＲＡＭ７ａとしてアクセスするＲＡＭ選択
信号Ｓ３ を出力し、通常動作でアドレスＡ３ から書
き込んだデバッグ中のプログラムを、ＣＰＵ４のリセッ
ト後開始アドレスであるアドレスＡ１ より実行する。
【００１２】この時、ＲＯＭ６はアクセス禁止となる。
アドレスＡ２ 以上アドレスＡ３ 未満のＲＡＭ７ｂは
、デバッグ動作，通常動作ともアドレスに変更はない。 また、アドレスＡ３ 以上のＲＡＭ７ｃはデバッグ完了
後はデータ領域として使用可能である。
、デバッグ動作，通常動作ともアドレスに変更はない。 また、アドレスＡ３ 以上のＲＡＭ７ｃはデバッグ完了
後はデータ領域として使用可能である。
【００１３】なお、上記実施例では、コンピュータの初
期設定プログラムをＲＯＭ６に書き込んだが、初期設定
が不要なコンピュータを使用する場合は、デバッグ動作
中のＲＯＭ６は無くても良い。また、上記実施例では、
ＤＭＡ回路８を用いたが、デバッグ中のプログラムをＲ
ＡＭ７ｃに書き込む方法は、これに限定されない。
期設定プログラムをＲＯＭ６に書き込んだが、初期設定
が不要なコンピュータを使用する場合は、デバッグ動作
中のＲＯＭ６は無くても良い。また、上記実施例では、
ＤＭＡ回路８を用いたが、デバッグ中のプログラムをＲ
ＡＭ７ｃに書き込む方法は、これに限定されない。
【００１４】
【発明の効果】以上説明したように本発明は、デバッグ
動作時と通常動作時のメモリマップをリセット時に切替
えることにより、ＲＯＭアドレスと異なるＲＡＭアドレ
スにプログラムを書き込んでデバッグを行うためにプロ
グラム中の絶対アドレスを使用した命令を変更する必要
がなくなり、また、ＲＯＭとＲＡＭを常に同一アドレス
に取り付けて両方をアクセスするための複雑な回路や、
アクセスプログラムが不要となり、処理速度も低下しな
くなる。また、プログラムによる初期設定が必要なコン
ピュータでも使用できるという効果を有する。
動作時と通常動作時のメモリマップをリセット時に切替
えることにより、ＲＯＭアドレスと異なるＲＡＭアドレ
スにプログラムを書き込んでデバッグを行うためにプロ
グラム中の絶対アドレスを使用した命令を変更する必要
がなくなり、また、ＲＯＭとＲＡＭを常に同一アドレス
に取り付けて両方をアクセスするための複雑な回路や、
アクセスプログラムが不要となり、処理速度も低下しな
くなる。また、プログラムによる初期設定が必要なコン
ピュータでも使用できるという効果を有する。
【図１】本発明の一実施例の機能ブロック図である。
【図２】デバッグ動作時のメモリマップを示す図である
。
。
【図３】通常動作時のメモリマップを示す図である。
１ 動作選択スイッチ
２ リセットスイッチ
３ ラッチ回路
４ ＣＰＵ
５ アドレスデコード回路
６ ＲＯＭ
７ ＲＡＭ
８ ＤＭＡ回路
９ 入出力装置
１０ ＣＰＵバス
Claims (1)
- 【請求項１】 デバッグ動作を行うか通常動作を行う
かを選択する動作選択スイッチと、リセットスイッチに
より発生させたリセットパルスにより前記動作選択スイ
ッチの値をラッチし動作選択信号として送出するラッチ
回路と、前記ラッチ回路からの前記動作選択信号により
ＲＯＭとＲＡＭとのメモリマップを変更するアドレスデ
コード回路とを備えることを特徴とするＲＯＭ化プログ
ラムのデバッグ機能付コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069658A JPH04304532A (ja) | 1991-04-02 | 1991-04-02 | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069658A JPH04304532A (ja) | 1991-04-02 | 1991-04-02 | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304532A true JPH04304532A (ja) | 1992-10-27 |
Family
ID=13409156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3069658A Pending JPH04304532A (ja) | 1991-04-02 | 1991-04-02 | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983367A (en) * | 1996-10-29 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having a CPU and at least two memory cell arrays on the same semiconductor chip, including a shared sense amplifier |
-
1991
- 1991-04-02 JP JP3069658A patent/JPH04304532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983367A (en) * | 1996-10-29 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having a CPU and at least two memory cell arrays on the same semiconductor chip, including a shared sense amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731692B2 (ja) | デバッグ装置 | |
| KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
| JPH08202563A (ja) | コンピュータシステム | |
| JPH04304532A (ja) | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ | |
| JPH1083367A (ja) | 周辺装置制御 | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH1083384A (ja) | マイクロコンピュータ | |
| KR100277901B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH06222814A (ja) | プログラマブルコントローラの入出力装置 | |
| JPS63311447A (ja) | デバック用マイクロプロセッサ | |
| JPH06180664A (ja) | メモリのプログラミング装置 | |
| JPS6061841A (ja) | プログラム評価装置の制御方式 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JP2000231512A (ja) | 高速メモリコピー方法およびコピー回路 | |
| JPH0612252A (ja) | マイクロコンピュータ | |
| JPS59167766A (ja) | メモリアクセス方式 | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPS6227423B2 (ja) | ||
| JPH09325935A (ja) | バス切り換え回路 | |
| JPS6273339A (ja) | マイクロプロセツサ開発支援装置 | |
| JPH05274172A (ja) | マイクロコンピュータ | |
| JP2004185356A (ja) | デバッグ装置 |