JPH1083973A - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法Info
- Publication number
- JPH1083973A JPH1083973A JP9195760A JP19576097A JPH1083973A JP H1083973 A JPH1083973 A JP H1083973A JP 9195760 A JP9195760 A JP 9195760A JP 19576097 A JP19576097 A JP 19576097A JP H1083973 A JPH1083973 A JP H1083973A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- titanium nitride
- barrier film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 コリメ−タを用いた半導体装置のコンタクト
形成方法を提供する。 【解決手段】 半導体基板３０上に絶縁膜３２を形成し
た後、該絶縁膜３２にコンタクトホ−ル３４を形成す
る。コンタクトホ−ル３４の形成された結果物上にコリ
メ−タスパタリング方法を用いてチタン膜３６を蒸着す
る。該チタン膜３６の表面に酸素を供給した後、酸素が
供給されたチタン膜３６上にコリメ−タスパタリング方
法を用いてチタン窒化膜３８を蒸着する。次に、該チタ
ン窒化膜３８上に配線膜４０を蒸着する。この結果、配
線物質が半導体基板３０に拡散されるのが抑えられ、よ
って接合スパイキングが防止される。
形成方法を提供する。 【解決手段】 半導体基板３０上に絶縁膜３２を形成し
た後、該絶縁膜３２にコンタクトホ−ル３４を形成す
る。コンタクトホ−ル３４の形成された結果物上にコリ
メ−タスパタリング方法を用いてチタン膜３６を蒸着す
る。該チタン膜３６の表面に酸素を供給した後、酸素が
供給されたチタン膜３６上にコリメ−タスパタリング方
法を用いてチタン窒化膜３８を蒸着する。次に、該チタ
ン窒化膜３８上に配線膜４０を蒸着する。この結果、配
線物質が半導体基板３０に拡散されるのが抑えられ、よ
って接合スパイキングが防止される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、さらに詳細には半導体装置のコンタクト形成
方法に関する。
法に係り、さらに詳細には半導体装置のコンタクト形成
方法に関する。
【０００２】
【従来の技術】半導体装置の多層配線方法は素子の動作
速度、収率及び信頼性を決定づける要因となるため、半
導体製造工程において最も重要である。最近、半導体素
子の高集積化によって超高集積回路（ＵＬＳＩ）級の素
子ではコンタクトを形成するためのデザインルールが
０．４μｍ以下であり、コンタクトホールのアスペクト
比は１．４を上回っている。従って、高速の動作速度を
有し、信頼度高い半導体素子を高収率で製造するために
はアスペクト比が高くサイズが小さいコンタクトホール
を金属や導電物質で確実に埋め立て得る技術が必要とさ
れる。
速度、収率及び信頼性を決定づける要因となるため、半
導体製造工程において最も重要である。最近、半導体素
子の高集積化によって超高集積回路（ＵＬＳＩ）級の素
子ではコンタクトを形成するためのデザインルールが
０．４μｍ以下であり、コンタクトホールのアスペクト
比は１．４を上回っている。従って、高速の動作速度を
有し、信頼度高い半導体素子を高収率で製造するために
はアスペクト比が高くサイズが小さいコンタクトホール
を金属や導電物質で確実に埋め立て得る技術が必要とさ
れる。
【０００３】このようなアスペクト比が高いコンタクト
ホールを埋め立てる方法としてタングステンプラグ（Ｗ
−Plug）工程が提案されたことがある。前記タングステ
ンプラグ工程は下部に接着膜又は障壁膜を必要とする。
一般に、スパタリング方法により形成されるチタン窒化
膜（ＴｉＮ）又はチタン膜（Ｔｉ）が障壁膜として用い
られる。しかし、チタン窒化膜又はチタン膜はスパタリ
ング方法で形成されるためステップカバレージが悪い。
従って、アスペクト比が高くサイズが小さいコンタクト
ホールがタングステンで完全に埋め立てられない。これ
によって、タングステンプラグ上の金属膜がオープンさ
れたり信頼性が劣化してしまう。
ホールを埋め立てる方法としてタングステンプラグ（Ｗ
−Plug）工程が提案されたことがある。前記タングステ
ンプラグ工程は下部に接着膜又は障壁膜を必要とする。
一般に、スパタリング方法により形成されるチタン窒化
膜（ＴｉＮ）又はチタン膜（Ｔｉ）が障壁膜として用い
られる。しかし、チタン窒化膜又はチタン膜はスパタリ
ング方法で形成されるためステップカバレージが悪い。
従って、アスペクト比が高くサイズが小さいコンタクト
ホールがタングステンで完全に埋め立てられない。これ
によって、タングステンプラグ上の金属膜がオープンさ
れたり信頼性が劣化してしまう。
【０００４】最近、前述したタングステンプラグ工程の
問題点を改善するために、障壁膜として用いられるチタ
ン窒化膜又はチタン膜の形成にコリメータを用いるコリ
メータスパタリング方法が提案された。前記コリメータ
はスパッタされた原子、例えばチタン窒化物（ＴｉＮ）
又はチタン（Ｔｉ）粒子に一定の方向性を加える装置で
あって、成長される膜の均一性を向上させるために用い
られる。即ち、コリメータのスパタリング方法は、ウェ
ーハとターゲットとの間にコリメータを設けてスパッタ
された粒子のうち、直進性が高い粒子のみをコンタクト
ホールの内部に至らせることによってコンタクトホール
における埋立物質のステップカバレージを改善する。従
って、障壁金属の蒸着及び配線金属の蒸着のいずれにお
いても用いられている。
問題点を改善するために、障壁膜として用いられるチタ
ン窒化膜又はチタン膜の形成にコリメータを用いるコリ
メータスパタリング方法が提案された。前記コリメータ
はスパッタされた原子、例えばチタン窒化物（ＴｉＮ）
又はチタン（Ｔｉ）粒子に一定の方向性を加える装置で
あって、成長される膜の均一性を向上させるために用い
られる。即ち、コリメータのスパタリング方法は、ウェ
ーハとターゲットとの間にコリメータを設けてスパッタ
された粒子のうち、直進性が高い粒子のみをコンタクト
ホールの内部に至らせることによってコンタクトホール
における埋立物質のステップカバレージを改善する。従
って、障壁金属の蒸着及び配線金属の蒸着のいずれにお
いても用いられている。
【０００５】図１Ａ乃至図１Ｃはコリメータスパタリン
グ方法を用いた従来のコンタクト形成方法を説明するた
めの断面図である。図１Ａを参照すれば、まず半導体基
板１０上に形成された絶縁膜１２を部分的に食刻して半
導体基板１０の活性領域（又は、下部導電膜）を露出さ
せるコンタクトホール１４を形成する。
グ方法を用いた従来のコンタクト形成方法を説明するた
めの断面図である。図１Ａを参照すれば、まず半導体基
板１０上に形成された絶縁膜１２を部分的に食刻して半
導体基板１０の活性領域（又は、下部導電膜）を露出さ
せるコンタクトホール１４を形成する。
【０００６】図１Ｂを参照すれば、コンタクトホール１
４の形成された結果物上に、コリメータスパタリング方
法を用いてチタン膜１６とチタン窒化膜１８を連続的に
蒸着した後アニーリングを施して障壁膜を形成する。図
１Ｃを参照すれば、障壁膜の形成された結果物上に導電
物質、例えばアルミニウムのような配線物質をコリメー
タスパタリング方法で蒸着することによって前記コンタ
クトホール１４を完全に埋め立てる配線膜２０を形成す
る。
４の形成された結果物上に、コリメータスパタリング方
法を用いてチタン膜１６とチタン窒化膜１８を連続的に
蒸着した後アニーリングを施して障壁膜を形成する。図
１Ｃを参照すれば、障壁膜の形成された結果物上に導電
物質、例えばアルミニウムのような配線物質をコリメー
タスパタリング方法で蒸着することによって前記コンタ
クトホール１４を完全に埋め立てる配線膜２０を形成す
る。
【０００７】前述したコリメータスパタリング方法を通
じて障壁膜及び配線膜を蒸着するとステップカバレージ
が向上し、よってコンタクトホールが埋め立て易くな
る。しかし、コリメータスパタリング方法で蒸着する
時、障壁膜のチタン膜／チタン窒化膜に欠陥や微小菌列
が発生する問題がある。従って、障壁膜の結晶粒界（gr
ain boundary）などの欠陥や微小菌列に拡散された配線
物質が半導体基板まで拡散され、よって接合スパイクが
発生してしまう。
じて障壁膜及び配線膜を蒸着するとステップカバレージ
が向上し、よってコンタクトホールが埋め立て易くな
る。しかし、コリメータスパタリング方法で蒸着する
時、障壁膜のチタン膜／チタン窒化膜に欠陥や微小菌列
が発生する問題がある。従って、障壁膜の結晶粒界（gr
ain boundary）などの欠陥や微小菌列に拡散された配線
物質が半導体基板まで拡散され、よって接合スパイクが
発生してしまう。
【０００８】このような接合スパイクによってコンタク
トの電気的特性が劣化され、接合漏れ電流レベルが高く
なることによって製品の収率及び素子の信頼性が劣化さ
れる問題がある。
トの電気的特性が劣化され、接合漏れ電流レベルが高く
なることによって製品の収率及び素子の信頼性が劣化さ
れる問題がある。
【０００９】
【発明が解決しようとする課題】本発明の目的はコリメ
ータスパタリングを用いたコンタクトの形成時、配線物
質の拡散による接合スパイクを防止することによって製
品の収率及び信頼性を向上させ得る半導体装置のコンタ
クト形成方法を提供することにある。
ータスパタリングを用いたコンタクトの形成時、配線物
質の拡散による接合スパイクを防止することによって製
品の収率及び信頼性を向上させ得る半導体装置のコンタ
クト形成方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明による半導体装置
のコンタクト形成方法は、まず半導体基板上に絶縁膜を
形成した後、該絶縁膜にコンタクトホールを形成する。
コンタクトホールの形成された結果物上にコリメータス
パタリング方法を用いてチタン膜を蒸着する。前記チタ
ン膜の表面に酸素を供給した後、前記酸素の供給された
チタン膜上にコリメータスパタリング方法を用いてチタ
ン窒化膜を蒸着する。次に、前記チタン窒化膜上に配線
膜を蒸着する。
のコンタクト形成方法は、まず半導体基板上に絶縁膜を
形成した後、該絶縁膜にコンタクトホールを形成する。
コンタクトホールの形成された結果物上にコリメータス
パタリング方法を用いてチタン膜を蒸着する。前記チタ
ン膜の表面に酸素を供給した後、前記酸素の供給された
チタン膜上にコリメータスパタリング方法を用いてチタ
ン窒化膜を蒸着する。次に、前記チタン窒化膜上に配線
膜を蒸着する。
【００１１】ここで、前記チタン膜は１０Å以上の厚さ
に蒸着され、前記チタン窒化膜は１０Åの厚さに蒸着さ
れることが好ましい。さらに、チタンの表面に酸素を供
給する段階は、チタン膜の形成された半導体基板を大
気、酸素原子を含む物質又は酸素を発生させ得る物質に
露出させることによって行う。前記酸素を含む物質は酸
素（Ｏ2 ）、水蒸気（Ｈ2 Ｏ）、過酸化水素（Ｈ
2 Ｏ2 ）溶液そしてオゾン（Ｏ 3 ）の中から選択された
いずれか一つであることが好ましい。そして、前記チタ
ン膜上にチタン窒化膜を蒸着した後、前記チタン窒化膜
の形成された結果物を熱処理して前記チタン膜の表面に
供給された酸素がチタン窒化膜内に拡散されるのを促す
段階をさらに備えることができる。
に蒸着され、前記チタン窒化膜は１０Åの厚さに蒸着さ
れることが好ましい。さらに、チタンの表面に酸素を供
給する段階は、チタン膜の形成された半導体基板を大
気、酸素原子を含む物質又は酸素を発生させ得る物質に
露出させることによって行う。前記酸素を含む物質は酸
素（Ｏ2 ）、水蒸気（Ｈ2 Ｏ）、過酸化水素（Ｈ
2 Ｏ2 ）溶液そしてオゾン（Ｏ 3 ）の中から選択された
いずれか一つであることが好ましい。そして、前記チタ
ン膜上にチタン窒化膜を蒸着した後、前記チタン窒化膜
の形成された結果物を熱処理して前記チタン膜の表面に
供給された酸素がチタン窒化膜内に拡散されるのを促す
段階をさらに備えることができる。
【００１２】本発明による半導体装置の他のコンタクト
形成方法によれば、半導体基板上に絶縁膜を形成し、該
絶縁膜にコンタクトホールを形成する。コンタクトホー
ルの形成された結果物上にコリメータスパタリング方法
を用いてチタン膜とチタン窒化膜を順に蒸着して第１障
壁膜を形成する。前記第１障壁膜の形成された結果物を
熱処理する。前記第１障壁膜上にコリメータスパタリン
グ方法を用いて第２障壁膜を形成する。次に、前記第２
障壁膜上に配線膜を蒸着する。
形成方法によれば、半導体基板上に絶縁膜を形成し、該
絶縁膜にコンタクトホールを形成する。コンタクトホー
ルの形成された結果物上にコリメータスパタリング方法
を用いてチタン膜とチタン窒化膜を順に蒸着して第１障
壁膜を形成する。前記第１障壁膜の形成された結果物を
熱処理する。前記第１障壁膜上にコリメータスパタリン
グ方法を用いて第２障壁膜を形成する。次に、前記第２
障壁膜上に配線膜を蒸着する。
【００１３】ここで、前記第１障壁膜中チタン膜は１０
Å以上の厚さに、チタン窒化膜は１０Å以上の厚さに形
成され、前記第２障壁膜はチタン膜又はチタン窒化膜か
ら形成され、前記第２障壁膜は１０Å以上の厚さに形成
されることが好ましい。本発明による半導体装置のさら
に他のコンタクト形成方法によれば、半導体基板上に絶
縁膜を形成した後、該絶縁膜にコンタクトホールを形成
する。コンタクトホールの形成された結果物上にコリメ
ータスパタリング方法を用いてチタン膜とチタン窒化膜
を順に蒸着して第１障壁膜を形成する。前記第１障壁膜
上に第２障壁膜を形成した後、前記第２障壁膜の形成さ
れた結果物を熱処理する。前記第２障壁膜上に配線膜を
蒸着する。
Å以上の厚さに、チタン窒化膜は１０Å以上の厚さに形
成され、前記第２障壁膜はチタン膜又はチタン窒化膜か
ら形成され、前記第２障壁膜は１０Å以上の厚さに形成
されることが好ましい。本発明による半導体装置のさら
に他のコンタクト形成方法によれば、半導体基板上に絶
縁膜を形成した後、該絶縁膜にコンタクトホールを形成
する。コンタクトホールの形成された結果物上にコリメ
ータスパタリング方法を用いてチタン膜とチタン窒化膜
を順に蒸着して第１障壁膜を形成する。前記第１障壁膜
上に第２障壁膜を形成した後、前記第２障壁膜の形成さ
れた結果物を熱処理する。前記第２障壁膜上に配線膜を
蒸着する。
【００１４】ここで、前記第１障壁膜中チタン膜とチタ
ン窒化膜は１０Å以上の厚さに形成され、前記第２障壁
膜はチタン膜又はチタン窒化膜から形成され、前記第２
障壁膜は１０Å以上の厚さに形成されることが好まし
い。
ン窒化膜は１０Å以上の厚さに形成され、前記第２障壁
膜はチタン膜又はチタン窒化膜から形成され、前記第２
障壁膜は１０Å以上の厚さに形成されることが好まし
い。
【００１５】
【発明の実施の形態】図２Ａを参照すれば、まず、半導
体基板３０上に形成された絶縁膜３２を部分的に食刻し
て半導体基板３０の活性領域（図示せず）を露出させる
コンタクトホール３４を形成する。図２Ｂを参照すれ
ば、コンタクトホール３４の形成された結果物上にコリ
メータスパタリング方法でチタン膜３６を１０Å以上の
厚さに蒸着する。次いで、前記チタン膜３６の表面に酸
素を供給する。酸素を供給する工程はチタン膜３６の形
成された半導体基板３０を大気、酸素原子を含む物質に
数分間露出させることによって行うことが好ましい。そ
して、前記酸素原子を含む物質としては酸素（Ｏ2 ）、
水蒸気（Ｈ2 Ｏ ）、過酸化水素（Ｈ2 Ｏ2 ）溶液、そ
してオゾン（Ｏ3 ）の中から選択されたいずれか一つで
あることが好ましい。この際、前記チタン膜３６が酸化
膜に転換されないよう工程条件を設定すべきである。
体基板３０上に形成された絶縁膜３２を部分的に食刻し
て半導体基板３０の活性領域（図示せず）を露出させる
コンタクトホール３４を形成する。図２Ｂを参照すれ
ば、コンタクトホール３４の形成された結果物上にコリ
メータスパタリング方法でチタン膜３６を１０Å以上の
厚さに蒸着する。次いで、前記チタン膜３６の表面に酸
素を供給する。酸素を供給する工程はチタン膜３６の形
成された半導体基板３０を大気、酸素原子を含む物質に
数分間露出させることによって行うことが好ましい。そ
して、前記酸素原子を含む物質としては酸素（Ｏ2 ）、
水蒸気（Ｈ2 Ｏ ）、過酸化水素（Ｈ2 Ｏ2 ）溶液、そ
してオゾン（Ｏ3 ）の中から選択されたいずれか一つで
あることが好ましい。この際、前記チタン膜３６が酸化
膜に転換されないよう工程条件を設定すべきである。
【００１６】図２Ｃを参照すれば、前記チタン膜３６上
にコリメータスパタリング方法を用いて１０Å以上の厚
さにチタン窒化膜３８を蒸着する。チタン窒化膜３８が
チタン膜３６上に形成されると、前記チタン膜３６の表
面に供給された酸素が列構造を有するチタン窒化膜３８
の列間のスペースに拡散される。このように列間のスペ
ースに拡散された酸素は次の段階でチタン窒化膜３８上
に形成される配線物質（図２Ｄの４０参照）、例えばア
ルミニウムと反応してアルミニウム酸化物を形成する。
該酸化物は配線物質がチタン窒化膜３８の結晶粒界など
に発生する欠陥や微小菌列にそれ以上拡散されるのを遮
る。この結果、コンタクト部位に発生する接合スパイク
が防止される。
にコリメータスパタリング方法を用いて１０Å以上の厚
さにチタン窒化膜３８を蒸着する。チタン窒化膜３８が
チタン膜３６上に形成されると、前記チタン膜３６の表
面に供給された酸素が列構造を有するチタン窒化膜３８
の列間のスペースに拡散される。このように列間のスペ
ースに拡散された酸素は次の段階でチタン窒化膜３８上
に形成される配線物質（図２Ｄの４０参照）、例えばア
ルミニウムと反応してアルミニウム酸化物を形成する。
該酸化物は配線物質がチタン窒化膜３８の結晶粒界など
に発生する欠陥や微小菌列にそれ以上拡散されるのを遮
る。この結果、コンタクト部位に発生する接合スパイク
が防止される。
【００１７】さらに、前記チタン窒化膜３８を形成した
後、熱処理をさらに行うことによって前記酸素が前記チ
タン窒化膜３８内に拡散されることを促すことがさらに
好ましい。図２Ｄを参照すれば、前記チタン窒化膜３８
上にコリメータスパタリング方法を用いて配線金属物
質、例えはアルミニウムを蒸着して配線膜４０を形成す
る。次いで、アニーリングを施してアルミニウムでコン
タクトホールを完全に埋め立てる。
後、熱処理をさらに行うことによって前記酸素が前記チ
タン窒化膜３８内に拡散されることを促すことがさらに
好ましい。図２Ｄを参照すれば、前記チタン窒化膜３８
上にコリメータスパタリング方法を用いて配線金属物
質、例えはアルミニウムを蒸着して配線膜４０を形成す
る。次いで、アニーリングを施してアルミニウムでコン
タクトホールを完全に埋め立てる。
【００１８】前述した本発明のコンタクト形成方法によ
れば、酸素がチタン窒化膜３８内に均一に分布され、よ
って配線物質がチタン窒化膜３８を通じて基板に拡散さ
れることが防止される。図３Ａ乃至図３Ｃを参照して本
発明の他の半導体装置のコンタクト形成方法を説明す
る。図２Ａ乃至図２Ｄと同一参照番号は同一部材を示
す。
れば、酸素がチタン窒化膜３８内に均一に分布され、よ
って配線物質がチタン窒化膜３８を通じて基板に拡散さ
れることが防止される。図３Ａ乃至図３Ｃを参照して本
発明の他の半導体装置のコンタクト形成方法を説明す
る。図２Ａ乃至図２Ｄと同一参照番号は同一部材を示
す。
【００１９】図３Ａを参照すれば、半導体基板３０上に
形成された絶縁膜３２を部分的に食刻して半導体基板３
０の活性領域（図示せず）を露出させるコンタクトホー
ル３４を形成する。次いで、コンタクトホール３４の形
成された結果物上にコリメータスパタリング方法でチタ
ン膜３６を１０Å以上の厚さに蒸着した後、続いてチタ
ン窒化膜３８を１０Å以上の厚さに蒸着してチタン膜／
チタン窒化膜からなる二重膜構造の第１障壁膜（３６＋
３８）を形成する。
形成された絶縁膜３２を部分的に食刻して半導体基板３
０の活性領域（図示せず）を露出させるコンタクトホー
ル３４を形成する。次いで、コンタクトホール３４の形
成された結果物上にコリメータスパタリング方法でチタ
ン膜３６を１０Å以上の厚さに蒸着した後、続いてチタ
ン窒化膜３８を１０Å以上の厚さに蒸着してチタン膜／
チタン窒化膜からなる二重膜構造の第１障壁膜（３６＋
３８）を形成する。
【００２０】図３Ｂを参照すれば、前記第１障壁膜（３
６＋３８）に対してアニーリングを施し、これによって
真空ブレークと同一の効果が得られる。次いで、前記第
１障壁膜（３６＋３８）上に再度コリメータスパタリン
グ方法を用いて第２障壁膜４０を１０Å以上の厚さに蒸
着した後アニーリングする。前記第２障壁膜４０はチタ
ン膜又はチタン窒化膜から形成する。
６＋３８）に対してアニーリングを施し、これによって
真空ブレークと同一の効果が得られる。次いで、前記第
１障壁膜（３６＋３８）上に再度コリメータスパタリン
グ方法を用いて第２障壁膜４０を１０Å以上の厚さに蒸
着した後アニーリングする。前記第２障壁膜４０はチタ
ン膜又はチタン窒化膜から形成する。
【００２１】図３Ｃを参照すれば、チタン膜／チタン窒
化膜／チタン窒化膜又はチタン膜／チタン窒化膜／チタ
ン膜構造の第１及び第２障壁膜の形成された結果物上に
アルミニウムのような配線物質を蒸着した後アニーリン
グすることによって半導体基板の活性領域と接続される
配線膜４２を形成する。本製造方法において第２障壁膜
の形成後だけでなく第１障壁膜の形成後にもアニーリン
グを施した。しかし、第１障壁膜を形成した直後のアニ
ーリング工程は必要に応じて省いても良い。
化膜／チタン窒化膜又はチタン膜／チタン窒化膜／チタ
ン膜構造の第１及び第２障壁膜の形成された結果物上に
アルミニウムのような配線物質を蒸着した後アニーリン
グすることによって半導体基板の活性領域と接続される
配線膜４２を形成する。本製造方法において第２障壁膜
の形成後だけでなく第１障壁膜の形成後にもアニーリン
グを施した。しかし、第１障壁膜を形成した直後のアニ
ーリング工程は必要に応じて省いても良い。
【００２２】以下、本発明の実施例を添付した図面に基
づき詳細に説明するものの、本発明が必ずしもこれに限
定されるのではない。
づき詳細に説明するものの、本発明が必ずしもこれに限
定されるのではない。
【００２３】（実施例１）チタン窒化膜内の酸素含量の
増加により障壁膜の特性が如何に変化するかを調べるた
めに複数のウェーハに６Ｍ ＤＲＡＭ標準工程を用いて
デザインルールが０．４３μｍであるコンタクトホール
を形成した後、障壁膜としてチタン膜を形成した。次い
で、チタン膜の形成されたウェーハを大気雰囲気に露出
させて前記チタン膜の表面に酸素を供給した。その後、
チタン窒化膜を形成した後、窒素ガス（Ｎ2 ）雰囲気で
約６０分アニーリングを施した。次に、アルミニウムを
蒸着した後フロー工程を行った。アニーリング温度及び
アルゴン（Ａｒ）：窒素（Ｎ 2 ）の比を下記の表１で表
した。
増加により障壁膜の特性が如何に変化するかを調べるた
めに複数のウェーハに６Ｍ ＤＲＡＭ標準工程を用いて
デザインルールが０．４３μｍであるコンタクトホール
を形成した後、障壁膜としてチタン膜を形成した。次い
で、チタン膜の形成されたウェーハを大気雰囲気に露出
させて前記チタン膜の表面に酸素を供給した。その後、
チタン窒化膜を形成した後、窒素ガス（Ｎ2 ）雰囲気で
約６０分アニーリングを施した。次に、アルミニウムを
蒸着した後フロー工程を行った。アニーリング温度及び
アルゴン（Ａｒ）：窒素（Ｎ 2 ）の比を下記の表１で表
した。
【００２４】
【表１】
【００２５】前記工程条件で形成された半導体装置のフ
ェール（％）を測定した結果を図４に示した。図４にお
いて、乃至は前記表１のウェーハ番号をそれぞれ示
す。図４の結果から判るように、アニーリング温度とＡ
ｒ：Ｎ2 の比の変化に係わらずに全てのウェーハ上に形
成された半導体素子でフェール値が２０％以下に減少し
た。特に、アルゴンと窒素の比率が１５：１３０であ
り、４８０℃の温度でチタン窒化膜をアニーリングし、
ランピング無しで番ウェーハ上に半導体素子を形成し
た時、フェールが完全に取り除かれたことが判った。
ェール（％）を測定した結果を図４に示した。図４にお
いて、乃至は前記表１のウェーハ番号をそれぞれ示
す。図４の結果から判るように、アニーリング温度とＡ
ｒ：Ｎ2 の比の変化に係わらずに全てのウェーハ上に形
成された半導体素子でフェール値が２０％以下に減少し
た。特に、アルゴンと窒素の比率が１５：１３０であ
り、４８０℃の温度でチタン窒化膜をアニーリングし、
ランピング無しで番ウェーハ上に半導体素子を形成し
た時、フェールが完全に取り除かれたことが判った。
【００２６】従って、接合スパイキングの改善にチタン
窒化膜内に拡散された酸素ガスが決定的な役割をするこ
とが判った。即ち、チタン窒化膜の列構造のスペースに
酸素が拡散されてアルミニウムがチタン窒化膜内の微小
欠陥内に拡散されることを防止する酸素スタッフィング
効果によって接合スパイキング発生が防止されることが
判る。
窒化膜内に拡散された酸素ガスが決定的な役割をするこ
とが判った。即ち、チタン窒化膜の列構造のスペースに
酸素が拡散されてアルミニウムがチタン窒化膜内の微小
欠陥内に拡散されることを防止する酸素スタッフィング
効果によって接合スパイキング発生が防止されることが
判る。
【００２７】（実施例２）チタン窒化膜の蒸着後施され
るアニーリング条件が障壁膜の特性に及ぼす影響を確認
するために下記の表２のようにアニーリング条件を異に
した。
るアニーリング条件が障壁膜の特性に及ぼす影響を確認
するために下記の表２のようにアニーリング条件を異に
した。
【００２８】
【表２】
【００２９】第２実施例が第１実施例と違う点は、チタ
ン膜を形成してから大気中に露出させずに直ぐチタン窒
化膜を形成した後、前記表２に示したようにアニーリン
グ温度を各々異にして４５分間アニーリングを実施した
ことである。その他の工程条件は第１実施例と同一であ
る。前記第２実施例による半導体装置のフェール（％）
を測定した結果を図５に示した。図５において、乃至
は前記表２のウェーハ番号をそれぞれ示す。図５の結
果から判るように、５００℃以上の温度でアニールした
場合、フェール値が１０％以下に減少したことが判る。
ン膜を形成してから大気中に露出させずに直ぐチタン窒
化膜を形成した後、前記表２に示したようにアニーリン
グ温度を各々異にして４５分間アニーリングを実施した
ことである。その他の工程条件は第１実施例と同一であ
る。前記第２実施例による半導体装置のフェール（％）
を測定した結果を図５に示した。図５において、乃至
は前記表２のウェーハ番号をそれぞれ示す。図５の結
果から判るように、５００℃以上の温度でアニールした
場合、フェール値が１０％以下に減少したことが判る。
【００３０】従って、障壁膜の形成後、高温でアニーリ
ング処理されるとチタン窒化膜の障壁としての機能、即
ちアルミニウムが半導体基板に拡散されることを防止す
る機能が向上することが判る。
ング処理されるとチタン窒化膜の障壁としての機能、即
ちアルミニウムが半導体基板に拡散されることを防止す
る機能が向上することが判る。
【００３１】（比較例）前記酸素スタッフィングの他に
チタン窒化膜の障壁としての特性を向上させる他の工程
条件が存在するかを調べるために次のように比較実験し
た。
チタン窒化膜の障壁としての特性を向上させる他の工程
条件が存在するかを調べるために次のように比較実験し
た。
【００３２】（比較例１）接合スパイキングの直接的な
原因となるアルミニウム膜から半導体基板までの拡散距
離を延ばすと接合スパイキングの発生が防止されるかを
調べるために下記の表３のようにチタン窒化膜の厚さを
それぞれ異にした。
原因となるアルミニウム膜から半導体基板までの拡散距
離を延ばすと接合スパイキングの発生が防止されるかを
調べるために下記の表３のようにチタン窒化膜の厚さを
それぞれ異にした。
【００３３】
【表３】
【００３４】即ち、デザインルール０．４３μｍのコン
タクトホールを形成した後、前記表３のようにチタン膜
及びチタン窒化膜を形成した後、窒素ガス（Ｎ2 ）雰囲
気で６０分位アニーリングを実施し、アルミニウムを蒸
着した後、フロー工程を行って半導体装置のコンタクト
を形成した。実験結果測定された半導体素子のフェール
（％）を図６のグラフで示した。図６において、乃至
は前記表３のウェーハ番号をそれぞれ示す。図６の結
果から判るように、アルミニウム層から半導体基板まで
の拡散距離であるチタン窒化膜の厚さは接合スパイキン
グの発生を防止することに直接的な効果はなかった。
タクトホールを形成した後、前記表３のようにチタン膜
及びチタン窒化膜を形成した後、窒素ガス（Ｎ2 ）雰囲
気で６０分位アニーリングを実施し、アルミニウムを蒸
着した後、フロー工程を行って半導体装置のコンタクト
を形成した。実験結果測定された半導体素子のフェール
（％）を図６のグラフで示した。図６において、乃至
は前記表３のウェーハ番号をそれぞれ示す。図６の結
果から判るように、アルミニウム層から半導体基板まで
の拡散距離であるチタン窒化膜の厚さは接合スパイキン
グの発生を防止することに直接的な効果はなかった。
【００３５】（比較例２）チタン窒化膜の物性変化によ
って障壁膜の特性が向上するか否かを確認するために下
記の表４のようにアルゴン（Ａｒ）と窒素（Ｎ2 ）の比
率を変化させた。
って障壁膜の特性が向上するか否かを確認するために下
記の表４のようにアルゴン（Ａｒ）と窒素（Ｎ2 ）の比
率を変化させた。
【００３６】
【表４】
【００３７】デザインルール０．４３μｍのコンタクト
ホールを形成した後、コンタクトホールの形成された結
果物上にチタン膜を１０Åの厚さに蒸着した。次いで、
前記表４のようにチタン膜の蒸着時チャンバー内のガス
の比率を変更させながらチタン窒化膜を１０Åの厚さに
形成し、後続工程は比較例１と同一に実施した。実験結
果測定された半導体素子のフェール（％）を図７のグラ
フで示した。図７において乃至は前記表４のウェー
ハ番号をそれぞれ示す。図７の結果から判るように、全
般的にフェール値が４０％以上と高く表れた。従って、
アルゴン：窒素の比率の変化は障壁膜の特性向上に別に
影響を与えなかった。特に、多孔性ＴｉＮ膜を形成する
ことによって酸素スタフィング効果を向上させ得ると予
測し、低電力でＴｉＮターゲットを用いてスパタリング
した場合（５，６）にも半導体素子のフェール（％）が
６０％以上であった。
ホールを形成した後、コンタクトホールの形成された結
果物上にチタン膜を１０Åの厚さに蒸着した。次いで、
前記表４のようにチタン膜の蒸着時チャンバー内のガス
の比率を変更させながらチタン窒化膜を１０Åの厚さに
形成し、後続工程は比較例１と同一に実施した。実験結
果測定された半導体素子のフェール（％）を図７のグラ
フで示した。図７において乃至は前記表４のウェー
ハ番号をそれぞれ示す。図７の結果から判るように、全
般的にフェール値が４０％以上と高く表れた。従って、
アルゴン：窒素の比率の変化は障壁膜の特性向上に別に
影響を与えなかった。特に、多孔性ＴｉＮ膜を形成する
ことによって酸素スタフィング効果を向上させ得ると予
測し、低電力でＴｉＮターゲットを用いてスパタリング
した場合（５，６）にも半導体素子のフェール（％）が
６０％以上であった。
【００３８】従って、チタン窒化膜内の窒素の比率を上
げても接合スパイキングは防止されないことが判った。
前記実施例及び比較例からチタン窒化膜を蒸着する前に
半導体基板を酸素中に露出させると酸素が後続工程で形
成されるチタン窒化膜内に均一に分布され、これによっ
て接合スパイキングが防止されることが判った。さら
に、障壁膜を形成した後、高温でアニーリング処理する
ことによって障壁膜の特性を向上し得ることが判った。
げても接合スパイキングは防止されないことが判った。
前記実施例及び比較例からチタン窒化膜を蒸着する前に
半導体基板を酸素中に露出させると酸素が後続工程で形
成されるチタン窒化膜内に均一に分布され、これによっ
て接合スパイキングが防止されることが判った。さら
に、障壁膜を形成した後、高温でアニーリング処理する
ことによって障壁膜の特性を向上し得ることが判った。
【００３９】
【発明の効果】従って、本発明のコンタクト形成方法に
よれば、配線物質が半導体基板に拡散されるのが抑えら
れ、これによる接合スパイキングが防止される。
よれば、配線物質が半導体基板に拡散されるのが抑えら
れ、これによる接合スパイキングが防止される。
【図１】Ａ乃至Ｃはコリメータスパタリング方法を用い
た従来のコンタクト形成方法を説明するための断面図で
ある。
た従来のコンタクト形成方法を説明するための断面図で
ある。
【図２】Ａ乃至Ｄは本発明のコンタクト形成方法を説明
するための断面図である。
するための断面図である。
【図３】Ａ乃至Ｃは本発明の他のコンタクト形成方法を
説明するための断面図である。
説明するための断面図である。
【図４】チタン膜の蒸着後基板を大気中に露出させた場
合、素子のフェールが発生する比率を示したグラフであ
る。
合、素子のフェールが発生する比率を示したグラフであ
る。
【図５】チタン窒化膜の蒸着後実施したアニーリング温
度によって発生する素子のフェール比率を示したグラフ
である。
度によって発生する素子のフェール比率を示したグラフ
である。
【図６】障壁膜の厚さ変化によって発生する素子のフェ
ール比率を示したグラフである。
ール比率を示したグラフである。
【図７】チタン窒化膜内のチタンと窒素との組成比の変
化によって発生する素子のフェール比率を示したグラフ
である。
化によって発生する素子のフェール比率を示したグラフ
である。
３０ 半導体基板 ３２ 絶縁膜 ３４ コンタクトホール ３６ チタン膜（第１障壁膜） ３８ チタン窒化膜（第１障壁膜） ４０ 配線膜（第２障壁膜） ４２ 配線膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 旻洙 大韓民国京畿道果川市富林洞49番地住公ア パート732棟401号
Claims (15)
- 【請求項１】 ａ）半導体基板上に形成された絶縁膜に
コンタクトホールを形成する段階と、 ｂ）コンタクトホールの形成された結果物上にコリメー
タスパタリング方法を用いてチタン膜を蒸着する段階
と、 ｃ）前記チタン膜の表面に酸素を供給する段階と、 ｄ）前記酸素の供給されたチタン膜上にコリメータスパ
タリング方法を用いてチタン窒化膜を蒸着する段階と、 ｅ）前記チタン窒化膜上に配線膜を蒸着する段階とを含
むことを特徴とする半導体メモリ装置のコンタクト形成
方法。 - 【請求項２】 前記チタン膜は１０Å以上の厚さに蒸着
されることを特徴とする請求項１に記載の半導体メモリ
装置のコンタクト形成方法。 - 【請求項３】 前記チタン窒化膜は１０Å以上の厚さに
蒸着されることを特徴とする請求項１に記載の半導体メ
モリ装置のコンタクト形成方法。 - 【請求項４】 前記ｃ）段階は、チタン膜の形成された
半導体基板を大気、酸素原子を含む物質又は酸素を発生
させ得る物質に露出させることによってなることを特徴
とする請求項１に記載の半導体メモリ装置のコンタクト
形成方法。 - 【請求項５】 前記酸素を含む物質は酸素、水蒸気、過
酸化水素溶液そしてオゾンの中から選択されたいずれか
一つであることを特徴とする請求項４に記載の半導体メ
モリ装置のコンタクト形成方法。 - 【請求項６】 前記ｄ）段階後に、前記チタン窒化膜の
形成された結果物を熱処理して前記チタン膜の表面に供
給された酸素がチタン窒化膜内に拡散されるのを促進す
る段階をさらに備えることを特徴とする請求項１に記載
の半導体メモリ装置のコンタクト形成方法。 - 【請求項７】 ａ）半導体基板上に形成された絶縁膜に
コンタクトホールを形成する段階と、 ｂ）コンタクトホールの形成された結果物上にコリメー
タスパタリング方法を用いてチタン膜とチタン窒化膜を
順に蒸着して第１障壁膜を形成する段階と、 ｃ）前記第１障壁膜の形成された結果物を熱処理する段
階と、 ｄ）前記第１障壁膜上にコリメータスパタリング方法を
用いて第２障壁膜を形成する段階と、 ｅ）前記第２障壁膜上に配線膜を蒸着する段階とを含む
ことを特徴とする半導体装置のコンタクト形成方法。 - 【請求項８】 前記第１障壁膜中チタン膜は１０Å以上
の厚さに、チタン窒化膜は１０Å以上の厚さに形成され
ることを特徴とする請求項７に記載の半導体装置のコン
タクト形成方法。 - 【請求項９】 前記第２障壁膜はチタン膜又はチタン窒
化膜からなることを特徴とする請求項７に記載の半導体
装置のコンタクト形成方法。 - 【請求項１０】 前記第２障壁膜は１０Å以上の厚さに
形成されることを特徴とする請求項９に記載の半導体装
置のコンタクト形成方法。 - 【請求項１１】 ａ）半導体基板上に形成された絶縁膜
にコンタクトホールを形成する段階と、 ｂ）コンタクトホールの形成された結果物上にコリメー
タスパタリング方法を用いてチタン膜とチタン窒化膜を
順に蒸着して第１障壁膜を形成する段階と、 ｃ）前記第１障壁膜上に第２障壁膜を形成する段階と、 ｄ）前記第２障壁膜の形成された結果物を熱処理する段
階と、 ｅ）前記第２障壁膜上に配線膜を蒸着する段階とを含む
ことを特徴とする半導体装置のコンタクト形成方法。 - 【請求項１２】 前記第１障壁膜中チタン膜は１０Å以
上の厚さに、チタン窒化膜は１０Å以上の厚さに形成さ
れることを特徴とする請求項１１に記載の半導体装置の
コンタクト形成方法。 - 【請求項１３】 前記第２障壁膜はチタン膜又はチタン
窒化膜からなることを特徴とする請求項１１に記載の半
導体装置のコンタクト形成方法。 - 【請求項１４】 前記第２障壁膜は１０Å以上の厚さに
形成されることを特徴とする請求項１３に記載の半導体
装置のコンタクト形成方法。 - 【請求項１５】 前記ｃ）段階前に、第１障壁膜の形成
された半導体基板を熱処理する段階をさらに具備するこ
とを特徴とする請求項１１に記載の半導体装置のコンタ
クト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034522A KR100190082B1 (ko) | 1996-08-20 | 1996-08-20 | 콜리메이터를 이용한 반도체장치의 콘택 형성방법 |
| KR1996P34522 | 1996-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083973A true JPH1083973A (ja) | 1998-03-31 |
Family
ID=19470150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195760A Pending JPH1083973A (ja) | 1996-08-20 | 1997-07-22 | 半導体装置のコンタクト形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1083973A (ja) |
| KR (1) | KR100190082B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318113B1 (ko) * | 1999-10-25 | 2002-01-18 | 정덕영 | 미세 접촉 인쇄법과 선택적 화학 기상 증착법을 이용한 산화티타늄 박막의 형상화 방법 |
| KR100734257B1 (ko) * | 2001-06-02 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100480913B1 (ko) * | 2002-06-28 | 2005-04-07 | 주식회사 하이닉스반도체 | 적층된 티아이/티아이엔을 이용한 콘택 매립방법 |
| KR100559579B1 (ko) * | 2003-12-31 | 2006-03-15 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
-
1996
- 1996-08-20 KR KR1019960034522A patent/KR100190082B1/ko not_active Expired - Fee Related
-
1997
- 1997-07-22 JP JP9195760A patent/JPH1083973A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190082B1 (ko) | 1999-06-01 |
| KR19980015266A (ko) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US5712193A (en) | Method of treating metal nitride films to reduce silicon migration therein | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JPH1083973A (ja) | 半導体装置のコンタクト形成方法 | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6353949A (ja) | 金属配線の形成方法 | |
| JPH0361346B2 (ja) | ||
| US5149672A (en) | Process for fabricating integrated circuits having shallow junctions | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| EP0357221B1 (en) | Process for producing contacts in integrated circuits having shallow junctions | |
| JP2000514602A (ja) | 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 | |
| KR100353806B1 (ko) | 반도체소자의 금속배선 형성 방법 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| KR920004777B1 (ko) | 콘택부위의 불순물 확산방지방법 | |
| WO2024095887A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 | |
| KR100459235B1 (ko) | 반도체소자에서금속배선의장벽금속층형성방법 | |
| KR100313098B1 (ko) | 반도체소자의제조방법 | |
| JP2670674B2 (ja) | 半導体装置の製造方法 | |
| JPH03185823A (ja) | 半導体装置の製造方法 |