JPH1091220A - プログラマブル・コントローラ - Google Patents

プログラマブル・コントローラ

Info

Publication number
JPH1091220A
JPH1091220A JP24653096A JP24653096A JPH1091220A JP H1091220 A JPH1091220 A JP H1091220A JP 24653096 A JP24653096 A JP 24653096A JP 24653096 A JP24653096 A JP 24653096A JP H1091220 A JPH1091220 A JP H1091220A
Authority
JP
Japan
Prior art keywords
ladder instruction
program
interrupt
data memory
internal data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24653096A
Other languages
English (en)
Inventor
Shinji Nakagawa
伸二 中川
Yasuhiro Nishimura
康裕 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP24653096A priority Critical patent/JPH1091220A/ja
Publication of JPH1091220A publication Critical patent/JPH1091220A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】 システムMPUの負荷を軽減でき、しかも割
り込みプログラムの実行が介在しても高速にユーザプロ
グラムの再実行を行うことができるプログラマブル・コ
ントローラを提供する。 【解決手段】 システムMPU2は割込ユニット1から
割込通知を受けると、ラダー命令実行部4でそのとき実
行されているユーザプログラムに関する内部データをい
ったん保存するが、この場合、システムMPU2がラダ
ー命令実行部4の制御レジスタ7を制御することによっ
て、ラダー命令実行部4の内部状態退避復元機構9が内
部データをデータメモリ5に退避させることによって行
われる。また、割込が終了すると、システムMPU2が
ラダー命令実行部4の制御レジスタ7を制御することに
よって、ラダー命令実行部4の内部状態退避復元機構9
が内部データをデータメモリ5からラダー命令実行部4
に退避させることによって行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプログラマブル・コ
ントローラに関し、特にシステムMPUによって装置の
全体的な制御が行われているプログラマブル・コントロ
ーラに関する。
【0002】
【従来の技術】プログラマブル・コントローラにおいて
は、ユーザプログラムの実行中、現在実行中のユーザプ
ログラムの実行を一時的に停止して割り込みプログラム
を実行しなければならない場合がある。
【0003】このような場合、従来においては、システ
ムMPUが現在実行中のプログラムの再実行に必要な内
部データを一つずつシステムメモリのワーク領域に書出
して、プログラムの再実行に備えていた。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ごとき従来のプログラマブル・コントローラにあって
は、割り込みプログラムの実行に際し、システムMPU
が現在実行中のプログラムの再実行に必要なデータをシ
ステムメモリのワーク領域に書出す場合、必要なデータ
を一つずつシステムメモリのワーク領域に書出すという
制御を行っていた。
【0005】このため、システムMPUの負荷が大き
く、しかもユーザプログラムの再実行が高速に行えない
という不具合があった。
【0006】そこで、本発明は、システムMPUの負荷
を軽減でき、しかも割り込みプログラムの実行が介在し
ても高速にユーザプログラムの再実行を行うことができ
るプログラマブル・コントローラを提供することを目的
とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、通常プログラムと割込プログラムを含
むラダー命令の実行を行うラダー命令実行手段と、ラダ
ー命令の実行を行うためのデータメモリを備えたプログ
ラマブル・コントローラにおいて、通常プログラムの実
行中、割込プログラム実行の要求があると現在実行中の
ラダー命令実行手段の内部データを上記データメモリに
退避する内部データ退避手段と、割込プログラムの実行
が終了すると上記データメモリに退避していた内部デー
タを上記ラダー命令実行手段に復元する内部データ復元
手段と、を有することを特徴とする。
【0008】また、この発明は、通常プログラムと割込
プログラムを含むラダー命令の実行を行うラダー命令実
行手段と、ラダー命令の実行を行うためのデータメモリ
を備えたプログラマブル・コントローラにおいて、通常
プログラムの実行中、割込プログラムの実行要求がある
と、通常プログラムの実行に代えて割込プログラムの実
行を行うよう上記ラダー命令実行手段を制御する制御手
段を有することを特徴とする。
【0009】この発明では、通常プログラムと割込プロ
グラムを含むラダー命令の実行を行うラダー命令実行手
段と、ラダー命令の実行を行うためのデータメモリを備
えたプログラマブル・コントローラにおいて、通常プロ
グラムの実行中、割込プログラム実行の要求があると内
部データ退避手段によって現在実行中のラダー命令実行
手段の内部データを上記データメモリに退避するととも
に、割込プログラムの実行が終了すると内部データ復元
手段によって上記データメモリに退避していた内部デー
タを上記ラダー命令実行手段に復元する。
【0010】
【発明の実施の形態】以下、本発明に係るプログラマブ
ル・コントローラの実施の形態を図面に基づいて説明す
る。
【0011】図1は本発明の実施形態の概略構成を示す
ブロック図である。図1において、プログラマブル・コ
ントローラ10は、システムバス8に接続されたシステ
ムMPU2とラダー命令実行部4、システムMPU2に
接続された割込ユニット1、ラダー命令実行部4に接続
された命令メモリ3とデータメモリ5より構成されてい
る。
【0012】ここで、システムMPU2はプログラマブ
ル・コントローラ10全体を制御するもので、この実施
形態では特に割込ユニット1から割込が通知されるとラ
ダー命令実行部4を制御して実行中のユーザプログラム
を停止し、割込プログラムを実行する。
【0013】割込ユニット1は、ユーザプログラム実行
中割込が発生すると、それをシステムMPU2に通知す
るもので、これによって割込プログラムを実行する。な
お、割込ユニット1はシステムMPU2やラダー命令実
行部4とは非同期で動作し、割込の通知を行う。
【0014】命令メモリ3はユーザプログラムが格納さ
れたメモリで、通常プログラム31と割込プログラム3
2が格納され、割込発生時には割込プログラム32が実
行される。
【0015】ラダー命令実行部4は命令メモリ3に格納
されたユーザプログラムを実行するもので、通常はシス
テムMPU2とは独立して動作し、実行結果をデータメ
モリ5に書き出している。
【0016】データメモリ5はI/O(入出力)接点情
報やラダー命令実行部4で行われるユーザプログラム実
行のためのワーク情報エリアとなるもので、本実施形態
では特に割込発生時実行中のラダー命令実行部4の内部
データがこのメモリに退避される。
【0017】ところで、ラダー命令実行部4は割込プロ
グラム32の実行時のラダー命令実行部4の内部データ
をデータメモリ5に退避させるために、ステータスレジ
スタ6、制御レジスタ7、内部状態退避復元機構9を具
備している。
【0018】ここで、ステータスレジスタ6はラダー命
令実行部4の状態をシステムMPU2に報知するもの
で、図2(a)に示すごとく16ビット幅に構成され、
動作中ビット、復元中ビット、退避中ビットを有してい
る。
【0019】ここで、動作中ビットが1であるというこ
とは、ラダー命令実行部4は命令メモリ3に格納された
ユーザプログラムを実行中であることを示している。な
お、この場合のユーザプログラムには、通常プログラム
31と割込プログラム32を含む。
【0020】また、退避中ビットが1であるということ
は、割込プログラム32を実行するためにそのときのラ
ダー命令実行部4の内部データをデータメモリ5に退避
中であることを示している。
【0021】また、復元中ビットが1であるということ
は、割込プログラム32の実行が終了したので、再度通
常プログラムを実行するために、データメモリ5に退避
させていたラダー命令実行部4の内部データをラダー命
令実行部4に復元中であることを示している。
【0022】また、動作中ビット、退避中ビット、復元
中ビットがそれぞれ0であるということは、現在動作中
でも、退避中でも、復元中でもないことを表している。
【0023】また、制御レジスタ7はシステムMPU2
からの指令によってラダー命令実行部4を制御するもの
で、図2(b)に示すごとく16ビット幅に構成され、
起動ビット、停止ビット、復元ビット、退避ビットを有
している。
【0024】ここで、起動ビットに1が書き込まれる
と、システムMPU2からラダー命令実行部4に対する
起動指令があったことを示している。この起動指令はユ
ーザプログラムの実行がいったん停止された後、再度起
動される場合に発せられる。
【0025】また、停止ビットに1が書き込まれると、
システムMPU2からラダー命令実行部4に対する停止
指令があったことを示している。停止指令はラダー命令
実行部4の内部データをデータメモリ5に退避させる場
合と、退避させたデータをラダー命令実行部4に復元さ
せる場合に発せられる。
【0026】退避ビットに1が書き込まれると、システ
ムMPU2からラダー命令実行部4に対する退避指令が
あったことを示している。退避指令はラダー命令実行部
4の内部データをデータメモリ5に退避させる場合に発
せられる。
【0027】復元ビットに1が書き込まれると、システ
ムMPU2からラダー命令実行部4に対する復元指令が
あったことを示している。復元指令はデータメモリ5に
退避させたデータをラダー命令実行部4に復元させる場
合に発せられる。
【0028】なお、起動ビット、停止ビット、復元ビッ
ト、退避ビットに0が書き込まれるということは、それ
ぞれの指令が発せられていないことを示している。
【0029】また、内部状態退避復元機構9は、割込発
生時の内部データを制御レジスタ7からの制御によりデ
ータメモリ5に退避させたり、割込処理が終わるとデー
タメモリ5に退避させていた内部データをラダー命令実
行部4に復元させるという処理を行う。従って、システ
ムMPU2は制御レジスタ7を制御するだけで割込発生
時の内部データの退避処理と復元処理を行うことがで
き、システムMPU2の負荷の軽減および割込発生から
ユーザプログラムの再開までの時間を軽減できるという
効果を有する。
【0030】以上が構成であるが、次に、割込ユニット
1からシステムMPU2に割込通知があった場合、シス
テムMPU2で実行される動作を図3および図4を参照
しながら説明する。
【0031】システムMPU2が通常処理をしているア
イドル状態において(ステップ100)、割込ユニット
1からシステムMPU2に割込通知があると(ステップ
101)、システムMPU2は割込要因の判断をして割
込プログラム32を実行する必要があるか否か判断する
(ステップ102)。
【0032】ここで、割込プログラム32を実行する必
要がないと判断した場合(ステップ102でNO)、ス
テップ101の処理に戻るが、割込プログラム32を実
行する必要があると判断した場合(ステップ102でY
ES)、まずラダー命令実行部4の停止処理を行う。こ
れは、システムMPU2からの指令によって制御レジス
タ7の停止ビットに1を書き込むことによって実行され
る。
【0033】制御レジスタ7の停止ビットに1を書き込
むと、次にステータスレジスタ6の停止中ビットをリー
ドすることによってラダー命令実行部4が停止したか否
かが調べられる(ステップ106)。
【0034】ここで、停止中ビットが0でラダー命令実
行部4が停止していない場合は(ステップ106でN
O)ステップ106の処理を繰り返すが、停止中ビット
が1でラダー命令実行部4が停止している場合は(ステ
ップ106でYES)、ラダー命令実行部4の内部デー
タの退避処理を行う(ステップ108)。これは、シス
テムMPU2からの指令によって制御レジスタ7の退避
ビットに1を書き込むことによって実行される。
【0035】こうして、ラダー命令実行部4の内部デー
タの退避処理が開始されると、次に内部データのデータ
メモリ5への退避が完了したか否かが調べられる(ステ
ップ110)。これは、ステータスレジスタ6の退避中
ビットをリードすることによって調べられる。
【0036】ここで、退避中ビットが1で退避が完了し
ていない場合は(ステップ110でNO)ステップ11
0の処理を繰り返すが、退避中ビットが0で退避が完了
している場合は(ステップ110でYES)、次に割込
プログラム32の番地を設定.する(ステップ11
2)。
【0037】割込プログラム32の番地が設定される
と、割込プログラム32を実行させるが、これは、シス
テムMPU2からの指令によって制御レジスタ7の起動
ビットに1を書き込むことによって実行される(ステッ
プ114)。
【0038】続いて、割込プログラムが終了したか否か
が調べられるが(ステップ116)、これは、ステータ
スレジスタ6の動作中ビットをリードすることによって
調べられる。
【0039】ここで、動作中ビットが1で割込プログラ
ムが完了していない場合は(ステップ116でNO)ス
テップ116の処理を繰り返すが、動作中ビットが0で
割込プログラムが完了している場合は(ステップ116
でYES)、次にラダー命令実行部4の内部データの復
元を行う(ステップ118)。これは、システムMPU
2からの指令によって制御レジスタ7の復元ビットに1
を書き込むことによって実行される。
【0040】こうして、ラダー命令実行部4の内部デー
タの復元処理が開始されると、次に内部データの復元が
完了したか否かが調べられる(ステップ120)。これ
は、ステータスレジスタ6の復元中ビットをリードする
ことによって調べられる。
【0041】ここで、復元中ビットが1で復元が完了し
ていない場合は(ステップ120でNO)ステップ12
0の処理を繰り返すが、復元中ビットが0で復元が完了
している場合は(ステップ120でYES)、次にラダ
ー命令実行部4の再起動を行う(ステップ122)。こ
れは、システムMPU2からの指令によって制御レジス
タ7の起動ビットに1を書き込むことによって実行され
る。
【0042】そして、システムMPU2は再びアイドル
状態となり(ステップ124)、割込ユニット1からの
割込通知待ちとなる。
【0043】以上のように、システムMPU2は割込ユ
ニット1から割込通知があると、ラダー命令実行部4に
割込プログラムを実行させるが、この場合、ラダー命令
実行部4の制御レジスタ7を制御するだけで割込発生時
の内部データの退避処理と復元処理を行うことができ、
システムMPU2の負荷の軽減および割込発生からユー
ザプログラムの再開までの時間を軽減できるという効果
を有する。
【0044】
【発明の効果】以上説明したように、本発明では、通常
プログラムと割込プログラムを含むラダー命令の実行を
行うラダー命令実行手段と、ラダー命令の実行を行うた
めのデータメモリを備えたプログラマブル・コントロー
ラにおいて、通常プログラムの実行中、割込プログラム
実行の要求があると内部データ退避手段によって現在実
行中のラダー命令実行手段の内部データを上記データメ
モリに退避するとともに、割込プログラムの実行が終了
すると内部データ復元手段によって上記データメモリに
退避していた内部データを上記ラダー命令実行手段に復
元するようにしたので、システムMPU等の負荷を軽減
でき、しかも割り込みプログラムの実行が介在しても高
速にユーザプログラムの再実行を行うことができるプロ
グラマブル・コントローラを得ることができる等の効果
を有する。
【図面の簡単な説明】
【図1】本発明に係るプログラマブル・コントローラの
実施形態の全体的な構成を示すブロック図。
【図2】図1に示したプログラマブル・コントローラで
使用されるステータスレジスタと制御レジスタの説明
図。
【図3】割込ユニットから割込通知があった場合、シス
テムMPUで行われる割込の処理手順を示すフローチャ
ート。
【図4】同じく、割込ユニットから割込通知があった場
合、システムMPUで行われる割込の処理手順を示すフ
ローチャート。
【符号の説明】
1 割込ユニット 2 システムMPU 3 命令メモリ 4 ラダー命令実行部 5 データメモリ 6 ステータスレジスタ 7 制御レジスタ 8 システムバス 9 内部状態退避復元機構 10 プログラマブル・コントローラ 31 通常プログラム 32 割込プログラム

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 通常プログラムと割込プログラムを含む
    ラダー命令の実行を行うラダー命令実行手段と、ラダー
    命令の実行を行うためのデータメモリを備えたプログラ
    マブル・コントローラにおいて、 通常プログラムの実行中、割込プログラム実行の要求が
    あると現在実行中のラダー命令実行手段の内部データを
    上記データメモリに退避する内部データ退避手段と、 割込プログラムの実行が終了すると上記データメモリに
    退避していた内部データを上記ラダー命令実行手段に復
    元する内部データ復元手段と、 を有することを特徴とするプログラマブル・コントロー
    ラ。
  2. 【請求項2】 通常プログラムと割込プログラムを含む
    ラダー命令の実行を行うラダー命令実行手段と、ラダー
    命令の実行を行うためのデータメモリを備えたプログラ
    マブル・コントローラにおいて、 通常プログラムの実行中、割込プログラムの実行要求が
    あると、通常プログラムの実行に代えて割込プログラム
    の実行を行うよう上記ラダー命令実行手段を制御する制
    御手段を有することを特徴とするプログラマブル・コン
    トローラ。
  3. 【請求項3】 上記制御手段は、上記ラダー命令実行手
    段に対して、 現在実行中の通常プログラムの実行を停止するよう指示
    する停止指示手段と、 上記ラダー命令実行手段の現在の内部データを上記デー
    タメモリに退避するよう指示する退避指示手段と、 通常プログラムと割込プログラムを含むラダー命令の実
    行を指示する起動指示手段と、 上記データメモリに退避させていた内部データをラダー
    命令実行手段に復元するよう指示する復元指示手段と、 を有することを特徴とする請求項2に記載のプログラマ
    ブル・コントローラ。
  4. 【請求項4】 上記ラダー命令実行手段は、 現在ラダー命令を実行中か否か判別する動作中判別手段
    と、 現在内部データを上記データメモリに退避中か否か判別
    する退避中判別手段と、 現在上記データメモリに退避させていた内部データをラ
    ダー命令実行手段に復元中か否か判別する復元中判別手
    段と、 を有し、 上記制御手段は、 上記動作中判別手段でラダー命令の実行中止が判別され
    た場合のみ上記退避指示手段に対して現在の内部データ
    を上記データメモリに退避するよう指示し、 上記退避中判別手段で内部データを上記データメモリに
    退避したことが判別された場合のみ上記起動指示手段に
    対して割込プログラムの起動を指示し、 上記動作中判別手段でラダー命令の実行中止が判別され
    た場合のみ上記復元指示手段に対して上記データメモリ
    に退避させていた内部データをラダー命令実行手段に復
    元するよう指示し、 上記復元中判別手段で上記データメモリに退避させてい
    た内部データをラダー命令実行手段に復元したことが判
    別された場合のみ上記起動指示手段に対して通常プログ
    ラムの起動を指示する、 ことを特徴とする請求項3に記載のプログラマブル・コ
    ントローラ。
JP24653096A 1996-09-18 1996-09-18 プログラマブル・コントローラ Withdrawn JPH1091220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24653096A JPH1091220A (ja) 1996-09-18 1996-09-18 プログラマブル・コントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24653096A JPH1091220A (ja) 1996-09-18 1996-09-18 プログラマブル・コントローラ

Publications (1)

Publication Number Publication Date
JPH1091220A true JPH1091220A (ja) 1998-04-10

Family

ID=17149785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24653096A Withdrawn JPH1091220A (ja) 1996-09-18 1996-09-18 プログラマブル・コントローラ

Country Status (1)

Country Link
JP (1) JPH1091220A (ja)

Similar Documents

Publication Publication Date Title
JPS59200327A (ja) 周辺装置の制御方式
JPH11202988A (ja) システム消費電力制御方法
JPH01303529A (ja) データ処理装置
JP3332098B2 (ja) 二重化プロセッサ装置
JP2541780B2 (ja) ミラ―リング磁気ディスク装置
JPH117392A (ja) 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法
JPH086616A (ja) プログラマブルコントローラ
JP2001265750A (ja) メモリ制御装置
JPH04242833A (ja) 動作状態保存方式
JPH08202633A (ja) データ処理装置
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JP3483901B2 (ja) システムの構成変更方法およびその実施計算機システム
JPH07287660A (ja) プログラマブルコントローラの割り込み処理方法
JP2501393B2 (ja) 直接メモリアクセス装置
JPH06266478A (ja) 計算機システム
JP2545763B2 (ja) ホットスタンバイシステムにおけるバッチ処理の再起動方式
JPH0319033A (ja) システム中断・再開方式
JPS61255440A (ja) プログラム中断制御方式
JPH01193948A (ja) データ転送制御方式
JPH0830465A (ja) メッセージ駆動型のマルチタスクシステム
JPH035832A (ja) 情報処理装置の障害処理方式
JPH0566883A (ja) 座標入力装置
JPH02121452A (ja) 電子交換機システム
JPS63200242A (ja) ホツトスタンバイシステムの系切替え方式
JP2002010308A (ja) 交換システムにおける自動再開処理システム及び再開処理方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202