JPH1093842A

JPH1093842A - Ｔｖ信号処理回路

Info

Publication number: JPH1093842A
Application number: JP8211629A
Authority: JP
Inventors: Katsuo Isono; 勝男五十野
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 1996-08-09
Filing date: 1996-08-09
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】本発明はＴＶ信号処理回路に関し、シャープ
ネス制御端子にシャープネス・ブランキング信号を与え
ることにより画面両端の縦線を除去することを目的とす
る。【解決手段】映像信号を水平方向に時間圧縮するアス
ペクト比変換器と、親画面中に子画面を挿入するＰＩＰ
回路と、画面の鮮明度を高めるシャープネス回路とを少
なくとも有するＴＶ信号処理回路において、アスペクト
比変換器及びＰＩＰ回路からの輝度信号を受け、表示さ
れた画面左右端部を含む無信号期間に対してシャープネ
ス・ブランキング信号を発生し、シャープネス回路のシ
ャープネス制御端子に供給するシャープネス・ブランキ
ング作成回路と、シャープネス・ブランキング信号とシ
ャープネス制御端子に電圧を与える可変ボリュームの出
力とを切り換えるスイッチを有するシャープネス制御回
路とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＴＶ信号処理回路に
関し、特に１６：９のアスペクト比を持つ横長テレビ
（ＴＶ）において、水平方向に時間圧縮するアスペクト
比変換器と、画面の鮮明度を高めるシャープネス回路を
有するＴＶ信号処理回路において、表示された画面左右
端部を含む無信号期間について、シャープネス効果を禁
止又は低減させる制御信号（シャープネス・ブランキン
グ信号）をシャープネス回路制御端子に加えることによ
り、画面左右端部の２次微分高域信号成分を取り除く又
は低減させるシャープネス制御を行う横長ＴＶ用シャー
プネス回路に関する。

【０００２】

【従来の技術】図１は横長ＴＶの表示モードの説明図で
ある。本図は１６：９アスペクト比の横長ＴＶにおい
て、映像信号が４：３アスペクト比の映像ソフトの場
合、丸い円がどのように表示されるか説明するものであ
る。（Ａ）は「フルモード表示」の場合で、１６：９ア
スペクト比であるから、「円形」は水平方向に引き伸ば
されて「楕円」に表示される。

【０００３】（Ｂ）は「ノーマルモード表示」の場合
で、映像信号をデジタル処理して水平方向に３／４圧縮
すると歪みの無い映像が表示される。この場合、左右に
映像の無い黒部分（斜線部分）が生じる。（Ｃ）〜
は「ＰＩＰ／ＰＯＰ表示」の場合で、別の映像ソフトを
フレーム同期及び圧縮して親画面にはめ込み、２画面又
は多画面を表示する。は親画面内に別の映像ソフトを
表示した場合でＰＩＰ(picture in picture)と称し、
及びは親画面を外れて別の映像ソフトを表示した場合
でＰＯＰ(picture out ofpicture)と称する。

【０００４】これらのモードについて、以下に詳細に説
明する。説明を簡単にするために入力映像信号は４：３
アスペクト比の円形パターンとする。この円形パターン
を１６：９アスペクト比の画面にそのまま表示すると、
（Ａ）に示すように、水平方向に４／３倍引き伸ばされ
た楕円に表示される。この場合、さらに垂直方向に４／
３倍引き伸ばす操作を行えば「円形」になるが、上下が
カットされた円形（図示せず）になる。ところで、入力
映像信号ソフトがいわゆる「レターボックス」(Letter
Box)方式で、１６：９アスペクト比の映像ソフト(Vista
r Size) であれば、上下の黒部分がカットされるので、
視覚的に丁度良い表示形態になる。

【０００５】横長ＴＶの目的の１つは上記のようなレタ
ーボックス方式のＮＴＳＣ信号等に対応するためであ
る。但し、この場合、上下の黒部分の走査線（約１２０
本）が失われ、有効走査線４８０本の内、３６０本で表
示される。また、（Ａ）のフルモード表示に対応した映
像ソフトとしては、ハイビジョン(Hivision)方式をＮＴ
ＳＣ方式に変換したもの、即ち、MUSE/NTSC 変換信号、
又はビデオカメラ16：9 アスペクト比信号、等がある。
この場合、上下の拡大を行わなくてもそのまま１６：９
アスペクト比のフルモードで対応可能である。

【０００６】現在、大部分の映像ソフトは４：３アスペ
クト比である。１６：９アスペクト比で表示するには、
前述のように左右を３／４倍に圧縮して表示すれば良
い。（Ｂ）は左右を圧縮した画面である。この圧縮の方
法としては、ａ）デジタル信号処理回路により映像信号
を圧縮する、ｂ）水平偏向サイズを圧縮する、等であ
る。但し、別の映像ソフト（２画面表示）を表示する時
に、ａ）の場合はＰＩＰ表示及びＰＯＰ表示ともに可能
であるが、ｂ）の場合はＰＩＰ表示は可能であるが、Ｐ
ＯＰ表示は不可能である。

【０００７】図２及び図３は横長ＴＶ信号処理系のブロ
ック図である。図中、100 はRF入力用アンテナ、110 は
アンテナ分配器(DV)、120 はメインチューナ(I/F検波:I
F1)、130 はサブチューナ(I/F検波:IF2) 、140 はメイ
ンビデオ信号用セレクタ(SEL1)、150 はサブビデオ信号
用セレクタ(SEL2)、SSは選択信号、155 は外部ビデオ入
力端子(EXT) 、160 はメインビデオY/C 分離回路(Y/C
1)、170 はサブビデオY/C 分離回路(Y/C2)、180 はメイ
ン・カラーデコーダ(D1)、190 はメイン同期分離AFC 回
路(AFC1)、200 はサブ・カラーデコーダ(D2)、210 はサ
ブ同期分離AFC 回路(AFC2)、220 はメイン・アスペクト
比変換器(ARC) 、230 はPIP/POP 回路、240 はビデオ切
換回路、250 は遅延線/LPF(DLY) 、260 はY/色差マトリ
クス回路、270 はシャープネス回路(SHP) 、275 はシャ
ープネス制御回路(SHPC)、280 はシャープネス・ブラン
キング作成回路(SHPB)、である。

【０００８】この回路の動作を以下に詳しく説明する。
アンテナ100 からRFテレビ信号が入力されると、分配器
110 を経てメインチューナ120 及びサブチューナ130 に
分配される。メインチューナ120 は親画面（メイン画
面) 用のチューナであり、サブチューナ130 は子画面
（サブ画面) 用である。以下は親画面系の信号処理につ
いての説明である。

【０００９】メインチューナ120 では、映像検波出力か
ら映像信号（複合ビデオ信号) が出力される。この複合
ビデオ信号はセレクタ140 に入力され、セレクタ140 は
外部ビデオ入力端子155 からのビデオ信号等も含めて１
つの映像信号を選択する。なお、映像信号と音声信号は
同時に入力されるが、本説明では音声については省略す
る。

【００１０】セレクタ140 からの複合ビデオ信号はY/C
分離回路160 にて輝度信号（Ｙ信号）と搬送色信号（Ｃ
信号）に分離される。Y/C 分離を行うには、通常、Ｃ信
号用BPF 、Ｙ信号用サブキャリア・トラップを使用した
1 次元フィルター、遅延線を使用した２次元フィルタ
ー、フレームメモリを使用した３次元フィルター、等が
使用される。

【００１１】Ｃ信号はカラーデコーダ180 にてカラー復
調されてR-Y 及びB-Y の色差信号を出力する。また、Ｙ
信号からは同期分離AFC 回路190 から水平同期信号HD及
び垂直同期信号VDが分離して生成される。アスペクト比
変換器(ARC)220は、Y, R-Y, B-Y 等のコンポーネント信
号を時間軸圧縮するために設けられる。この回路はこれ
らのコンポーネント信号を、A/D変換器221 にてA/D 変
換し、これをラインメモリ(LM)222 に一旦格納し、さら
に読み出してD/A 変換器223 にてD/A 変換することによ
り時間軸圧縮する。この場合、A/D 及びメモリ書込みク
ロックの４／３倍の周波数をもつ読出しクロックにてラ
インメモリ222 から読み出し、D/A 変換する。

【００１２】この場合、書込み及び読み出しクロックは
全て親画面用の同期分離AFC 回路190 の出力信号である
HD信号及びVD信号に同期して行われる。例えば、水平同
期信号をf _H(NTSC:15.734264KHz) とし、書込みクロッ
クをf _wとし、読出しクロックをf _Rとすると、 f _w= 13.5 MHz = 858 x f_H f _R= 4/3 x f _w= 18 MHz = 1144 f _H となる。

【００１３】上述のように、ラインメモリ222 を経由し
て時間軸圧縮することができが、時間軸圧縮された時、
映像信号の無い個所が水平ブランキング以外の部分にも
生じる。その部分の信号レベルは、通常、Ｙ信号はペデ
スタルレベル（映像クランプレベル) である。また、R-
Y, B-Y信号は色差信号センターレベル（クランプレベ
ル) に固定される。

【００１４】上述のコンポーネント(Y, R-Y, B-Y色差信
号) 出力信号は、切換回路240 に入力され、その内部の
クランプ回路(CLP1)241 にてクランプされる。アスペク
ト比変換器(ARC)220内のクロック・タイミング発生器(C
TG)224では、同期分離AFC 回路210 から水平同期信号HD
及び垂直同期信号VDを受け、水平同期信号HDから水平ク
ランプ信号CLP 及び映像期間信号YSが生成され、切換回
路240に入力される。

【００１５】次にPIP/POP 表示のための子画面( サブ画
面) 系の信号処理を以下に詳しく説明する。なお、サブ
チューナ130 、セレクタ150 、Y/C 分離回路170 、カラ
ーデコーダ200 、同期分離AFC 回路210 は、親画面系の
それと同様なので説明を省略する。PIP/POP 表示は親画
面と異なる( 同一でもよい) ビデオ信号で、通常は親画
面の縦横それぞれ１／３位の大きさであり、親画面の一
部(PIP) 又は左右黒部分(POP) に重ねて表示される。勿
論、画面の大きさは１／３に限らず、１／２，１／４等
も可能である。また、多画面表示も可能である（但し、
動画は１画面に制限する場合が多い）。

【００１６】PIP 用のコンポーネント信号（Y, R-Y, B-
Y)は、A/D 変換器231 にてA/D 変換され、フレームメモ
リ232 に書き込まれる。この場合、走査線の１／３間引
き及び水平方向 DOTの１／３間引きが行われる。書込み
時は同期信号AFC 回路210 からの水平同期信号HD及び垂
直同期信号HDに同期する。フレームメモリ232 からは、
親画面の同期分離AFC 回路190 からの水平同期信号HD及
び垂直同期信号HDに同期したクロックで読み出され、D/
A 変換器238 にてD/A される。この場合、親画面と同様
にクロック・タイミング発生器234 から書込みクロック
f _wと、読出しクロックf _Rを、A/D 変換器231,フレー
ムメモリ232 及びD/A 変換器233 にそれぞれ図示のよう
に出力する。

【００１７】通常は親画面と子画面の同期信号は一致し
ないので、読出しの時は親画面の同期信号に同期させる
ため、フレーム同期をとる。そのためにもフレームメモ
リ(FM)232 が必要である。PIP 回路230 からはフレーム
同期され、画像圧縮された子画面用のコンポーネント信
号(Y, R-Y, B-Y) と、子画面の映像信号の範囲を示すYS
信号が出力され、切換回路240 に入力され、内部のクラ
ンプ回路(CLP2)243 にてクランプされる。この場合、ク
ランプレベルは親画面と同一レベルであり、親と子の画
面を合成する時にレベル差が生じない。

【００１８】また、コンポーネント信号が無い部分は、
親画面の時と同様に、Ｙ信号についてはペデスタル・レ
ベル（クランプ) 、R-Y 及びB-Y 信号についてはセンタ
ー・レベル（クランプ) である。次に親画面は切り出し
回路(CUT1)242 で、子画面は切り出し回路(CUT2)244
で、各々のYS信号に応じてコンポーネント信号を切り出
しかつ合成される。但し、親画面のYS信号はPIP のYS信
号が存在する部分を除くので、インバータ回路245及びA
ND 回路246 にてYS信号を加工してから切り出し回路242
により信号を切り出す。切り出される以外の時間は、
各々のクランプ信号レベル( 前述のように、Ｙ信号では
ペデスタルレベル、R-Y 及びB-Y 信号ではセンターレベ
ル) となる。

【００１９】次に、Ｙ信号はシャープネス回路(SHP)270
にて画面の鮮明度を付加（ユーザによるコントロール)
されて出力される。鮮明度の付加量はシャープネス制御
回路(SHPC)275 のスイッチＳＷをＡ側に接続した状態で
可変ボリュームＶＲ（図８参照）にてＤＣ電圧を制御す
ることにより行われる（なお、スイッチＳＷは従来は設
けられておらず、可変ボリュームＶＲの出力とシャープ
ネス回路270 は直接接続されていたが、後述する本発明
のシャープネス・ブランキング作成回路280 との切換の
ために設けられた。従って、スイッチＳＷのＢ側とシャ
ープネス・ブランキング作成回路280 については本発明
の本質的な部分なので後述する図８にて説明する) 。

【００２０】ところで、シャープネス回路270 では若干
の遅延（約150 〜200 ns) を生じるので、R-Y 及びB-Y
信号に対して同量の遅延を与えるため、遅延線又はLPF
(DLY)250を設ける。次に、R-Y 及びB-Y 信号はY/C 色差
マトリクス回路260 内のクランプ回路(CLP1)261 に入力
され、色相制御(tint control)、色制御(color level c
ontrol) を行い、ＲＧＢマトリクス回路263 に入力され
る。なお、290 はコントラスト制御であり、300 は輝度
制御であり、３１０は色相制御であり、３２０は色制御
である。

【００２１】一方、シャープネス回路270 を経たＹ信号
はクランプ回路262 にてクランプされ、輝度制御(brigh
tness control)、コントラスト制御(contrast control)
された後、ＲＧＢマトリクス回路263 に入力され、R-Y
及びB-Y 信号と間でマトリクスをとりＲ，Ｇ，Ｂ信号と
なる。Ｒ，Ｇ，Ｂ信号はビデオアンプで増幅され、ＣＲ
ＴのRGB 陰極に各々供給されてCRT 管面に表示される。

【００２２】図４は図３に示すシャープネス回路の詳細
ブロック図であり、図５は図４回路の各点における信号
波形図である。図４において、271 及び272 は遅延要素
（伝達関数Ｚ）である。また、273, 275, 277 は加算回
路、274, 276は乗算回路である。なお、乗算回路274 は
固定1/2 倍であり、乗算回路276 は係数Ｇを与え、この
値はユーザの制御で決まる量である。さらに、伝達関数
Ｚ＝ｅ^-Stdと表される。また、遅延量ｔd はNTSC方式の
Ｙ信号の場合、ｔd = 150 〜180 nsが画面鮮明度の点で
有効とされる。なお、ｅは自然対数、Ｓはラプラス変換
の演算子である。入力Yin 及びYoutは図２のシャープネ
ス回路270 のそれに対応する。

【００２３】図５を参照しつつ図４の各点の信号波形に
ついて以下に説明する。今、ａ点に図示の波形の映像信
号Yin を与えたとする（伝達関数１）。そして、ｂ点の
波形はａ点の波形より遅延回路271 による遅延量td（15
0 〜180 ns) だけ遅延する（伝達関数Ｚ）。さらにｃ点
の波形は遅延回路271 及び272 による遅延量２td(300〜
360 ns) だけ遅延する（伝達関数Ｚ²)。また、ｄ点の波
形はａ点の波形とｃ点の波形を加算し、１／２倍したも
のである（伝達関数 (1 + Z²)/2)。また、ｅ点の波形は
ｂ点の波形とｄ点の波形から図示のように２次微分波形
となり（伝達関数Z-(1 + Z²)/2) 、さらに乗算回路276
にて乗算（Ｇ倍) され、加算回路277 にてｂ点の波形に
加算され、ｆ点の出力波形(Yout)となる( 伝達関数Z -
G (Z - (1 + Z²)/2 )。ｆ点の波形はプレシュート／オ
ーバーシュート(preshoot/over shoot)をもった鮮明度
の高い映像信号となる。

【００２４】また、ｆ点の波形は遅延回路271 によりａ
点の波形と比べて遅延量tdだけ遅延している。従って、
図３の遅延線250 ではR-Y 及びB-Y 信号を同量だけ遅延
させる必要がある。ここで、Ｇ＝０の場合は、元の信号
に加算する２次微分量が０になり、映像信号は元のまま
で遅延量がtdの信号となる。また、Ｇが負の場合は立上
がりエッジが元の信号のエッジよりさらに緩やかにな
り、Ｇが正の場合はエッジは立ち上がってくる。Ｇを大
きくしすぎると、Ｓ／Ｎが悪化し、オーバーシュートが
目立ち画質の劣化を生じる。Ｇが適正な場合は画像が鮮
明に見える効果がある。

【００２５】

【発明が解決しようとする課題】図６は「ノーマルモー
ド表示」の画面を示すが、画面両端にシャープネスによ
る白縦線が表示されることになる。また、両端部以外の
映像表示区間Ａの内部はシャープネス効果は適性である
が、区間Ａの両端部の白縦線は視覚的に不適切である。
特に両端部の輝度が高い場合にはより白縦線が強調され
て見え、目障りなものとなる。

【００２６】この白縦線は次の理由で生じる。即ち、図
３のシャープネス回路270 のコントロール端子Ｔにはシ
ャープネス制御回路275 の可変ボリュームＶＲ（図８参
照）により所定の電圧が印加され（この場合、スイッチ
ＳＷはＡ側に接続されている) 、画面全体についてシャ
ープネスが制御される。その結果、図示のようなノーマ
ルモード表示時には画面両端部に不必要な白縦線が生じ
ることになる。

【００２７】そこで、本発明の目的は、シャープネス制
御端子の加える電圧に対して、画面両端部のシャープネ
スを行わない（禁止する）ように、水平シャープネス・
ブランキング信号を与えることにより両端の縦線を除去
することにある。

【００２８】

【課題を解決するための手段】本発明は、表示画面が１
６：９のアスペクト比を持つ横長テレビにおける、受信
した映像信号を水平方向に時間圧縮するアスペクト比変
換器220 と、親画面中に子画面を挿入するＰＩＰ回路23
0 と、前記アスペクト比変換器220 及びＰＩＰ回路230
からの輝度信号を選択的に受け画面の鮮明度を高めた後
補正された輝度信号を出力するシャープネス回路とを少
なくとも有するＴＶ信号処理回路において、前記アスペ
クト比変換器220 及びＰＩＰ回路230 からの輝度信号YS
を受け、表示された画面左右端部を含む無信号期間に対
して、シャープネス効果を禁止又は低減させるためのシ
ャープネス・ブランキング信号を発生し、前記シャープ
ネス回路のシャープネス制御端子に供給するシャープネ
ス・ブランキング作成回路280 と、前記シャープネス・
ブランキング作成回路280 からのシャープネス・ブラン
キング信号と、前記シャープネス制御端子に電圧を与え
る可変ボリュームVRの出力とを切り換えるスイッチを有
するシャープネス制御回路275 と、を具備することを特
徴とする。

【００２９】前記シャープネス・ブランキング作成回路
280 は、一方の入力に前記アスペクト比変換器220 から
の輝度信号YSを受け、他方の端子に前記ＰＩＰ回路230
からの輝度信号を受けるＯＲゲート281 と、前記ＯＲゲ
ート281 の出力を受ける第１のオープンドレイン型バッ
ファ282 と、前記第１のオープンドレイン型バッファの
出力に時定数を与える抵抗283 及びコンデンサ284 と、
時定数を持った出力を受ける第２のオープンドレイン型
バッファ285 と、前記第２のオープンドレイン型バッフ
ァの出力のハイレベル値を決めるためのバッファトラン
ジスタ287 と、を備える。

【００３０】

【発明の実施の形態】図７は図６表示における従来
（ｂ，ｅ，ｆ）と本発明（ｇ，ｄ’，ｆ’）の信号波形
図である。波形ｂ（Yin') は図５の波形ｂに対応してお
り、図５の入力信号Yin を遅延量td(td=150 〜180 ns)
遅延させた信号である。波形ｅは波形ｂの２次微分波形
であり、図５の波形ｅに対応する。また、波形ｆは輝度
信号出力Youtであり、図５の波形ｆに対応する。波形ｆ
から明らかなように左右端に２次微分波形が加算される
結果、画面両端部のオーバーシュート分が表示されるこ
とになる。一方、アンダーシュート分は黒よりも黒の加
算なので目立たないことになる。

【００３１】本発明では、図７の波形ｇのような水平シ
ャープネスブランキング信号を作成し、シャープネス回
路の制御信号入力（従来はＤＣ）端子に加える（Ｌレベ
ルでＧ＝０）とする。その場合、波形ｄ’のように画面
両端部の２次微分波形は消えて、波形ｆ’のような輝度
信号出力Yout' が得られる結果、画面両端部の不用な縦
線は取り除かれ、両端部を除いた画面内にシャープネス
効果が得られる。

【００３２】図８は本発明による一実施形態によるシャ
ープネス・ブランキング作成回路の詳細ブロック図であ
り、図９は図８に示すシャープネス・ブランキング作成
回路の各部波形図である。図８において、281 はＯＲゲ
ート、282 及び285 はオープンドレインCMOSバッファ、
283 は時定数用抵抗、284 は時定数用コンデンサ、286
はプルアップ用抵抗、287 はバッファトランジスタ、で
ある。シャープネス制御回路275 の切換スイッチＳＷは
Ｂ側に接続する。282 及び285 は通常、ＣＭＯＳバッフ
ァであり、しきい値Vth は約Vcc/2 である。

【００３３】図示のように、ＯＲゲート281 の一方の入
力はアスペクト比変換回路220 からのYS信号を受け、他
方の入力はPIP 回路230 からのYS信号を受ける。また、
バッファ285 の出力はトランジスタ287 のエミッタ側と
共に切換スイッチＳＷのＢ側に接続され、トランジスタ
287 のベースは切換スイッチＳＷのＡ側に接続される。
そして、切換スイッチＳＷのＢ側はシャープネス回路27
0 のＴ端子に接続される。

【００３４】図９の波形図において、波形ａ〜ｆは図５
の波形ａ〜ｆと同様である。従って、これらの波形につ
いての説明を省略し、波形ｇ以降について説明する。波
形ｇはＯＲゲートからの出力波形である。この波形ｇは
切換回路240 のコンポーネント信号(Y, 色差信号) と時
間的な位置は一致している。波形ｈは、抵抗283 とコン
デンサ284 による時定数により立上がりエッジが積分さ
れ、しきい値Vth （＝約Vcc/2 ）付近で２tdの遅延を生
じるが、立下がりエッジの遅延は少ない。波形ｉはバッ
ファ285 の出力であり、トランジスタ287 のエミッタ電
圧に応じてＨレベル値が決定される。

【００３５】波形ｉを切換スイッチＳＷのＢ側を経てシ
ャープネス制御端子Ｔに加えると出力波形Youtは、図９
の波形ｆ’のようになり、画面両端の２次微分波形は加
算されず、従って、画面左右端の白縦線は消滅する。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
シャープネス・ブランキング信号を与えることにより画
面両端のシャープネス制御することができるので、従
来、画面品質を低下させていた画面両端の白縦線を効果
的に除去することができる。

【図面の簡単な説明】

【図１】横長ＴＶの表示モードの説明図であり、（Ａ）
はフルモード表示、（Ｂ）はノーマルモード表示、
（Ｃ）はＰＩＰ／ＰＯＰ表示の説明図である。

【図２】横長ＴＶ信号処理系のブロック図（その１）で
ある。

【図３】横長ＴＶ信号処理系のブロック図（その２）で
ある。

【図４】図３に示すシャープネス回路の詳細ブロック図
である。

【図５】図４回路の各点における信号波形図である。

【図６】ノーマルモード表示の画面説明図である。

【図７】図６表示における従来（ｂ，ｅ，ｆ）と本発明
の信号波形図( ｇ，ｄ’，ｆ’）の説明図である。

【図８】本発明による一実施形態によるシャープネス・
ブランキング作成回路の詳細ブロック図である。

【図９】図８に示すシャープネス・ブランキング作成回
路の各部波形図である。

【符号の説明】

100 …RF入力用アンテナ 110 …アンテナ分配器(DV) 120 …メインチューナ(I/F検波:IF1) 130 …サブチューナ(I/F検波:IF2) 140 …メインビデオ信号用セレクタ(SEL1) 150 …サブビデオ信号用セレクタ(SEL2) SS…選択信号 155 …外部ビデオ入力端子(EXT) 160 …メインビデオY/C 分離回路(Y/C1) 170 …サブビデオY/C 分離回路(Y/C2) 180 …メイン・カラーデコーダ(D1) 190 …メイン同期分離AFC 回路(AFC1) 200 …サブ・カラーデコーダ(D2) 210 …サブ同期分離AFC 回路(AFC2) 220 …メイン・アスペクト比変換器(ARC) 230 …PIP/POP 回路 240 …ビデオ切換回路 250 …遅延線/LPF(DLY) 260 …Y/色差マトリクス回路 270 …シャープネス回路(SHP) 275 …シャープネス制御回路(SHPC) 280 …シャープネス・ブランキング作成回路(SHPB)

Claims

【特許請求の範囲】

【請求項１】表示画面が１６：９のアスペクト比を持
つ横長テレビにおける、受信した映像信号を水平方向に
時間圧縮するアスペクト比変換器と、親画面中に子画面
を挿入するＰＩＰ回路と、前記アスペクト比変換器及び
ＰＩＰ回路からの輝度信号を選択的に受け画面の鮮明度
を高めた後補正された輝度信号を出力するシャープネス
回路とを少なくとも有するＴＶ信号処理回路において、前記アスペクト比変換器及びＰＩＰ回路からの輝度信号
を受け、表示された画面左右端部を含む無信号期間に対
して、シャープネス効果を禁止又は低減させるためのシ
ャープネス・ブランキング信号を発生し、前記シャープ
ネス回路のシャープネス制御端子に供給するシャープネ
ス・ブランキング作成回路と、前記シャープネス・ブランキング作成回路からのシャー
プネス・ブランキング信号と、前記シャープネス制御端
子に電圧を与える可変ボリュームの出力とを切り換える
スイッチを有するシャープネス制御回路と、を具備することを特徴とするＴＶ信号処理回路。
【請求項２】前記シャープネス・ブランキング作成回
路は、一方の入力に前記アスペクト比変換器からの輝度
信号を受け、他方の端子に前記ＰＩＰ回路からの輝度信
号を受けるＯＲゲートと、前記ＯＲゲートの出力を受け
る第１のオープンドレイン型バッファと、前記第１のオ
ープンドレイン型バッファの出力に時定数を与える抵抗
及びコンデンサと、時定数を持った出力を受ける第２の
オープンドレイン型バッファと、前記第２のオープンド
レイン型バッファの出力のハイレベル値を決めるための
バッファトランジスタと、を備えた請求項１に記載のＴ
Ｖ信号処理回路。