JPH1098082A - 最適プロ−ビングモ−ド設定方法 - Google Patents

最適プロ−ビングモ−ド設定方法

Info

Publication number
JPH1098082A
JPH1098082A JP8250249A JP25024996A JPH1098082A JP H1098082 A JPH1098082 A JP H1098082A JP 8250249 A JP8250249 A JP 8250249A JP 25024996 A JP25024996 A JP 25024996A JP H1098082 A JPH1098082 A JP H1098082A
Authority
JP
Japan
Prior art keywords
probe card
wafer
probe
prober
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8250249A
Other languages
English (en)
Other versions
JP3361434B2 (ja
Inventor
Yukihiko Fukazawa
幸彦 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP25024996A priority Critical patent/JP3361434B2/ja
Priority to TW086112837A priority patent/TW337603B/zh
Priority to US08/926,145 priority patent/US6262586B1/en
Priority to KR1019970047652A priority patent/KR100435617B1/ko
Publication of JPH1098082A publication Critical patent/JPH1098082A/ja
Application granted granted Critical
Publication of JP3361434B2 publication Critical patent/JP3361434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06705Apparatus for holding or moving single probes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 プロ−バにより行われるプロ−ビングエリア
の設定を、ウェハの電極パッド形成部のみで行うように
して、針の保護を計ることができる最適プロ−ビングモ
−ド設定方法を提供すること。 【解決手段】 ウェハ上にマトリクス状に形成された複
数のチップのうち複数のチップ毎にプロ−ブカ−ドを移
動させて検査する検査方式において、上記プロ−ブカ−
ドを移動させる際に、上記プロ−ブカ−ド42の端部が
上記ウェハを外れないように、同一チップに少なくとも
2回以上接触し、検査領域を一部重ねるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はウェハ上に形成され
たチップの良否を判定するプロ−バにおける最適プロ−
ビングモ−ド設定方式に関する。
【0002】
【従来の技術】マルチタイプのプロ−ブカ−ドは図6に
示すように、例えば4つのチャンネル(CH1〜CH
4)を持ち、各チャンネルはウェハ上に形成された4つ
のチップに接触するように設定されていた。そして、各
チャンネル(CH1〜CH4)から得られた信号はテス
タ11に出力されて検査される。
【0003】そして、このようなマルチタイプのプロ−
ブカ−ドでウェハの検査を行う場合、検査を行うチップ
が形成された領域を重複しないようにプロ−ブカ−ドを
移動するように設定していた。
【0004】
【発明が解決しようとする課題】したがって、4つのチ
ップの検査が終了する毎に、プロ−ブカ−ドを次に検査
するチップ上に移動させるようにしていた。図4におい
て、21はプロ−バであり、このプロ−バ21から針2
2には信号線23がそれぞれ接続されている。この針2
2はウェハ24上に形成されたチップのパッド25に接
触される。プロ−バ21で得られた信号はテスタ21t
に送られて検査される。
【0005】そして、プロ−ブカ−ドをウェハ24の縁
の方に移動させていくと、針22の内の一部の針22a
が、ウェハ24のテ−パ面26に差し掛かかる場合があ
る。このような場合には、針22aがテ−パ面22に沿
って押し進むため、図5に示すように針22aが破線位
置aから破線位置bまで変形してしまうという問題があ
った。
【0006】本発明は上記の点に鑑みてなされたもの
で、その目的は、プロ−バにより行われるプロ−ビング
エリアの設定を、ウェハの電極パッド形成部のみで行う
ようにして、針の保護を計ることができる最適プロ−ビ
ングモ−ド設定方式を提供することにある。
【0007】
【課題を解決するための手段】請求項1に係わる最適プ
ロ−ビンクモ−ド設定方法は、ウェハ上にマトリクス状
に形成された複数のチップのうち複数のチップ毎にプロ
−ブカ−ドを移動させて検査する検査方法において、上
記プロ−ブカ−ドを移動させる際に、上記プロ−ブカ−
ドの端部が上記ウェハを外れないように、チップの検査
領域を一部重ねるようにして検査するようにした。
【0008】請求項2に係わる最適プロ−ビングモ−ド
設定方法は、ウェハ上にマトリクス状に形成された複数
のチップのうち複数のチップ毎にプロ−ブカ−ドを移動
させて検査する検査方法において、上記プロ−ブカ−ド
のうちの特定チャンネルを上記ウェハ上に整合させる手
段と、上記プロ−ブカ−ドが接触したパッドからの信号
を受け付けるかを指定する記憶手段と、この記憶手段に
よりパッドからの信号を受け付ける設定がされている場
合には、パッドからの信号を受け付けて検査する手段と
を具備したことを特徴とする。
【0009】
【発明の実施の形態】以下図面を参照して本発明の一実
施の形態について説明する。図1において、31はプロ
−バである。このプロ−バ31には、例えば図6に示し
たような4チャンネルのプロ−ブカ−ドが装着されてい
る。
【0010】そして、このプロ−バ31にはテストヘッ
ド(TH)32が設けられている。そして、このテスト
ヘッド(TH)32には信号ライン33を介してテスタ
34が接続されている。このプロ−バ31にはプロ−ブ
カ−ドのうち特定のチャンネルをウェハ上に整合させる
手段を備えている。例えば、その手段は以下のように構
成されている。プロ−バ31の内部メモリには、図3に
示すようにユ−ザ入力情報が設定されている。プロ−バ
31は、そのユ−ザ入力情報に基づいて検査するチップ
のX,Y座標を指令する。
【0011】テスタ32には、プロ−バ31から送られ
てくる信号に基づいてウェハ上の形成されたチップの検
査を行う機能を備えている。図2及び図3を参照してユ
−ザ入力情報について説明する。まず、図2に示すよう
に、ウェハ41上には、所定の製造工程を経て縦横に複
数のチップが形成されている。42aはマルチタイプ
(4CH)のプロ−ブカ−ドであり、斜め45度方向に
配列されたチップを4つ同時に検査することができる。
つまり、プロ−ブカ−ド42は1CH〜4CH(421
〜424 )のヘッドを有する。
【0012】そして、ステップ番号1の場合には、プロ
−ブカ−ド42のチャンネル1の(Xn,Yn)座標が
(2,6)にあることを意味する。オンウェ−ハ情報は
プロ−ブカ−ド42のどのチャンネルからの信号を取り
込むかを指示する情報が設定される。ここで、1の場合
は“オン”、0の場合は“オフ”となっている。つま
り、“1”の場合は、プロ−ブ針から得られた信号をテ
スタ側に送ってテストすることを意味し、“0”の場合
にはプロ−ブ針から得られた信号が無効で有る旨の情報
を送るようにしている。
【0013】つまり、ステップ番号が“1”の場合に
は、プロ−ブカ−ド42のチャンネル1のヘッドの(X
n ,Yn )座標は(2,6)にあり、CH1 =0、CH2 =
CH3 =CH4 =1であるために、CH1 からの信号は読み込
まずに、CH2 〜CH4 からの信号を読み込むようにしてい
る。
【0014】また、ステップ番号が“2”の場合には、
プロ−ブカ−ド42のチャンネル1のヘッドの(Xn ,
Yn )座標は(3,6)にあり、CH1 〜CH4 =1である
ため、CH1 〜CH4 からの信号を全て読み込むことを意味
する。
【0015】さらに、ステップ番号が“3”の場合に
は、プロ−ブカ−ド42のチャンネル1のヘッドの(X
n ,Yn )座標は(4,6)にあり、CH1 〜CH3 =0
で、CH4=1であるために、CH4 からの信号のみを読み
込むことになっている。
【0016】また、ステップ番号が“4”の場合には、
プロ−ブカ−ド42のチャンネル1のヘッドの(Xn ,
Yn )座標は(5,6)にあり、CH1 =CH2 =0で、CH
3 =CH4 =1となっているため、CH3 ,CH4 からの信号
のみを読み込むことになっている。
【0017】また、ステップ番号が“5”の場合には、
プロ−ブカ−ド42のチャンネル1の(Xn ,Yn )座
標は(5,7)にあり、CH1 〜CH3 =0で、CH4 =1と
なっているため、CH4 からの信号のみを読み込むことに
なっている。
【0018】さらに、ステップ番号が“6”の場合に
は、プロ−ブカ−ド42のチャンネル1の(Xn ,Yn
)座標は(6,7)にあり、CH1 ,CH2 =0で、CH3,C
H4 =1となっているため、CH3 及びCH4 からの信号の
みを読み込むことになっている。
【0019】また、ステップ番号が“7”の場合には、
プロ−ブカ−ド42のチャンネル1の(Xn ,Yn )座
標は(6,8)にあり、CH1 〜CH3 =0で、CH4 =1と
なっているため、CH4 からの信号のみを読み込むことに
なっている。
【0020】つまり、図2において、プロ−ブカ−ド4
2が42cの位置にあるときには、42dの位置にある
ときと重なっている。このため、プロ−ブカ−ド42が
42cの位置にあるときには、42dにあるときと、CH
1 〜CH3 が重なっている。
【0021】従って、プロ−ブカ−ド42が42cの位
置にあるとき(つまり、チャンネル1の(Xn ,Yn )
座標が(4,6)にあるときには、重なっているCH1 〜
CH3からの信号を取らずに、重なっていないCH4 のみ信
号を取るようにしている。
【0022】このようにして、プロ−ブカ−ド42で検
査するときに、検査する領域を重ねるようにして、プロ
−ブカ−ド42の端部のチャンネルのプロ−ブ針がウェ
ハ41の端部の図4に示したテ−パ26に接触して変形
しないようにすることができる。
【0023】つまり、プロ−バ31は、その検査する領
域が重なった部分に関しては、例えば最初はテストせず
最後の接触にてテストする様にテスタ32に指示する。
上記実施の形態では、プロ−ブカ−ド42が42cにあ
るときに検査デ−タを取り込まないようにしたが、プロ
−ブカ−ド42が42dにあるときに重なっているチャ
ンネルのデ−タを取り込まないようにしても良い。
【0024】
【発明の効果】請求項1記載の発明によれば、マルチタ
イプのプロ−ブカ−ドでウェハを検査する場合に、マル
チタイプのプロ−ブカ−ドの端にあるプロ−ブのプロ−
ブ針がウェハの端部のテ−パ面にまで入り込んで、プロ
−ブ針を損傷するのを防止することができる。
【0025】請求項2記載の発明によれば、プロ−ブカ
−ドの検査領域が重なった部分の信号を受け付けないよ
うにしたので、プロ−ブカ−ドが移動する領域を小さく
でき、しかも、マルチタイプのプロ−ブカ−ドの端にあ
るプロ−ブのプロ−ブ針がウェハの端部のテ−パ面にま
で入り込んで、プロ−ブ針を損傷するのを防止すること
ができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係わるプロ−バ装置の
概略構成を示すブロック図。
【図2】同実施の形態に係わるウェハの検査領域の状態
を示す図。
【図3】ユ−ザ入力情報を示す図。
【図4】従来のプロ−バ装置でのプロ−ブ針の状態を示
す図。
【図5】従来のプロ−バ装置でのプロ−ブ針の状態を示
す図。
【図6】マルチタイプのプロ−ブカ−ドを示す図。
【符号の説明】
31…プロ−バ 32…テストヘッド 33…信号ライン 34…テスタ 42…プロ−ブカ−ド。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ウェハ上にマトリクス状に形成された複
    数のチップのうち複数のチップ毎にプロ−ブカ−ドを移
    動させて検査する検査方法において、 上記プロ−ブカ−ドを移動させる際に、上記プロ−ブカ
    −ドの端部が上記ウェハを外れないように、同一チップ
    に少なくとも2回以上接触し、検査するようにした最適
    プロ−ビングモ−ド設定方法。
  2. 【請求項2】 ウェハ上にマトリクス状に形成された複
    数のチップのうち複数のチップ毎にプロ−ブカ−ドを移
    動させて検査する検査方法において、 上記プロ−ブカ−ドのうちの特定チャンネルを上記ウェ
    ハ上の特定チップに整合させる手段と、 上記プロ−ブカ−ドが接触したチップ内のパッドからの
    信号を有効とするか否かを指定する記憶手段と、 この記憶手段によりチップ内のパッドからの信号を無効
    とする設定がされている場合には、当該チップに関して
    はテストしない様にする手段とを具備したことを特徴と
    する最適プロ−ビングモ−ド設定方法。
JP25024996A 1996-09-20 1996-09-20 最適プロ−ビングモ−ド設定方法 Expired - Fee Related JP3361434B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25024996A JP3361434B2 (ja) 1996-09-20 1996-09-20 最適プロ−ビングモ−ド設定方法
TW086112837A TW337603B (en) 1996-09-20 1997-09-05 A detection method and device of an optimal detection mode
US08/926,145 US6262586B1 (en) 1996-09-20 1997-09-09 Probing method and apparatus utilizing an optimal probing mode
KR1019970047652A KR100435617B1 (ko) 1996-09-20 1997-09-19 최적프로빙모드에의한프로빙방법및장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25024996A JP3361434B2 (ja) 1996-09-20 1996-09-20 最適プロ−ビングモ−ド設定方法

Publications (2)

Publication Number Publication Date
JPH1098082A true JPH1098082A (ja) 1998-04-14
JP3361434B2 JP3361434B2 (ja) 2003-01-07

Family

ID=17205074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25024996A Expired - Fee Related JP3361434B2 (ja) 1996-09-20 1996-09-20 最適プロ−ビングモ−ド設定方法

Country Status (4)

Country Link
US (1) US6262586B1 (ja)
JP (1) JP3361434B2 (ja)
KR (1) KR100435617B1 (ja)
TW (1) TW337603B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080061A (ja) * 2007-09-27 2009-04-16 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010041002A (ja) * 2008-08-08 2010-02-18 Tokyo Electron Ltd プローブ方法及びプローブ用プログラム
JP5406180B2 (ja) * 2008-04-21 2014-02-05 日本発條株式会社 プローブカード

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026832B2 (en) * 2002-10-28 2006-04-11 Dainippon Screen Mfg. Co., Ltd. Probe mark reading device and probe mark reading method
US7148716B2 (en) * 2004-06-10 2006-12-12 Texas Instruments Incorporated System and method for the probing of a wafer
US7355423B2 (en) * 2006-05-24 2008-04-08 Micron Technology, Inc. Method for optimizing probe card design
EP2246708A1 (de) * 2009-04-30 2010-11-03 Micronas GmbH Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen
CN106935524B (zh) 2015-12-24 2020-04-21 台湾积体电路制造股份有限公司 探针卡和晶圆测试系统及晶圆测试方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3741022A (en) * 1970-11-23 1973-06-26 J Olson Probing device for microcircuits
JPS6362245A (ja) * 1986-09-02 1988-03-18 Canon Inc ウエハプロ−バ
US4965515A (en) * 1986-10-15 1990-10-23 Tokyo Electron Limited Apparatus and method of testing a semiconductor wafer
US5345170A (en) * 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
US5479108A (en) * 1992-11-25 1995-12-26 David Cheng Method and apparatus for handling wafers
US5585737A (en) 1993-12-27 1996-12-17 Tokyo Electron Kabushiki Kaisha Semiconductor wafer probing method including arranging index regions that include all chips and minimize the occurrence of non-contact between a chip and a probe needle during chip verification
JP3891498B2 (ja) 1993-12-27 2007-03-14 東京エレクトロン株式会社 半導体ウエハのプロービング方法
JPH07302820A (ja) * 1994-05-02 1995-11-14 Hitachi Electron Eng Co Ltd 複数のlsiチップの同時検査方法
JP3724002B2 (ja) 1994-05-19 2005-12-07 東京エレクトロン株式会社 半導体ウエハのチップのプロービング時の測定条件設定装置及び測定条件設定方法
JP2970897B2 (ja) 1994-05-23 1999-11-02 東京エレクトロン株式会社 プローブカードの割り振り装置
US5631856A (en) * 1995-01-17 1997-05-20 International Business Machines Corporation Test sequence optimization process for a circuit tester

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080061A (ja) * 2007-09-27 2009-04-16 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP5406180B2 (ja) * 2008-04-21 2014-02-05 日本発條株式会社 プローブカード
JP2010041002A (ja) * 2008-08-08 2010-02-18 Tokyo Electron Ltd プローブ方法及びプローブ用プログラム
US7969172B2 (en) 2008-08-08 2011-06-28 Tokyo Electron Limited Probing method and probing program

Also Published As

Publication number Publication date
JP3361434B2 (ja) 2003-01-07
US6262586B1 (en) 2001-07-17
KR100435617B1 (ko) 2004-09-08
TW337603B (en) 1998-08-01
KR19980024734A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR970010656B1 (ko) 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
US20030074611A1 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US6646461B2 (en) Method and apparatus for testing semiconductor devices using improved testing sequence
JPH1098082A (ja) 最適プロ−ビングモ−ド設定方法
JP2764854B2 (ja) プローブカード及び検査方法
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
US6601201B1 (en) Method and apparatus for displaying test results and recording medium
US7449903B2 (en) Method and system for the optical inspection of contact faces at semiconductor devices with different appearances
US6621285B1 (en) Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips
JPH11163062A (ja) 半導体装置及びウエハーテスト方法
US6650138B2 (en) Display device test procedure and apparatus
JPH0195529A (ja) ウエーハのテスト方法
US11555828B2 (en) Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods
JPS6231148A (ja) 半導体装置
JP4221140B2 (ja) スキャン障害解析方法および試験装置
JPS6065542A (ja) 半導体集積回路の検査方法及びその検査装置
JP2942353B2 (ja) 半導体装置のテスト方法およびテスト回路
JPH0794559A (ja) プローバ
JPS61270841A (ja) 半導体ウエハの検査装置
JPH06181248A (ja) Ic回路検査方法
JPH0837214A (ja) 半導体装置のテスト方法及び製造方法
JPH10275835A (ja) ウエハ検査装置
JPH0214538A (ja) 検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141018

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees